JPH0251273A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0251273A
JPH0251273A JP20362088A JP20362088A JPH0251273A JP H0251273 A JPH0251273 A JP H0251273A JP 20362088 A JP20362088 A JP 20362088A JP 20362088 A JP20362088 A JP 20362088A JP H0251273 A JPH0251273 A JP H0251273A
Authority
JP
Japan
Prior art keywords
tungsten
aluminum
titanium
metal
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20362088A
Other languages
English (en)
Inventor
Yoshiaki Yamada
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20362088A priority Critical patent/JPH0251273A/ja
Publication of JPH0251273A publication Critical patent/JPH0251273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にアルミニウム
電極配線を有する半導体集積回路装置に関する。
〔従来の技術〕
従来、この種の半導体集積回路装置のアルミニウム電極
配線は接合の破壊を防止するためアルミニウム・シリコ
ン合金が使用されてきたがアルミニウム・シリコン合金
中のシリコンが半導体素子への接続部に析出して接続抵
抗が高くなってしまうという問題がある。特に、半導体
素子への接続部の面積が1μml以下と微細な場合顕著
となる。
そこで、アルミニウム電極配線の下層に、高融点金属な
どのアルミニウム半導体との相互拡散を防止するいわゆ
るバリアメタル層を形成することが行なわれている。
このバリアメタル層の1つとして高融点金属シリサイド
が使用されるがこの構造では半導体素子との接続抵抗が
高いという問題点がある。
バリアメタル層のもう1つに高融点金属あるいはそれら
の合金が使用されることもあるが、この構造では450
℃以上の高温で熱処理を行なうと半導体とアルミニウム
が相互拡散してしまい接合が破壊されてしまうという別
の問題点を有する。
この問題点を解決するために高融点金属の窒化物をバリ
アメタル層として使用して、さらに高温でのバリア性を
確保しており高融点金属の窒化物としては窒化チタニウ
ムが広く使われている。さらに、窒化チタニウムと半導
体素子を直接接続させると接続抵抗が高く、特にP型層
との接続抵抗が高いため素子との接続は純チタニウムで
行ないその上に窒化チタニウムを形成した積層構造でバ
リアメタル層を形成していた。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路装置ではアルミニウム電
極配線と半導体との相互拡散を防止するバリアメタル層
として上から窒化チタニウム、純チタニウムの積層構造
が使用されてきたが、純チタニウムあるいは窒化チタニ
ウムは、減ECVD法などで形成するのは困難なため主
にスパッタリング法により形成されるが、この方法では
段差部での被覆性が悪く、特に半導体素子への接続部の
面積が1μml以下と微細となるほとんど接続部には純
チタニウム・窒化チタニウムが入らないという欠点があ
る。
また、窒化チタニウム上にアルミニウム電極配線を形成
する場合アルミニウム配線はプラズマエツチング法によ
りエツチングされるが、このアルミニウムをエツチング
した際、窒化チタニウムが露出すると、アルミニウムが
腐食してしまうという欠点も有している。
〔課題を解決するための手段〕
本発明の半導体集積回路装置は、アルミニウムと半導体
との相互拡散を防止するバリアメタル層として下からタ
ングステン系金属、窒化されたタングステン系金属の2
層構造を使用したアルミニウム電極配線を有している。
従って、半導体素子に達する絶縁膜の開口部は、下層か
らタングステン系金属、窒化されたタングステン系金属
でおおわれ、その上にアルミニウム電極配線が形成され
た構造となる。
この窒化されたタングステン系金属の窒化混合比は、こ
の金属を窒化して形成された場合においては、上層はど
多くなるようにすることが望ましい。
マタ、タングステン系金属としては、純タングステンま
たはタングステンチタン合金を使用することが好ましい
さらに、窒化されたタングステン系金属ハ、拡散バリア
として有効に働くため、アルミニウム電極配線には純ア
ルミニウムあるいは、シリコンを含まないアルミニウム
合金を用いることができる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は、バリアメタル層として、チタニウム・タング
ステン合金4と窒化チタニウム・タングステン合金5の
積層構造を採用した本発明の第1の実施例の半導体集積
回路装置の断面図である。
半導体素子が形成され、素子間がシリコン酸化膜2で分
離されたシリコン基板1上に層間絶縁膜としてリンガラ
ス層3を形成し、このリンガラス層3にシリコン基板1
に達する開口部を設ける。
次にスパッタリング法によりチタニウム・タングステン
合金4を100〜1000人程度被着した定形続けて窒
化チタニウム・タングステン5を200〜2000人程
度の厚さに定形する。この窒化チタニウム・タングステ
ン合金5は、チタニウム・タングステン合金のターゲッ
トをアルゴンと窒素の混合雰囲気中でスパッタリングを
行ない形成する。さらに、純アルミニウム6をスパッタ
リング法により5000〜20000人の厚さに形成し
た後、通常のりソグラフィ技術を用い、フォトレジスト
をエツチング用マスクとして、純アルミニウム6、窒化
チタニウム・タングステン合金5.チタニウム・タング
ステン合金4を連続してエツチングして、アルミニウム
電極配線を形成する。
チタニウム・タングステン合金はチタニウムに比ベスパ
ッタリング法により被着する際、段差部での被覆性が良
好であり、1μml以下の開口部内にも十分な膜形成が
行なわれる。
さらにチタニウム・タングステン合金は、チタニウムに
比ベトライエツチングによる加工が容易であり、アルミ
ニウムの腐食も発生し無いという利点を有する。
第2図は本発明の第2の実施例の断面図である。
第1の実施例同様、素子間がシリコン酸化膜12で分離
されたシリコン基板ll上にリンガラス層13を形成し
、このリンガラス層13にシリコン基板11に達する開
口部を設ける。
次に、六弗化タングステンとシランガスを用い、減圧C
VD法によりタングステン11を選択的に成長させリン
ガラス層13の開口部を埋設する。
次にハロゲンランプにて、窒素あるいはアンモニア雰囲
気中で600〜1000人の温度にて30〜120秒の
熱処理を行ないタングステン140表面を窒化し、窒化
タングステン15とする。この窒化タングステン15は
上層はど窒素の混合比が大きくなっている。この窒化に
はアンモニア雰囲気中で高周波プラズマにより行なう方
法もある。
その後、銅を1%程度含んだアルミニウム合金16をス
パッタリング法により形成し、リングラフィ技術を用い
所定の形状にパタ一二ソグし、アルミニウム電極配線を
形成する。
この実施例では、タングステン14.窒化タングステン
15を素子への接続部へのみセルファラインで形成でき
、開口部が埋設されるため平坦化され、第2層目以降の
配線の形成が容易となるという利点を有する。
さらに、アルミニウム合金16は単層構造のため、ドラ
イエツチングによる加工が容易であり、アルミニウムの
腐食が発生しないという利点も有する。
〔発明の効果〕
以上、説明したように、本発明の半導体集積回路装置で
は、少なくとも半導体素子に達する絶縁膜の開口部が下
からタングステン系金属、窒化されたタングステン系金
属でおおわれている、アルミニウム電極配線を有してい
るため、素子へ接続する開口部が1μml以下と微細と
なっても、素子との接続抵抗を小さくでき、さらに配線
形成後500℃程度の高温の熱処理が加わっても素子が
破壊されることは無く、耐熱性が良好で、信頼性上すぐ
れているという効果を有している。
また窒化されたタングステン系金属は、バリア性が良好
のため、アルミニウム電極配線中にシリコンを含有させ
る必要は無く、アルミニウム合金の加工性は容易となり
、さらに、シリコン粒の析出などで配線が断線してしま
うという恐れは全く無いという効果もある。
【図面の簡単な説明】
第1図は本発明の第1の実施例の断面図、第2図は本発
明の第2の実施例の断面図である。 1.11・・・・・・シリコン基板、2.12・・・・
・・シリコン酸化膜、3,13・・・・・・リンガラス
、4・・・・・・チタニウム・タングステン合金、5・
・・・・・窒化チタニウム・タングステン合金、6・・
・・・・純アルミニウム、14・・・・・・タングステ
ン、15・・・・・・窒化タングステン、16・・・・
・・アルミニウム銅合金。 代理人 弁理士  内 原   晋

Claims (2)

    【特許請求の範囲】
  1. (1)アルミニウム電極配線を有する半導体集積回路装
    置において、少なくとも半導体素子に達する絶縁膜の開
    口部が、下層からタングステン系金属、窒化されたタン
    グステン系金属でおおわれ、該窒化されたタングステン
    系金属上に前記絶縁膜上に延びる金属配線が形成されて
    いることを特徴とする半導体集積回路装置
  2. (2)前記タングステン系合金が純タングステンまたは
    タングステンチタン合金であることを特徴とする特許請
    求の範囲第1項記載の半導体集積回路装置
JP20362088A 1988-08-15 1988-08-15 半導体集積回路装置 Pending JPH0251273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20362088A JPH0251273A (ja) 1988-08-15 1988-08-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20362088A JPH0251273A (ja) 1988-08-15 1988-08-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0251273A true JPH0251273A (ja) 1990-02-21

Family

ID=16477062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20362088A Pending JPH0251273A (ja) 1988-08-15 1988-08-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0251273A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570069A3 (en) * 1992-05-12 1993-12-01 Koninklijke Philips Electronics N.V. Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a tiw layer and an al layer
JPH0629295A (ja) * 1992-05-12 1994-02-04 Philips Electron Nv 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570069A3 (en) * 1992-05-12 1993-12-01 Koninklijke Philips Electronics N.V. Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a tiw layer and an al layer
JPH0629295A (ja) * 1992-05-12 1994-02-04 Philips Electron Nv 半導体装置

Similar Documents

Publication Publication Date Title
US6016008A (en) Integrated circuit interconnection employing tungsten/aluminum layers
JP2700103B2 (ja) 改良された集積回路構造および改良された集積回路構造を形成する方法
CA1282188C (en) Multilayer metallization method for integrated circuits
JPS63127551A (ja) 半導体装置の製造方法
US5332693A (en) Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device
US4916397A (en) Semiconductor device with bonding pad
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPH09283624A (ja) 半導体装置の製造方法
JP3028519B2 (ja) 半導体集積回路の製造方法
JPH0251273A (ja) 半導体集積回路装置
JPH0316145A (ja) 半導体装置の製造方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPS61242039A (ja) 半導体装置
JPS6381948A (ja) 多層配線半導体装置
JPH0691090B2 (ja) 半導体装置の製造方法
JP2850380B2 (ja) 半導体装置の製造方法
JPS63147346A (ja) 半導体集積回路装置
JPS61156872A (ja) 半導体装置
JPS62165342A (ja) 半導体装置
JP2890419B2 (ja) 半導体集積回路の製造方法
JP3393455B2 (ja) 半導体装置及び半導体装置の製造方法
JPH02186634A (ja) 集積回路装置の製造方法
JP2779186B2 (ja) 半導体装置の製造方法
JPH09213656A (ja) 半導体装置およびその製造方法
JPH02170431A (ja) 半導体装置の製造方法