JPH04229618A - 集積回路デバイスの接点及びその形成方法 - Google Patents

集積回路デバイスの接点及びその形成方法

Info

Publication number
JPH04229618A
JPH04229618A JP3095058A JP9505891A JPH04229618A JP H04229618 A JPH04229618 A JP H04229618A JP 3095058 A JP3095058 A JP 3095058A JP 9505891 A JP9505891 A JP 9505891A JP H04229618 A JPH04229618 A JP H04229618A
Authority
JP
Japan
Prior art keywords
metal
layer
opening
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3095058A
Other languages
English (en)
Inventor
Fu-Tai Liou
フー−タイ・リウ
Charles R Spinner
チャールズ・ラルフ・スピナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24055528&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04229618(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH04229618A publication Critical patent/JPH04229618A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に半導体デバイ
スに関し、特に半導体デバイスの層間に接点を製作する
際に用いられる構造及び方法に関するものである。
【０００２】
【従来の技術】半導体デバイスにおいては、金属線が信
号の伝送と電源への接続とに使用される。下方の導電性
層への接点が、絶縁層を通して作られなければならない
ときには、接点経路部、即ち開口部が、介在する絶縁層
を通して形成されなければならない。
【０００３】マスクのミスアラインメントとプロセスの
他の変動とを補償するために、細い金属線は、開口部の
上を通過する点で太くさせられる。これは、信号線の金
属が開口部の底部を完全に満たさなければならないため
である。もし、開口部が完全に満たされなければ、以降
のプロセスの工程が接点の品質に影響する。
【０００４】最小のエンクロージャは、プロセスの変動
を補償するために信号線に付け足されなければならない
余分の表面領域部を定める。その拡幅部分は、微細構造
のデバイスでは、典型的に信号線の幅の約２倍である。 例えば、信号線の幅が０．８ミクロンのデバイスでは、
接点の上の部分は２．０ミクロンの幅になる。この広げ
られた領域部は、金属の信号線に関して中央になるよう
にしてもよいし、一方に片寄らせてもよく、マスクのミ
スアラインメントを補償する。
【０００５】図７は、開口部を通して接点を製作するた
めの、典型的な従来技術の構造の平面図である。金属の
信号線１０は、開口部１２を通して、下方にある導電性
層と接触するように設計されている。信号線１０の拡幅
部１４は、開口部１２の上方中央に配置されている。最
小のエンクロージャは、拡幅部１４の端と開口部１２の
端との距離１６である。プロセスの変動は、開口部１２
に関する拡幅部１４の実際のアラインメントを様々に変
化させるかもしれない。
【０００６】
【発明が解決しようとする課題】従来の接点は以上のよ
うに構成されていたので、要求される最小のエンクロー
ジャを減少させながら、開口部を通しての適当な金属接
触を確保する半導体デバイスの製作方法と、これにより
形成される構造を提供することが望まれていた。
【０００７】この発明は、要求される最小のエンクロー
ジャを減少させる半導体デバイスの接点を製作するため
の構造及び方法を提供し、また、高品質な接点を製作す
る構造及び方法を提供し、さらに、接点を製作するプロ
セスに付加される複雑さが最小となるような構造及び方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は、絶縁層を通
る開口部を金属で満たし、開口部の中に金属の栓を形成
するまでエッチングを行い、金属の信号線がその接点の
上に作られるようにし、信号線を金属の栓と電気的に接
触させるものである。
【０００９】
【作用】この発明においては、開口部が金属の栓で満た
されているため、エンクロージャを確保するために金属
の信号線に拡幅部を設ける必要をなくす。
【００１０】
【実施例】以下に記述される製造工程及び構造は、集積
回路を製作するための完全な方法にはなっていない。こ
の発明は、現在の集積回路製作技術と組み合わせること
により実施可能であり、普通に実施される製造工程のう
ち、この発明を理解するために必要なだけの工程が含ま
れている。製作途中の集積回路の各部の断面図は、一定
の縮小比で描かれてはおらず、発明の重要な特徴を示す
ように描かれている。
【００１１】ここに記述された方法は、下方にあるシリ
コン基板の導電性領域に接点を製作するものとして描か
れている。当業者には容易に理解されることであろうが
、同じ技術は、上方にある相互接続のための金属層と下
方の多結晶シリコンの相互接続層との間、あるいは２つ
の金属相互接続層の間の接点の製作のために用いること
ができる。
【００１２】図１に示すように、半導体基板２０は電気
的接触が所望される活性領域すなわち導電性領域２２を
有している。二酸化シリコンの絶縁層２４が半導体基板
２０の上に存在し、接点経路部すなわち開口部２６が絶
縁層２４を通して作られる。
【００１３】耐熱性金属から成る層すなわちバリア金属
層２８がデバイスの表面に被着される。この耐熱性金属
層２８は、約１００オングストロームから３０００オン
グストローム以上までの様々な厚さを有し得る。この耐
熱性金属層２８は、チタン、モリブデン、またはニオブ
のような耐熱性金属で作られていてもよい。あるいは、
チタン／タングステン、窒化チタン、またはケイ化モリ
ブデンのような耐熱性金属を含む合金または化合物が用
いられてもよい。Ｔｉ／ＴｉＮ／Ｔｉのような、耐熱性
金属／耐熱性金属化合物／耐熱性金属というサンドウィ
ッチ構造が用いられてもよい。
【００１４】その後、アルミニウムから成る層３０がデ
バイス表面に被着される。このアルミニウム層３０は、
少なくとも約１５０℃の高温で被着される。被着速度の
高いアルミニウムはさらに高い温度で使用できるため、
アルミニウム層３０は、なるべくなら約３５０℃から５
００℃の間の温度で被着され、約２０〜２００オングス
トローム／秒の被着速度で被着されるのが望ましい。高
い被着速度に加えて、高い温度は、開口部２６に被着さ
れるアルミニウムの量を増加させるとともに、被着され
たアルミニウムの表面移動度を増加させる。
【００１５】このような高温でアルミニウム層３０を被
着すると、このアルミニウム層３０が耐熱性金属層２８
と合金化し、アルミニウム／耐熱性金属合金層３２を形
成する。本願と同日付で出願された米国特許願第４４３
，８９８号（「層間に接点を製作する方法」）に記述さ
れているように、その合金の体積はアルミニウムだけの
体積よりも大きい。そのため、開口部２６は空所が形成
されることなく満たされ、アルミニウム層３０は比較的
平らになる。
【００１６】図２に示すように、ここで形成されたアル
ミニウム層３０及びアルミニウム／耐熱性金属合金層３
２はエッチングされる。エッチングは絶縁層２４が露出
されるまで行われ、そのため耐熱性金属層２８もかなり
取り去られる。これにより、薄い耐熱性金属層２８とア
ルミニウム／耐熱性金属合金層すなわち第１金属の第１
層領域３２とから成る金属の栓が開口部２６の中に残さ
れる。
【００１７】次に、耐熱性金属層すなわち第２金属層３
４が、デバイスの表面に形成される。耐熱性金属層３４
は、なるべくならタングステンがよく、また、デバイス
の上に２００から２０００オングストロームの厚さにス
パッタリングされるのがよい。他の金属が耐熱性金属層
３４として用いられることも可能であり、アルミニウム
との関係において選択的にエッチングできる材料であれ
ば適する。その後、アルミニウム層すなわち第１金属の
第２層３６がチップの表面に被着される。この分野で知
られているように、アルミニウム層３６はシリコンや銅
のような他の材料と合金化してもよい。
【００１８】図３において、タングステンから成る耐熱
性金属層３４をエッチストップとして使用することによ
り、アルミニウム層３６はパターン化されかつエッチン
グされて相互接続線を形成する。相互接続のためのアル
ミニウム層３６は、もし必要なら、この段階におけるエ
ッチングのマスクとして用いられてもよい。タングステ
ンは、絶縁層２４と、開口部２６の中の耐熱性金属層２
８及びアルミニウム／耐熱性金属合金層３２との上で選
択的にエッチングされるべきである。したがって、耐熱
性金属層２８及びアルミニウム／耐熱性金属合金層３２
はタングステンから成る耐熱性金属層３４のためのエッ
チストップとして機能する。このため、開口部２６内の
栓に何らダメージが与えられることなく、耐熱性金属層
３４は完全にエッチングされる。図３はアルミニウム層
３６及び耐熱性金属層３４から形成される相互接続層と
、開口部２６との正確なアラインメントを示しているが
、実際にはこうならない場合もある。
【００１９】栓が開口部２６の中にあるため、平らな表
面は耐熱性金属層３４及びアルミニウム層３６の被着の
ために有効であるから、この相互接続層と下方の活性領
域２２との間に高品質な接触が形成される。相互接続層
と栓とのために金属が用いられているので、相互接続層
と開口部２６との間に大きなミスアラインメントがあっ
ても、高品質な接触がなされる。
【００２０】図４は、上述したように製作された構造を
示しており、ここでは、耐熱性金属層３４及びアルミニ
ウム層３６により形成される信号線の幅が開口部２６の
大きさよりも小さい。さらに図４は、製作中にマスクの
アラインメントのずれが生じたときに起こり得る状態を
示している。アルミニウム層３６のパターニングの際に
、タングステンから成る耐熱性金属層３４が耐熱性金属
層２８及びアルミニウム／耐熱性金属合金層３２を保護
したので、下方にある金属の栓にダメージを与える恐れ
なしに、アルミニウム層３６の完全なエッチングが達成
される。その後、開口部２６の中の耐熱性金属層２８、
アルミニウム／耐熱性金属合金層３２にダメージを与え
ることなく、耐熱性金属層３４が取り除かれる。相互接
続層と栓との間は金属どうしの接触であるので、接触の
品質は高く、相互に接続された耐熱性金属層３４及びア
ルミニウム層３６と下方の活性領域２２との間の接触を
高品質なものにする。
【００２１】当業者には容易に理解されることであろう
が、上述の技術は、多結晶シリコンあるいは金属から製
作される、下方にある相互接続層に接点を製作する際に
も用いることができる。
【００２２】図５は、開口部の上を通過する金属の信号
線４０の平面図であり、開口部４２の大きさは、信号線
４０の幅と同じになっている。図５は、開口部４２と完
全なアラインメントが取られている信号線４０を示して
いるが、上述した理由によって、この構造はミスアライ
ンメントに対して比較的影響を受けにくい。
【００２３】図６は、開口部４６の大きさよりも小さな
幅の金属の信号線４４を示す。もし、信号線４４にかな
り大きなミスアラインメントが起こる可能性があり、大
きな開口部４６のための場所があるならば、このタイプ
の構造は、相互に関連するマスクのミスアラインメント
に対して、図５の場合と比べてさらに影響を受けにくく
製作することができる。図５に示す平面図は図３に示す
断面図に相当し、また図６に示す平面図は、図６におい
てはマスクのミスアラインメントが生じていないことを
除いては、図４に示す断面図にほぼ相当する。
【００２４】金属の栓を開口部の中に製作でき、上方に
ある金属の相互接続層への接続が作られるような方法及
び構造を述べてきたが、これは、当業者には容易に理解
されることであろう。ここで述べた技術は、マスクのミ
スアラインメントに対して比較的影響を受けにくく、ま
た、金属の信号線が最小の幅を有するように製作される
ことを可能にする。拡幅部１４を製作する必要がないの
で、金属の信号線は互いに近くに製作され得る。このた
めに、非常に微細な構造のデバイスにおいては、集積回
路デバイス上でのデバイスの密度を上げることができる
。
【００２５】さらに、金属の相互接続層と、下方にある
基板または相互接続層との間に非常に高品質な接点が製
作される。金属の相互接続層は、このように非常に平ら
に形成され、開口部により形成される段のために生じ得
る保証の問題は無視される。この発明の好ましい実施例
を示して記述したが、この発明の精神及び範囲から離れ
ることなく、形態及び詳細を様々に変更し得ることは、
当業者には理解されるであろう。
【００２６】
【発明の効果】以上のようにこの発明によれば、開口部
が金属の栓で満たされるようにしたので、エンクロージ
ャを確保するために金属の信号線に拡幅部を設けること
を必要としない集積回路デバイスの接点及びその形成方
法が得られる効果がある。
【図面の簡単な説明】
【図１】この発明による集積回路デバイスの接点を製作
するための方法を説明する図である。
【図２】この発明による集積回路デバイスの接点を製作
するための方法を説明する図である。
【図３】この発明による集積回路デバイスの接点を製作
するための２つの方法の一方を説明する図である。
【図４】この発明による集積回路デバイスの接点を製作
するための他方の方法を説明する図である。
【図５】この発明により形成された接点の平面図である
。
【図６】この発明により形成された接点の平面図である
。
【図７】従来技術の接点の平面図である。
【符号の説明】
２４　　　　絶縁層 ２６　　　　開口部 ２８　　　　耐熱性金属層 ３０　　　　アルミニウム層 ３２　　　　アルミニウム／耐熱性金属合金層３４　　
　　耐熱性金属層 ３６　　　　アルミニウム層

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】　　絶縁層に開口部を形成する工程と、前
    記開口部を満たす第１金属の第１層の領域を形成する工
    程と、前記開口部及び前記絶縁層の上に第２金属の層を
    形成する工程と、前記第２金属層の上に前記第１金属の
    第２層を形成する工程と、前記第１金属の第２層をエッ
    チングすることにより、前記第２金属上の前記第１金属
    がエッチングされて信号線を定める工程と、前記第１金
    属上の前記第２金属層を選択的にエッチングして前記信
    号線を完成させる工程と、を含む集積回路デバイスの接
    点形成方法。
  2. 【請求項２】　　第１金属の第１層領域を形成する前記
    工程は、前記開口部の側面及び底面にバリア金属層を形
    成する工程と、デバイスの表面にアルミニウム層を形成
    することにより、前記開口部内にアルミニウム／耐熱性
    金属合金層を形成する工程と、前記アルミニウム層と前
    記合金層とをエッチングして前記開口部に栓を形成する
    工程とを含む請求項１の接点形成方法。
  3. 【請求項３】　　前記バリア金属層がチタンを含む請求
    項２の接点形成方法。
  4. 【請求項４】　　前記バリア金属層が窒化チタンを含む
    請求項２の接点形成方法。
  5. 【請求項５】　　前記第２金属が耐熱性金属である請求
    項１の接点形成方法。
  6. 【請求項６】　　前記第２金属がタングステンである請
    求項５の接点形成方法。
  7. 【請求項７】　　前記第１金属がアルミニウムである請
    求項６の接点形成方法。
  8. 【請求項８】　　前記第１金属がアルミニウムである請
    求項１の接点形成方法。
  9. 【請求項９】　　作られた前記信号線が前記絶縁層の前
    記開口部全体を覆うのに十分な幅を有している請求項１
    の接点形成方法。
  10. 【請求項１０】　　作られた前記信号線の幅が前記絶縁
    層の前記開口部の大きさとほぼ同じである請求項９の接
    点形成方法。
  11. 【請求項１１】　　作られた前記信号線の幅が前記絶縁
    層の前記開口部の大きさよりも小さい請求項１の接点形
    成方法。
  12. 【請求項１２】　　前記開口部を満たす前記第１金属の
    前記第１層領域が下方にある導電性領域に接する請求項
    １の接点形成方法。
  13. 【請求項１３】　　下方にある導電性領域がデバイスの
    基板の中にある請求項１２の接点形成方法。
  14. 【請求項１４】　　絶縁層に存在する開口部と、前記開
    口部を満たし、下方の導電性領域に接し、さらに上面を
    有し、第１金属から成る栓と、前記栓の上面の少なくと
    も一部を覆う第２金属から成る層と、前記第２金属層の
    上に存在する第１金属の層とを備え、前記第２金属層及
    び前記第１金属層は信号線を形成し、また前記第２金属
    は前記第１金属の栓上で選択的にエッチングできる集積
    回路デバイスの接点。
  15. 【請求項１５】　　前記栓及び前記第１金属層が同じ金
    属から形成される請求項１４の接点。
  16. 【請求項１６】　　前記栓及び前記第１金属層がアルミ
    ニウムを含む請求項１５の接点。
  17. 【請求項１７】　　前記第２金属層が耐熱性金属を含む
    請求項１４の接点。
  18. 【請求項１８】　　前記第２金属層がタングステンを含
    む請求項１７の接点。
  19. 【請求項１９】　　前記第１金属から成る前記栓は、下
    方に存在する導電性領域及び前記開口部の側壁を覆うバ
    リア金属層と、前記開口部の残りを満たす前記第１金属
    を含む領域とから構成される請求項１４の接点。
  20. 【請求項２０】　　前記バリア金属層がチタンを含むと
    ともに前記第１金属がアルミニウム及びチタンの合金を
    含む請求項１９の接点。
  21. 【請求項２１】　　前記バリア金属層が窒化チタンを含
    む請求項２０の接点。
  22. 【請求項２２】　　前記信号線の幅が前記開口部の大き
    さよりも小さい請求項１４の接点。
JP3095058A 1990-04-30 1991-04-25 集積回路デバイスの接点及びその形成方法 Pending JPH04229618A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/516,425 US5070391A (en) 1989-11-30 1990-04-30 Semiconductor contact via structure and method
US516425 1990-04-30

Publications (1)

Publication Number Publication Date
JPH04229618A true JPH04229618A (ja) 1992-08-19

Family

ID=24055528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3095058A Pending JPH04229618A (ja) 1990-04-30 1991-04-25 集積回路デバイスの接点及びその形成方法

Country Status (5)

Country Link
US (2) US5070391A (ja)
EP (1) EP0455341B1 (ja)
JP (1) JPH04229618A (ja)
KR (1) KR100205444B1 (ja)
DE (1) DE69119826T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280190A (en) * 1991-03-21 1994-01-18 Industrial Technology Research Institute Self aligned emitter/runner integrated circuit
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
EP0720227B1 (en) * 1994-12-29 2004-12-01 STMicroelectronics, Inc. Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head
DE69527344T2 (de) * 1994-12-29 2003-02-27 Stmicroelectronics, Inc. Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
US6191484B1 (en) 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5963830A (en) * 1996-08-02 1999-10-05 Mosel Vitelic Incorporated Method of forming a TiN/W barrier layer for a hot Al plug
KR100470923B1 (ko) * 1997-05-16 2005-05-10 매그나칩 반도체 유한회사 반도체장치의금속배선형성방법
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
KR102307633B1 (ko) 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US12199119B2 (en) 2021-02-22 2025-01-14 Samsung Electronics Co., Ltd. Image sensor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499213A (en) * 1965-09-30 1970-03-10 Texas Instruments Inc Method of making a multilayer contact system for semiconductor devices
JPS5726431A (en) * 1980-07-24 1982-02-12 Mitsubishi Electric Corp Forming method for electrode and wiring layer of semiconductor device
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
JP2630403B2 (ja) * 1987-08-19 1997-07-16 富士通株式会社 半導体装置とその製造方法
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
JPH01230253A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection

Also Published As

Publication number Publication date
DE69119826D1 (de) 1996-07-04
EP0455341A3 (en) 1992-06-03
EP0455341A2 (en) 1991-11-06
US5070391A (en) 1991-12-03
KR910019178A (ko) 1991-11-30
DE69119826T2 (de) 1996-10-02
KR100205444B1 (ko) 1999-07-01
EP0455341B1 (en) 1996-05-29
US6455412B1 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPS63147346A (ja) 半導体集積回路装置
JPH0394451A (ja) 半導体装置の配線構造
JPS5966125A (ja) 半導体装置の製造方法
JPH02170431A (ja) 半導体装置の製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JPH02134847A (ja) 半導体装置とその製造方法
JPS6143855B2 (ja)
JPS6146051A (ja) 配線方法
JPH06342850A (ja) 半導体集積回路装置およびその製造方法
JPS6127658A (ja) 半導体装置及びその製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH05206142A (ja) 半導体集積回路装置およびその製造方法
JPH01300537A (ja) 半導体装置の製造方法
JPS61245551A (ja) 半導体集積回路
JPS60245252A (ja) 多層配線部材
JPS60233840A (ja) 段差の被覆方法
JPS6262543A (ja) 半導体装置の製造方法
JPH0536842A (ja) 多層配線形成法
JPH01238043A (ja) 配線形成方法
JPH04288834A (ja) 半導体装置の製造方法
JPH01241845A (ja) 半導体装置の製造方法
JPH0463434A (ja) 半導体装置
JPH0298960A (ja) 半導体装置の製造方法