JPH025146A - One-chip microcomputer - Google Patents
One-chip microcomputerInfo
- Publication number
- JPH025146A JPH025146A JP63156508A JP15650888A JPH025146A JP H025146 A JPH025146 A JP H025146A JP 63156508 A JP63156508 A JP 63156508A JP 15650888 A JP15650888 A JP 15650888A JP H025146 A JPH025146 A JP H025146A
- Authority
- JP
- Japan
- Prior art keywords
- test
- prom
- rom
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- Y02B60/1207—
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、書込みが可能な読出専用メモリ（ＰＲＯＭ＞
と、テストに使うプログラムが書込まれたテスト用読出
し専用メモリ（テスト用ＲＯＭ）とを備えたワンチップ
マイクロコンピュータに関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a writable read-only memory (PROM).
The present invention relates to a one-chip microcomputer equipped with a test read-only memory (test ROM) in which a test program is written.
（従来の技術〕
第３図はこの種のワンチップマイクロコンピュータの従
来例のブロック図である。(Prior Art) FIG. 3 is a block diagram of a conventional example of this type of one-chip microcomputer.
通常は切換回路１１がオン、切換回路１２がオフし、Ｐ
ＲＯＭ３の出力がＣＰｔＪ７に送られている。このワン
チップマイクロコンピュータのテストを行なうために入
出力回路８に特殊な命令を与えるとテスト状態設定回路
５が動作し、ＣＰＵ７にテスト信号を与えると同時にテ
ストする内容によって切換回路１１．１２の切換えを行
なってテスト用ＲＯＭ４の出力をＣＰＵ７に送るように
なっている。なお、端子９はＰＲＯＭ３の書込みを行な
うための電源（プログラム電源）が接続される。Normally, the switching circuit 11 is on, the switching circuit 12 is off, and P
The output of ROM3 is sent to CPtJ7. To test this one-chip microcomputer, when a special command is given to the input/output circuit 8, the test state setting circuit 5 operates, and at the same time a test signal is given to the CPU 7, switching circuits 11 and 12 are switched depending on the content to be tested. The output of the test ROM 4 is sent to the CPU 7. Note that the terminal 9 is connected to a power source (program power source) for writing into the PROM 3.
上述した従来のワンチップマイクロコンピュータは、テ
スト状＠設定回路で切換回路の切換えを行っているため
、ＰＲＯＭとテスト用ＲＯＭで同一のテストを行なうた
めにＰＲＯＭに対してのテストとテスト用ＲＯＭに対し
てのテス１−との２つのテスト状態が必要となる欠点が
ある。In the conventional one-chip microcomputer described above, the switching circuit is switched in the test state @ setting circuit, so in order to perform the same test on the PROM and the test ROM, there is a test on the PROM and a test on the test ROM. There is a drawback that two test states are required: one test state and one test state 1-.
本発明の目的は、以上の欠点を解決し、１つのテスト状
態でＰＲＯＭとテスト用ＲＯＭに対しての２つのテスト
ができるワンチップマイクロコンピュータを提供するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks and provide a one-chip microcomputer that can perform two tests on a PROM and a test ROM in one test state.
本発明のワンチップマイクロコンピュータは、通常はＦ
ＲＯＭの書込みを行なうための電源が接続される端子
の電圧を反転する論理否定回路と、前記端子に電源が接
続されると、導通してＰＲＯＭのデータをＣＰＵに送る
切換回路と、論理否定回路の出力により制御され、前記
端子が接地されると、導通してテスト用ＲＯＭのデータ
をＣＰＵに送る切換回路とを有している。The one-chip microcomputer of the present invention is usually F
A logic NOT circuit that inverts the voltage of a terminal to which a power source is connected for writing to the ROM, a switching circuit that becomes conductive when the power source is connected to the terminal and sends PROM data to the CPU, and a logic NOT circuit. The switching circuit is controlled by the output of the ROM, and when the terminal is grounded, the switching circuit becomes conductive and sends the data of the test ROM to the CPU.
（作用〕
本発明はＰＲＯＭのプログラム電源を制御信号としてＰ
ＲＯＭとテスト用ＲＯＭを切換えてテストするものであ
る。このようにすることにより、選択回路が不用となり
、１つのテスト状態でＰＲＯＭとテスト用ＲＯＭに対し
ての２つのテストを行なうことができる。(Function) The present invention uses the program power supply of PROM as a control signal.
The test is performed by switching between the ROM and the test ROM. By doing so, a selection circuit becomes unnecessary, and two tests on the PROM and the test ROM can be performed in one test state.
次、本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明のワンデツプマイクロコンピュータの一
実施例のブロック図、第２図は本実施例におけるタイミ
ング図である。FIG. 1 is a block diagram of an embodiment of a one-deep microcomputer according to the present invention, and FIG. 2 is a timing diagram in this embodiment.
本実施例では、切換回路１１は通常はＰＲＯＭ３の書込
みを行なうための電源が接続される端子９の電圧を制御
信号としてオン／オフし、また切換回路１２も論理否定
回路２を介して端子９の電圧を制御信号としてオン／オ
フするようになっている。したがって、第３図の従来例
の選択回路６は本実施例には存在しない。In this embodiment, the switching circuit 11 turns on/off the voltage of the terminal 9, which is normally connected to the power supply for writing into the PROM 3, as a control signal, and the switching circuit 12 also connects the terminal 9 through the logic NOT circuit 2. It is designed to turn on/off using the voltage as a control signal. Therefore, the selection circuit 6 of the conventional example shown in FIG. 3 does not exist in this embodiment.
通常、端子９は電源に接続され、切換回路１１はオン、
切換回路１２は論理否定回路２によってオフするため、
ＣにはＰＲＯＭ３のデータ八が送られる。また、端子９
が接地されるとＰＲＯＭ３は動作しなくなるが、切換回
路１１はオフ、切換回路１２はオンし、Ｃにはテスト用
ＲＯＭ４のデータＢが送られる。Normally, the terminal 9 is connected to the power supply, and the switching circuit 11 is turned on.
Since the switching circuit 12 is turned off by the logic NOT circuit 2,
Data 8 of PROM3 is sent to C. Also, terminal 9
When the PROM 3 is grounded, the PROM 3 ceases to operate, but the switching circuit 11 is turned off, the switching circuit 12 is turned on, and data B of the test ROM 4 is sent to C.
ワンチップマイクロコンピュータのテスト状態において
、ＰＲＯＭ３とテスト用ＲＯＭ４に対して同一のテスト
を行なうとき、テスト状態設定回路５によりＣＰＵ７に
対してテスト状態を設定すれば、端子９に電源を接続す
ることによってＰＲＯＭ３に対してのテストを、端子９
を接地することによってテスト用ＲＯＭ４に対してのテ
ストを行なうことができる。When performing the same test on the PROM 3 and the test ROM 4 in the test state of the one-chip microcomputer, if the test state setting circuit 5 sets the test state for the CPU 7, by connecting the power supply to the terminal 9, Test for PROM3 at terminal 9.
By grounding the test ROM 4, the test ROM 4 can be tested.
（発明の効果〕
以上説明したように本発明は、ＰＲＯＭのプログラム電
源を切換回路の制御信号とすることにより、１つのテス
ト状態でＰＲＯＭとテスト用ＲＯＭに対しての２つのテ
ストを行なうことができる効果がある。(Effects of the Invention) As explained above, the present invention makes it possible to perform two tests on the PROM and the test ROM in one test state by using the program power supply of the PROM as the control signal for the switching circuit. There is an effect that can be achieved.
第１図は本発明のワンチップマイクロコンピュータの一
実施例のブロック図、第２図は第１図におけるデータの
タイミング図、第３図は従来例のブロック図である。
１１．１２・・・切換回路、２・・・論理否定回路、３
・・・ＰＲＯＭ１４・・・テスト用ＲＯＭ、５・・・テ
スト状ｉ設定回路、６・・・選択回路、７・・・ＣＰＵ
、８・・・入出力回路、９・・・プログラム電源、Ａ・
・・ＰＲＯＭ３からの出力データ、Ｂ・・・テスト用Ｒ
ＯＭ４からの出力データ、Ｃ・・・切換回路１１．１２
からＣＰＵ７に送られるデータ。
特許出願人 日本電気株式会社
代 理 人 ブ１埋ト 内 原 音第
因FIG. 1 is a block diagram of an embodiment of the one-chip microcomputer of the present invention, FIG. 2 is a timing diagram of data in FIG. 1, and FIG. 3 is a block diagram of a conventional example. 11.12...Switching circuit, 2...Logic negation circuit, 3
...PROM14...Test ROM, 5...Test status i setting circuit, 6...Selection circuit, 7...CPU
, 8... Input/output circuit, 9... Program power supply, A.
...Output data from PROM3, B...R for testing
Output data from OM4, C... switching circuit 11.12
Data sent from to CPU7. Patent Applicant: NEC Co., Ltd. Agent
Claims (1)
グラムが書込まれたテスト用読出し専用メモリとを備え
たワンチップマイクロコンピュータにおいて、 通常は前記ＰＲＯＭの書込みを行なうための電源が接続
される端子の電圧を反転する論理否定回路と、 前記端子に電源が接続されると、導通して読出し専用メ
モリのデータをＣＰＵに送る切換回路と、論理否定回路
の出力により制御され、前記端子が接地されると、導通
してテスト用読出し専用メモリのデータをＣＰＵに送る
切換回路とを有することを特徴とするワンチップマイク
ロコンピュータ。[Claims] In a one-chip microcomputer equipped with a writable read-only memory and a test read-only memory in which a test program is written, a power supply for writing the PROM is normally used. is controlled by the output of the logical NOT circuit; A one-chip microcomputer comprising a switching circuit that becomes conductive when the terminal is grounded and sends data from a test read-only memory to a CPU.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156508A JPH025146A (en) | 1988-06-23 | 1988-06-23 | One-chip microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156508A JPH025146A (en) | 1988-06-23 | 1988-06-23 | One-chip microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025146A true JPH025146A (en) | 1990-01-10 |
Family
ID=15629298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63156508A Pending JPH025146A (en) | 1988-06-23 | 1988-06-23 | One-chip microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025146A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114911664A (en) * | 2022-07-18 | 2022-08-16 | 上海泰矽微电子有限公司 | Multi-power supply switching SOC test method and system |
-
1988
- 1988-06-23 JP JP63156508A patent/JPH025146A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114911664A (en) * | 2022-07-18 | 2022-08-16 | 上海泰矽微电子有限公司 | Multi-power supply switching SOC test method and system |
| CN114911664B (en) * | 2022-07-18 | 2022-09-30 | 上海泰矽微电子有限公司 | Multi-path power supply switching SOC test method and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823309A (en) | Data processing system with improved output function | |
| JPH025146A (en) | One-chip microcomputer | |
| US5546566A (en) | Emulation system for microcomputer | |
| JPH04223617A (en) | Interface for semiconductor integrated circuit device | |
| KR0135593B1 (en) | Microcomputer | |
| KR100205608B1 (en) | Microcontroller developing system | |
| JPS61190635A (en) | Microcomputer | |
| JPS60128717A (en) | Integrated circuit device | |
| JPH045217B2 (en) | ||
| KR20000008278U (en) | ROM selection device and electronic device having same | |
| JPS6349870A (en) | Microcomputer | |
| JP2512993B2 (en) | Reset circuit | |
| KR0149258B1 (en) | Test circuit of the multifunction microcontroller | |
| KR100277901B1 (en) | One chip micro computer | |
| JPS5839343A (en) | Initial starting device for plural systems | |
| JPS63180103A (en) | How to set signals for programmable controller input/output terminals | |
| JPH0339674A (en) | Semiconductor integrated circuit device | |
| JPS62219956A (en) | Input circuit | |
| JPS59138347A (en) | Output circuit of semiconductor integrated circuit | |
| JPH04118571A (en) | Semiconductor device | |
| JPH04304532A (en) | Computer provided with debugging function for rom program | |
| JPS62239259A (en) | Microcomputer | |
| KR20000032197A (en) | Real time connecting position discernment circuit of rotary switch | |
| JPS61144969A (en) | CPU control circuit in facsimile etc. | |
| KR970028568A (en) | Microcontroller Test Circuits and Methods |