JPH025183A - Method for outputting text of integrated circuit art work data - Google Patents
Method for outputting text of integrated circuit art work dataInfo
- Publication number
- JPH025183A JPH025183A JP63157344A JP15734488A JPH025183A JP H025183 A JPH025183 A JP H025183A JP 63157344 A JP63157344 A JP 63157344A JP 15734488 A JP15734488 A JP 15734488A JP H025183 A JPH025183 A JP H025183A
- Authority
- JP
- Japan
- Prior art keywords
- text
- integrated circuit
- texts
- work data
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路アートワークデータに付加されたテキ
ストの出力方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for outputting text added to integrated circuit artwork data.
従来、アートワークデータのテキスト出力においては、
テキストデータを回路あるいは素子上で水平又は垂直に
形成している。一般に、ＬＳＩのマスクパターンは、水
平、垂直なデータで構成されているなめ、出力されるテ
キストが重なってしまい、テキストの読み取りが困難に
なる場合が多くある。Conventionally, when outputting artwork data as text,
Text data is formed horizontally or vertically on a circuit or element. In general, an LSI mask pattern is composed of horizontal and vertical data, so the output text often overlaps, making it difficult to read the text.
第４１は従来のかかる一例を示すバイポーラトランジス
タの平面図である。No. 41 is a plan view of a bipolar transistor showing an example of such a conventional device.
第４図に示すように、二個並置されたバイポーラトラン
ジスタは絶縁層５内に形成した埋込層６の中にベース拡
散層７を形成し、その中にエミッタ領域８を拡散により
形成する。しかる後、ベースコンタクト７′、エミッタ
コンタクト８′ コレクタコンタクト９を形成し、例え
ば、ベースコタクト７′上でＸ方向にテキスト１４を形
成する。As shown in FIG. 4, in two bipolar transistors arranged in parallel, a base diffusion layer 7 is formed in a buried layer 6 formed in an insulating layer 5, and an emitter region 8 is formed therein by diffusion. Thereafter, a base contact 7', an emitter contact 8' and a collector contact 9 are formed, and, for example, a text 14 is formed in the X direction on the base contact 7'.
第５図は従来の他の例を示すＩＣの平面図である。FIG. 5 is a plan view of another conventional IC.
第５図に示すように、この場合はＩＣＩ ｌ内のバッド
１２上にＸ方向にテキスト１５を形成する。As shown in FIG. 5, in this case, text 15 is formed in the X direction on pad 12 in ICI I.
上述したように、ＬＳＩのマスクパターンは水平あるい
は垂直方向のデータとして作られている。従って、従来
のテキスト出力は水平又は垂直に出力しているため、テ
キストの文字列が長くなると、Ｘ方向、Ｙ方向に隣接す
るパターンのテキストと重なり読み取りにくくなるとい
う欠点がある。また、この欠点を補うためには、テキス
トの文字列を短くしたり、あるいは文字を小さくするな
どの制限をする必要があり、この場合には表示できる情
報が制約されるという欠点がある。As described above, the LSI mask pattern is created as horizontal or vertical data. Therefore, since conventional text output is performed horizontally or vertically, when a text string becomes long, it overlaps with adjacent pattern text in the X and Y directions, making it difficult to read. In addition, in order to compensate for this drawback, it is necessary to shorten the text string or make the characters smaller, and in this case, there is a drawback that the information that can be displayed is restricted.
本発明の目的は、かかるテキスト出力の重なりを大幅に
削減するＬＳＩアートワークデータのテキスト出力方法
を提供することにある。An object of the present invention is to provide a text output method for LSI artwork data that greatly reduces such overlap in text output.
本発明のＬＳＩアートワークデータのテキスト出力方法
は、前記アートワークデータに付加されたテキストを斜
め、特に４５°に出力するように構成される。The text output method for LSI artwork data of the present invention is configured to output the text added to the artwork data diagonally, particularly at 45 degrees.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明において用いる概略システムフロー図で
ある。FIG. 1 is a schematic system flow diagram used in the present invention.
第１図に示すように、ＬＳＩアートワークデータ１を゛
入力し、次に本システム２を介して４５゜にテキスト付
けされたＬＳＩアートワークデータ３を出力し、プロッ
ト図４を作成する。As shown in FIG. 1, LSI artwork data 1 is inputted, and then LSI artwork data 3 with text attached at 45 degrees is outputted via this system 2 to create a plot diagram 4.
第２図は本発明の第一の実施例を示すトランジスタ素子
の平面図である。FIG. 2 is a plan view of a transistor element showing a first embodiment of the present invention.
第２図に示すように、本実施例は二つのバイポーラトラ
ンジスタを示し、絶縁層５内に形成される埋込層６の中
にベース拡散層７を形成し、ついでエミッタ層８．ベー
スコンタクト７′、エミッタコンタクト８′、コレクタ
コンタクト９を形成された素子上に斜めにテキスト１０
が形成される。この例では、テキストを４５度に出力し
ている。このように、テキストを４５度に出力すること
により、テキスト１０の文字列が長くても、Ｘ方向およ
びＹ方向に隣接するパターンのテキストが重ならなくな
る。従って、素子上のテキストを容易に読み取ることが
可能になる。As shown in FIG. 2, this embodiment shows two bipolar transistors, in which a base diffusion layer 7 is formed in a buried layer 6 formed in an insulating layer 5, and then an emitter layer 8. A text 10 is diagonally placed on the element having a base contact 7', an emitter contact 8' and a collector contact 9.
is formed. In this example, the text is output at 45 degrees. In this way, by outputting the text at 45 degrees, even if the character string of the text 10 is long, the texts of adjacent patterns in the X direction and the Y direction do not overlap. Therefore, it becomes possible to easily read the text on the element.
第３図は本発明の第二の実施例を示すＩＣの平面図であ
る。FIG. 3 is a plan view of an IC showing a second embodiment of the present invention.
第３図に示すように、本実施例はＩＣＩＩ内に形成され
たバッド１２にテキスト１３を形成するものである。As shown in FIG. 3, in this embodiment, text 13 is formed on a pad 12 formed within ICII.
一般に、パッドは隣接するパターンが多数配置されてい
るため、第５図の従来例で説明したように、テキストを
水平あるいは垂直に出力すると、文字列を短くしてもほ
とんどのテキストが重なってしまっていたが、第３図に
示すように、テキスト１３を４５度に出力することによ
り、テキスト１３が重ならなくなる。従って、この実施
例のように、Ｘ方向、Ｙ方向に隣接するパターンが多数
ある場合には、特に有効なテキスト出力手法である。Generally, pads are arranged with many adjacent patterns, so when text is output horizontally or vertically, as explained in the conventional example in Figure 5, most of the text overlaps even if the string is shortened. However, as shown in FIG. 3, by outputting the text 13 at 45 degrees, the text 13 no longer overlaps. Therefore, this is a particularly effective text output method when there are many patterns adjacent in the X and Y directions as in this embodiment.
第６図は本発明および従来のテキスト表示範囲を示した
平面図である。FIG. 6 is a plan view showing the text display range of the present invention and the conventional text display range.
第６図に示すように、上述した従来のテキスト出力手法
では、テキスト１８を水平又は垂直に出力していたため
、テキスト１８の文字列が長いと、隣接するパターンの
テキストどうしが重なってしまい、テキストの読み取り
が困難であったのに対し、実施例ではテキストを４５°
に出力しているため、テキスト１７の文字列が長くても
、隣接するパターンのテキスト１７どうじが重なること
はほとんどなくなり、容易にテキスト１７を読み取るこ
とが出来る。また、第６図に示すように、テキスト出力
を水平又は垂直に出力した場合、最大テキスト数２２を
ｎ、レイアウト図形１６のレイアウト図形幅１９をし、
レイアウト図形の数は６文字までと制限されるが、本実
施例ではテキスト１７を４５度に出力することにより、
最り、テキスト１７の数は８文字までは重ならなくなる
。従って、本実施例では４０％程度のテキスト数を増や
せることになる。As shown in FIG. 6, in the conventional text output method described above, the text 18 is output horizontally or vertically, so if the string of text 18 is long, adjacent patterns of text overlap, and the text 18 is output horizontally or vertically. However, in the example, the text was read at 45 degrees.
Therefore, even if the character string of the text 17 is long, adjacent patterns of the text 17 hardly overlap, and the text 17 can be easily read. Further, as shown in FIG. 6, when text is output horizontally or vertically, the maximum number of texts 22 is n, the layout figure width 19 of the layout figure 16 is
Although the number of layout figures is limited to 6 characters, in this example, by outputting text 17 at 45 degrees,
Finally, the number of text 17 no longer overlaps up to 8 characters. Therefore, in this embodiment, the number of texts can be increased by about 40%.
以上説明したように、本発明の集積回路アートワークデ
ータのテキスト出力方法は、ＬＳＩアートワークデータ
に付加されたテキストを傾斜（例えば、４５度）させて
出力することにより、テキストの重なりを大幅に削減す
ることができるという効果がある。As explained above, the text output method for integrated circuit artwork data of the present invention greatly reduces text overlap by outputting text added to LSI artwork data at an angle (for example, 45 degrees). It has the effect of being able to reduce
ンタクト、８・・・エミツタ層、８′・・・エミッタコ
ンタクト、９・・・コレクタコンタクト、１０，１３゜
１７・・・テキスト、１１・・・ＩＣ１１２・・・パッ
ド、１６・・・レイアウト図形、１つ・・・レイアウト
図形幅、２０・・・レイアウト図形間の距離、２１・・
・テキスト幅、２２・・・テキスト数。Contact, 8... Emitter layer, 8'... Emitter contact, 9... Collector contact, 10, 13° 17... Text, 11... IC112... Pad, 16... Layout figure , 1... Layout figure width, 20... Distance between layout figures, 21...
・Text width, 22...Number of texts.
第１図は本発明において用いるシステムの概略フロー図
、第２図は本発明の第一の実施例を示すトランジスタ素
子の平面図、第３図は本発明の第二の実施例を示すＩＣ
の平面図、第４図は従来の一例Ｍを示すトランジスタ素
子の平面図、第５図は従来の他の例を示すＩＣの平面図
、第６図は本発明および従来のテキスト表示範囲を示し
た平面図である。
１・・・ＬＳＩアートワークデータ、２・・・本システ
ム、３・・・４５°にテキスト付けされたＬＳＩアート
ワークデータ、４・・・プロット図、５・・・絶縁層、
６・・・埋込層、７・・・ベース拡散層、７′・・・ペ
ースコ第 ２ 回
＄ ３ 間
ギ
聞
ｌり
茅
薗
第
乙
閏FIG. 1 is a schematic flow diagram of a system used in the present invention, FIG. 2 is a plan view of a transistor element showing a first embodiment of the present invention, and FIG. 3 is an IC diagram showing a second embodiment of the present invention.
4 is a plan view of a transistor element showing a conventional example M, FIG. 5 is a plan view of an IC showing another conventional example, and FIG. 6 shows the text display range of the present invention and the conventional example. FIG. 1... LSI artwork data, 2... This system, 3... LSI artwork data with text attached at 45°, 4... Plot diagram, 5... Insulating layer,
6...Embedded layer, 7...Base diffusion layer, 7'...Peaceco 2nd $3
Claims (1)
斜めに出力することを特徴とする集積回路アートワーク
データのテキスト出力方法。A text output method for integrated circuit artwork data, characterized in that text added to integrated circuit artwork data is output diagonally.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157344A JPH025183A (en) | 1988-06-24 | 1988-06-24 | Method for outputting text of integrated circuit art work data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157344A JPH025183A (en) | 1988-06-24 | 1988-06-24 | Method for outputting text of integrated circuit art work data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025183A true JPH025183A (en) | 1990-01-10 |
Family
ID=15647633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157344A Pending JPH025183A (en) | 1988-06-24 | 1988-06-24 | Method for outputting text of integrated circuit art work data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025183A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227588A (en) * | 1990-04-26 | 1992-08-17 | Nec Ic Microcomput Syst Ltd | Graphic data output device |
-
1988
- 1988-06-24 JP JP63157344A patent/JPH025183A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227588A (en) * | 1990-04-26 | 1992-08-17 | Nec Ic Microcomput Syst Ltd | Graphic data output device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198154A (en) | Method of forming wiring and semiconductor device utilizing same | |
| US5378904A (en) | Semiconductor integrated circuit and method and system for designing layout of the same | |
| JPS63211739A (en) | semiconductor equipment | |
| JPH0290634A (en) | Bonding pad of semiconductor device | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JP3041014B2 (en) | Graphic output method | |
| JP2830014B2 (en) | Charged beam drawing method | |
| JP2803800B2 (en) | Wiring method for semiconductor integrated circuit device | |
| JPS6072072A (en) | Manufacture of mask of semiconductor device | |
| JPH0260148A (en) | Semiconductor integrated circuit device | |
| JPS60182744A (en) | Designing method of lsi pattern | |
| JP3104339B2 (en) | Integrated circuit layout design equipment | |
| JPH01259457A (en) | Mask data editing method | |
| GB1414018A (en) | Field effect transistor integrated circuit manufacture | |
| JPH0399453A (en) | Scribe data for semiconductor integrated circuits | |
| JPS6026946A (en) | Formation of photomask pattern | |
| CN115293092A (en) | Design method of PCell layout | |
| JPH0981625A (en) | Symbolic layout system | |
| JP3337614B2 (en) | Layout compaction method for semiconductor integrated circuit | |
| JPH02270346A (en) | semiconductor mask pattern cell | |
| JPH01287778A (en) | Automatic generating device for circuit diagram | |
| JPH02171750A (en) | Automatic generating method for mask layout | |
| JPH05326704A (en) | Semiconductor layout designing method and device thereof | |
| JPH0760441B2 (en) | Method of forming mask pattern | |
| JPS5916757A (en) | Electronic part |