JPH025246B2 - - Google Patents

Info

Publication number
JPH025246B2
JPH025246B2 JP21204783A JP21204783A JPH025246B2 JP H025246 B2 JPH025246 B2 JP H025246B2 JP 21204783 A JP21204783 A JP 21204783A JP 21204783 A JP21204783 A JP 21204783A JP H025246 B2 JPH025246 B2 JP H025246B2
Authority
JP
Japan
Prior art keywords
memory cartridge
recording device
main body
switch
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP21204783A
Other languages
Japanese (ja)
Other versions
JPS60104219A (en
Inventor
Juji Mihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP21204783A priority Critical patent/JPS60104219A/en
Publication of JPS60104219A publication Critical patent/JPS60104219A/en
Publication of JPH025246B2 publication Critical patent/JPH025246B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/08Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Recording Measured Values (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電力、ガス、水道等の一定時限毎の
使用量データを計測記録し、後にデータを回収し
て解析するデータ記録装置に係り、特に着脱可能
なメモリカートリツジを有するデータ記録装置に
関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a data recording device that measures and records consumption data of electricity, gas, water, etc. at fixed time intervals, and later collects and analyzes the data. The present invention relates to a data recording device having a removable memory cartridge.

〔発明の技術的背景〕[Technical background of the invention]

第1図は従来のデータ記録装置の概略構成を示
すブロツク図である。電力使用量データを計測す
る場合の構成について説明すると、電力をパルス
数に変換する変換回路1と、変換回路1の出力パ
ルス数をカウントし一定の時限毎にカウンタの内
容を出力したのちクリアされるカウンタ回路2
と、カウンタ回路2の計量値を記憶し、そのデー
タを回収するため装置本体から取り外すことの可
能なメモリカートリツジ7、メモリカートリツジ
7へのデータ書き込み、カウンタ回路のクリア等
の制御をおこなうための制御回路3と、装置本体
とメモリカートリツジ7との信号をやりとりする
インターフエイス回路41,42とから構成され
ている。
FIG. 1 is a block diagram showing the schematic structure of a conventional data recording device. To explain the configuration for measuring power usage data, there is a conversion circuit 1 that converts power into the number of pulses, and a conversion circuit 1 that counts the number of output pulses of the conversion circuit 1 and outputs the contents of the counter at fixed time intervals and then clears the counter. counter circuit 2
and a memory cartridge 7 which can be removed from the main body of the device to store the measured value of the counter circuit 2 and collect the data, and to control writing of data to the memory cartridge 7, clearing of the counter circuit, etc. It is composed of a control circuit 3, and interface circuits 41 and 42 for exchanging signals between the main body of the apparatus and the memory cartridge 7.

メモリカートリツジ7内には計測値を記憶する
ためのメモリ5と、一定時限を制御回路3に知ら
せるための時計6と、データの入出力用インター
フエイス42とが組み込まれている。メモリカー
トリツジ7は装置本体に着脱可能であり、この着
脱の検出はスイツチ8を用いておこなわれる。
Built into the memory cartridge 7 are a memory 5 for storing measured values, a clock 6 for notifying the control circuit 3 of a fixed time period, and a data input/output interface 42. The memory cartridge 7 can be attached to and detached from the main body of the apparatus, and the switch 8 is used to detect whether the memory cartridge is attached or detached.

すなわちメモリカートリツジ7が装置本体に装
着されると、スイツチ8が閉路して制御回路3が
メモリカートリツジ7の装着を検出するように構
成されている。そして制御回路3とメモリカート
リツジ7内のメモリ5との間のデータの授受は、
スイツチ8が閉路している状態においてのみおこ
なわれるようになつている。
That is, when the memory cartridge 7 is attached to the main body of the apparatus, the switch 8 is closed and the control circuit 3 detects that the memory cartridge 7 is attached. Data is exchanged between the control circuit 3 and the memory 5 in the memory cartridge 7.
This is performed only when the switch 8 is closed.

〔背景技術の問題点〕[Problems with background technology]

このような構成のデータ記録装置(以下ロード
サーベイ装置という)においては、カウンタ2の
内容をインターフエイス41,42を介してメモ
リカートリツジ7内のメモリ5に書き込んでいる
時に、メモリカートリツジ7を装置本体から取り
外すと、データが欠落したり、正常な動作がおこ
なわれなかつたために他のデータを破壊してしま
う可能性がある等の欠点を有している。
In a data recording device having such a configuration (hereinafter referred to as a load survey device), when the contents of the counter 2 are being written to the memory 5 in the memory cartridge 7 via the interfaces 41 and 42, the memory cartridge 7 is If removed from the main body of the device, it has drawbacks such as the possibility that data may be lost or other data may be destroyed due to failure to operate normally.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、メモリカートリツジ内のメ
モリへのデータの書き込みシーケンスを制御して
データの欠落や誤動作をおこさないデータ記録装
置を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data recording device that controls the sequence of writing data to a memory in a memory cartridge to prevent data loss or malfunction.

〔発明の概要〕[Summary of the invention]

この発明では上記目的を達成するために、記録
装置本体と、この記録装置本体に着脱可能に装着
されるメモリカートリツジと、一定時限毎の計測
データを、記録装置本体内のインタフエースを介
してメモリカートリツジ内のメモリに格納する制
御手段とを備えているデータ記録装置において、
メモリカートリツジの着脱に応じて開閉する第1
のスイツチと、メモリカートリツジのロツク・ア
ンロツクに応じて開閉する第2のスイツチと、第
1および第2のスイツチの開閉信号を入力し記録
装置本体とメモリカートリツジとの間の装着状態
を表わす信号を出力する検出回路とを設け、制御
手段は装着状態を表わす信号に基づいてインター
フエイスの導通・不導通を制御することを特徴と
する。
In order to achieve the above object, the present invention includes a recording device main body, a memory cartridge detachably attached to the recording device main body, and measurement data for each fixed time period via an interface within the recording device main body. A data recording device comprising a control means for storing data in a memory in a memory cartridge,
The first part opens and closes when the memory cartridge is inserted or removed.
a second switch that opens and closes in response to locking and unlocking of the memory cartridge, and inputs opening/closing signals of the first and second switches to indicate the installation state between the recording device main body and the memory cartridge. A detection circuit for outputting a signal is provided, and the control means controls conduction/non-conduction of the interface based on the signal representing the attachment state.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の実施例を図面に基づいて詳細に
説明する。なお第1図に示したと同一部分には同
一符号を付し、その説明は省略する。
Embodiments of the present invention will be described in detail below with reference to the drawings. Note that the same parts as shown in FIG. 1 are denoted by the same reference numerals, and the explanation thereof will be omitted.

第2図はこの発明の一実施例を示すブロツク図
であり、第1図の場合と同様電力使用量データを
計測する場合の構成を示している。負荷電圧VL
と、負荷電流ILとは変換回路1に入力される。変
換回路1は、たとえば負荷電圧VLと負荷電流IL
を乗算する乗算器と、乗算された電力をパルス数
に変換するW/Fコンバータ(Watt/
Frequency変換)と、W/Fコンバータの出力を
適当な比率に変換する分周器とから構成される。
変換回路1の出力はカウンタ2を介して一定時限
毎に制御回路3に転送される。制御回路3はカウ
ンタ2の内容を入出力インタフエイス42,43
を介してメモリ5に入力する。メモリカートリツ
ジ7は、インターフエイス42とメモリ5と時計
6とから構成され、ロードサーベイ装置本体から
取り外しが可能である。メモリカートリツジ7の
着脱状態は2つのスイツチSW1,SW2とこれに接
続される検出回路9により検出される。検出回路
9はスイツチSW1,SW2からの信号と制御回路3
からのRST信号とを受けて記録装置本体とメモ
リカートリツジ7との間の装着状態を表わす信号
Q1,Q2,Q3を出力し、これによつて制御回路3
およびインターフエイス43の動作は制御され
る。
FIG. 2 is a block diagram showing an embodiment of the present invention, and shows a configuration for measuring power usage data as in the case of FIG. 1. Load voltage V L
and the load current IL are input to the conversion circuit 1. The conversion circuit 1 includes, for example, a multiplier that multiplies the load voltage V L and the load current I L , and a W/F converter (Watt/
frequency conversion) and a frequency divider that converts the output of the W/F converter into an appropriate ratio.
The output of the conversion circuit 1 is transferred to the control circuit 3 via the counter 2 at regular intervals. The control circuit 3 sends the contents of the counter 2 to input/output interfaces 42 and 43.
is input into the memory 5 via the . The memory cartridge 7 includes an interface 42, a memory 5, and a clock 6, and is removable from the main body of the road survey apparatus. The attachment/detachment state of the memory cartridge 7 is detected by two switches SW 1 and SW 2 and a detection circuit 9 connected thereto. Detection circuit 9 receives signals from switches SW 1 and SW 2 and control circuit 3
A signal indicating the installation state between the recording device main body and the memory cartridge 7 in response to the RST signal from the
Q 1 , Q 2 , Q 3 are output, thereby controlling the control circuit 3.
and the operation of the interface 43 is controlled.

第3図は検出回路9とインターフエイス回路4
3の構成の一例を示す回路図である。スイツチ
SW1はカートリツジ7の本体への接続を検出する
カートリツジ検出スイツチであり、カートリツジ
7の着脱に応じて開閉する。またスイツチSW2
カートリツジ挿入後に手で動作させるロツクスイ
ツチでありメモリカートリツジ7のロツク・アン
ロツクに応じて開閉するスイツチである。スイツ
チSW1の開閉信号はインバータゲート10を介し
てRSフリツプフロツプ12のセツト側とDフリ
ツプフロツプ13のD端子に入力されている。ス
イツチSW2の開閉信号はインバータゲート11を
介してDフリツプフロツプ13のクロツク端子に
入力されると同時に、インバータゲート11およ
びインバータゲート15を介してDフリツプフロ
ツプ14のクロツク端子にも入力される。ここで
スイツチSW1およびSW2はそれぞれカートリツジ
7が装着されロツクされた時に閉路するものとす
る。
Figure 3 shows the detection circuit 9 and interface circuit 4.
3 is a circuit diagram showing an example of the configuration of No. 3; FIG. switch
SW 1 is a cartridge detection switch that detects the connection of the cartridge 7 to the main body, and opens and closes according to the attachment and detachment of the cartridge 7. Further, the switch SW 2 is a lock switch that is manually operated after the cartridge is inserted, and is a switch that opens and closes in response to the locking/unlocking of the memory cartridge 7. The opening/closing signal of the switch SW 1 is inputted to the set side of the RS flip-flop 12 and the D terminal of the D flip-flop 13 via the inverter gate 10. The opening/closing signal of switch SW 2 is input to the clock terminal of D flip-flop 13 via inverter gate 11, and at the same time is input to the clock terminal of D flip-flop 14 via inverter gate 11 and inverter gate 15. Here, it is assumed that switches SW 1 and SW 2 are closed when the cartridge 7 is installed and locked.

RSフリツプフロツプ12の出力Q1、Dフリツ
プフロツプ13の出力Q2、Dフリツプフロツプ
14の出力Q3はそれぞれ制御回路3に入力され
る。また出力Q2はインターフエイス回路43の
トライステートゲート161〜16oのコントロー
ル信号としても使用される。Dフリツプフロツプ
14の出力信号Q3はロツク解除信号を形成する。
またフリツプフロツプ12,13,14のリセツ
ト端子には制御回路3からのRST信号が入力さ
れている。図示しない制御回路3はマイクロプロ
セツサとプログラムを内蔵したROMとから構成
されており、メモリカートリツジ7内のメモリ5
はアドレスセレクタ回路とICメモリ回路とで構
成される。なおメモリカートリツジ7は図示しな
い電池を内蔵しており、メモリ5と時計6の内容
はメモリカートリツジ7を本体から分離しても変
化したり、動作停止することはない。
The output Q 1 of the RS flip-flop 12, the output Q 2 of the D flip-flop 13, and the output Q 3 of the D flip-flop 14 are input to the control circuit 3, respectively. The output Q 2 is also used as a control signal for the tristate gates 16 1 to 16 o of the interface circuit 43. The output signal Q3 of D flip-flop 14 forms the unlock signal.
Further, the RST signal from the control circuit 3 is input to the reset terminals of the flip-flops 12, 13, and 14. The control circuit 3 (not shown) is composed of a microprocessor and a ROM containing a program, and a memory 5 in the memory cartridge 7.
consists of an address selector circuit and an IC memory circuit. Note that the memory cartridge 7 has a built-in battery (not shown), and the contents of the memory 5 and clock 6 will not change or stop operating even if the memory cartridge 7 is separated from the main body.

メモリカートリツジ7はデータを回収する時は
ロードサーベイ装置本体と分離することが可能な
構造となつている。メモリカートリツジ7が装着
された状態ではある一定の時間間隔毎に時計6が
インタフエイス回路42,43を介して制御回路
3に信号を出力する。この時、制御回路3はカウ
ンタ2の内容を読み取り、そのデータをメモリ5
に書き込み、カウンタ2をクリアする。
The memory cartridge 7 has a structure that allows it to be separated from the main body of the load survey device when collecting data. When the memory cartridge 7 is installed, the clock 6 outputs a signal to the control circuit 3 via the interface circuits 42 and 43 at certain time intervals. At this time, the control circuit 3 reads the contents of the counter 2 and stores the data in the memory 5.
and clear counter 2.

次にメモリカートリツジ7を着脱する時の動作
を第4図に示すタイミングチヤートを用いて説明
する。スイツチSW1はカートリツジの挿入を検出
するマイクロスイツチであり、挿入されると自動
的にスイツチが閉路しフリツプフロツプ12の出
力Q1は“1”になる。この状態ではインターフ
エイス回路43のゲート161〜16oはハイイン
ピーダンス状態であるから、メモリカートリツジ
7と制御回路3との間の信号のやりとりはできな
い。
Next, the operation when attaching and detaching the memory cartridge 7 will be explained using the timing chart shown in FIG. The switch SW1 is a microswitch that detects the insertion of a cartridge. When the cartridge is inserted, the switch is automatically closed and the output Q1 of the flip-flop 12 becomes "1". In this state, since the gates 16 1 to 16 o of the interface circuit 43 are in a high impedance state, signals cannot be exchanged between the memory cartridge 7 and the control circuit 3.

ついでスイツチSW2が操作者の手によりロツク
される。この時フリツプフロツプ13のD入力は
スイツチSW1によつてすでに“1”になつている
ため、スイツチSW2が閉路されると、その出力
Q2は“1”となる。出力Q2はトライステートゲ
ート16のコントロール信号として使用されてお
り、ゲート16が導通状態になるため制御回路3
とメモリカートリツジ7との間の信号の授受が可
能となる。すなわちスイツチSW2が閉路してから
は、制御回路3はデータの記録動作をおこなうこ
とができる。逆にメモリカートリツジ7を取り外
す時は、最初にロツク・アンロツクスイツチSW2
が開路する。この時ゲート15の出力は“0”か
ら“1”に変化する。そしてフリツプフロツプ1
4のD入力が“1”(=Q1)であるため、出力Q3
は“1”となる。すなわちフリツプフロツプ14
の出力Q3は、ロツク・アンロツクスイツチSW2
が開路したことを検出し、制御回路3にこれを知
らせる。この時制御回路3は第5図に示すように
カウンタの内容(第5図ではDATA1)と終了時
刻とエンドマークとをメモリ5に書き込む。
Switch SW 2 is then locked by the operator's hand. At this time, the D input of flip-flop 13 has already been set to "1" by switch SW 1 , so when switch SW 2 is closed, its output
Q 2 becomes “1”. The output Q 2 is used as a control signal for the tri-state gate 16, and since the gate 16 becomes conductive, the control circuit 3
It becomes possible to send and receive signals between the memory cartridge 7 and the memory cartridge 7. That is, after the switch SW 2 is closed, the control circuit 3 can perform the data recording operation. Conversely, when removing memory cartridge 7, first press lock/unlock switch SW 2.
opens. At this time, the output of the gate 15 changes from "0" to "1". and flipflop 1
Since the D input of 4 is “1” (=Q 1 ), the output Q 3
becomes “1”. That is, flip-flop 14
The output Q 3 of the lock/unlock switch SW 2
detects that the circuit is open and notifies the control circuit 3 of this. At this time, the control circuit 3 writes the contents of the counter (DATA1 in FIG. 5), the end time, and the end mark into the memory 5, as shown in FIG.

さらに書き込み終了後、制御回路3はRST信
号を発生させてフリツプフロツプ12,13,1
4をリセツトする。リセツト後出力12は“0”
になるためインターフエイス回路43のゲート1
6はハイインピーダンスになり、制御回路3とメ
モリカートリツジ7との間の信号の授受は不可能
となる。
Furthermore, after the writing is completed, the control circuit 3 generates the RST signal and flips the flip-flops 12, 13, 1.
Reset 4. After reset, output 12 is “0”
Gate 1 of the interface circuit 43
6 becomes high impedance, and transmission and reception of signals between the control circuit 3 and the memory cartridge 7 becomes impossible.

続いてメモリカートリツジ7が抜き取られるた
めスイツチSW1は開路する。ロツクスイツチSW2
を解除しメモリカートリツジ7を抜き取る操作は
人手によつておこなわれるため、早くとも100〜
200msを要する。これに対しQ3=1(終了時の
書き込み動作)の時間は長くとも10ms前後であ
るためスイツチSW2が開路してからスイツチSW1
が開路するまでの間に書き込みをおこなうことが
可能である。
Subsequently, since the memory cartridge 7 is removed, the switch SW1 is opened. Lock switch SW 2
The operation to release the memory cartridge 7 and remove it is done manually, so the
It takes 200ms. On the other hand, the time for Q 3 = 1 (writing operation at the end) is around 10 ms at most, so switch SW 1 is opened after switch SW 2 is opened.
Writing can be performed until the circuit is opened.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明では、インターフ
エイス回路のゲートをメモリカートリツジの着脱
に応じて開閉するスイツチと、メモリカートリツ
ジのロツク・アンロツクに応じて開閉するスイツ
チとから発生する開閉信号に基づいて形成された
信号でコントロールすることにより、カートリツ
ジの着脱によつて生ずるバス信号の不安定さや誤
動作を防止することができる。またスイツチの開
閉に時間遅れがあり、この時間遅れを利用してカ
ートリツジが抜き取られる直前に最終データ
(DATA1)と終了時刻とエンドマークとをメモ
リに書き込むことができる。したがつて次に新し
いメモリカートリツジが挿入されデータを記録し
回収した時、時間の欠落やデータの不連続が生じ
ないためデータの信頼性が向上する。さらにエン
ドマークがメモリ内に書かれているためデータの
区切りがつく。すなわち、大容量のメモリカート
リツジであれば、このメモリカートリツジを他の
ロードサーベイ装置に取り付け、連続して記録し
てもエンドマークによつて記録の単位が明確にな
るからである。
As explained above, in the present invention, the gate of the interface circuit is opened and closed based on the opening/closing signals generated from the switch that opens and closes the gate in response to the insertion and removal of the memory cartridge, and the switch that opens and closes the gate in response to the locking and unlocking of the memory cartridge. Control using the generated signals makes it possible to prevent bus signal instability and malfunctions caused by cartridge attachment/detachment. In addition, there is a time delay between opening and closing the switch, and this time delay can be used to write the final data (DATA1), end time, and end mark into the memory just before the cartridge is removed. Therefore, the next time a new memory cartridge is inserted and data is recorded and retrieved, there will be no time gaps or data discontinuities, improving the reliability of the data. Additionally, end marks are written in memory to delimit data. That is, if the memory cartridge has a large capacity, even if the memory cartridge is attached to another load survey device and continuous recording is performed, the end mark makes the unit of recording clear.

さらにまた、この発明では書き込み動作中にメ
モリカートリツジが抜き取られるという事態が発
生しないため、データが欠落したり誤つたデータ
が書き込まれるという心配はない。したがつて正
確なデータ収集が可能である。なおこの発明はロ
ードサーベイ装置ばかりでなく、メモリカートリ
ツジを着脱可能に装着できる他のデータ記録装置
への同様に適用することが可能であり、同様な効
果が得られる。
Furthermore, in the present invention, since the memory cartridge is not removed during the write operation, there is no need to worry about data being lost or erroneous data being written. Accurate data collection is therefore possible. The present invention can be applied not only to road survey devices but also to other data recording devices to which a memory cartridge can be removably attached, and similar effects can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のデータ記録装置の一例を示すブ
ロツク図、第2図はこの発明の一実施例の構成を
示すブロツク図、第3図はこの発明に用いられる
検出回路とインターフエイスの具体回路例を示す
回路図、第4図は第3図の回路の動作を説明する
ためのタイミングチヤート、第5図はメモリカー
トリツジ内のメモリの格納内容を示す図である。 3……制御回路、5……メモリ、6……時計、
7……メモリカートリツジ、9……検出回路、4
2,43……インタフエイス回路、SW1……着脱
検出スイツチ、SW2……ロツク・アンロツクスイ
ツチ。
FIG. 1 is a block diagram showing an example of a conventional data recording device, FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 3 is a specific circuit of the detection circuit and interface used in the present invention. FIG. 4 is a timing chart for explaining the operation of the circuit shown in FIG. 3, and FIG. 5 is a diagram showing the contents stored in the memory in the memory cartridge. 3...Control circuit, 5...Memory, 6...Clock,
7...Memory cartridge, 9...Detection circuit, 4
2,43...Interface circuit, SW1 ...Attachment/disconnection detection switch, SW2 ...Lock/unlock switch.

Claims (1)

【特許請求の範囲】 1 記録装置本体と、 この記録装置本体に着脱可能に装着され、一定
時限毎の計測データを記録装置本体内のインタフ
エースを介して格納するメモリカートリツジと、 このメモリカートリツジの前記記録装置本体へ
の着脱に応じて閉路・開路する第1のスイツチ
と、 前記メモリカートリツジの前記記録装置本体へ
の装着時のロツク・アンロツクに応じて閉路・開
路する第2のスイツチと、 前記第1および第2のスイツチの閉路状態、前
記第1のスイツチの閉路および前記第2のスイツ
チの開路状態で前記記録装置本体と前記メモリカ
ートリツジとの間の装着状態のそれぞれを表わす
第1および第2信号を出力する検出回路と、 前記インタフエースを介して前記検出回路から
の第1信号により前記記録装置本体と前記メモリ
カートリツジ間の信号授受を可能とし、第2信号
により前記記録装置本体から前記メモリカートリ
ツジへ終了時の書き込み動作を行わせる制御手段
とを有するデータ記録装置。
[Scope of Claims] 1. A recording device main body; A memory cartridge that is detachably attached to the recording device main body and stores measurement data at fixed time intervals via an interface within the recording device main body; a first switch that closes or opens the circuit in response to attachment or detachment of the memory cartridge to the recording device main body; and a second switch that closes or opens the circuit in response to locking or unlocking when the memory cartridge is attached to the recording device body. and the closed state of the first and second switches, the closed state of the first switch, and the open state of the second switch represent the mounting state between the recording device main body and the memory cartridge, respectively. a detection circuit that outputs first and second signals; and a first signal from the detection circuit via the interface to enable signal exchange between the recording apparatus main body and the memory cartridge; A data recording device comprising: control means for causing a write operation to be performed from the recording device main body to the memory cartridge at the time of completion.
JP21204783A 1983-11-11 1983-11-11 Data recording device Granted JPS60104219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21204783A JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21204783A JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Publications (2)

Publication Number Publication Date
JPS60104219A JPS60104219A (en) 1985-06-08
JPH025246B2 true JPH025246B2 (en) 1990-02-01

Family

ID=16615984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21204783A Granted JPS60104219A (en) 1983-11-11 1983-11-11 Data recording device

Country Status (1)

Country Link
JP (1) JPS60104219A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62215822A (en) * 1986-03-18 1987-09-22 Chino Corp Data collecting apparatus
JPS62257017A (en) * 1986-04-30 1987-11-09 Tokyo Gas Co Ltd Method and apparatus for collecting gas pressure information
JPS6486008A (en) * 1987-09-28 1989-03-30 Sekisui Jushi Kk Record card system for temperature, humidity and the like

Also Published As

Publication number Publication date
JPS60104219A (en) 1985-06-08

Similar Documents

Publication Publication Date Title
CN103915890A (en) Direct-current power source rapid switching device and method
JPH025246B2 (en)
CN103679850B (en) A kind of bus registering instrument
WO2001016746A2 (en) Method and apparatus for extracting first failure and attendant operating information from computer system devices
CN205582028U (en) A vehicle ATC monitoring recorder
CN109212462A (en) A kind of fault detection method of single-phase intelligent electric energy meter residual amount exception
CN115661974A (en) Airborne multi-type data automatic recording equipment
JP3678185B2 (en) ELECTRIC DEVICE, COMPUTER DEVICE, INTELLIGENT BATTERY, BATTERY DIAGNOSIS METHOD, PROGRAM, AND STORAGE MEDIUM
CN111798653A (en) A data collection method and device
CN201694750U (en) Crane Control System and Its Data Recorder
US20080082760A1 (en) Event holding circuit
CN213659202U (en) Recorder for monitoring equipment data bus and equipment state
CN213780300U (en) Distributed portable multi-channel switch deflection detection recording device
CN212460638U (en) A security door status monitoring device with file storage function
CN209215547U (en) A kind of relay protection movement exit analysis instrument
CN117434824B (en) Redundant control board power-on main and standby determination method
RU2716964C1 (en) Vehicle technical condition monitoring telemeasure system
JPH0348711Y2 (en)
JPH1091290A (en) Electronics
CN221826982U (en) UPS event wave recording device
CN223322148U (en) Sound collection circuit
CN218413532U (en) Automobile navigation host fault data recorder and navigation host
CN104240334A (en) Pulse signal recorder for automobile and automobile detecting equipment
SU1156078A1 (en) Device for exchanging data between controlled object and electronic computer
CN214523841U (en) Vehicle-mounted information comprehensive transmission device for locomotive