JPH0252861B2 - - Google Patents
Info
- Publication number
- JPH0252861B2 JPH0252861B2 JP59099680A JP9968084A JPH0252861B2 JP H0252861 B2 JPH0252861 B2 JP H0252861B2 JP 59099680 A JP59099680 A JP 59099680A JP 9968084 A JP9968084 A JP 9968084A JP H0252861 B2 JPH0252861 B2 JP H0252861B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- inorganic material
- alumina
- thermal conductivity
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
Landscapes
- Die Bonding (AREA)
Description
ａ 発明の技術分野
本発明は、半導体装置実装用多層基板、より詳
しく述べるならば、特に、IC、LSIなどの半導体
チツプを複数個搭載する多層セラミツク回路基板
に関するものである。 ｂ 技術の背景 半導体装置（例えば、LSI）は、近年、高性
能・高集積化されてきているとはいえ、複数の
LSIチツプでもつてひとつのシステム（あるいは
ユニツト）を構成する場合に、従来の実装方法で
はひとつのチツプを有するDIP形パツケージを複
数個プリント基板に取り付けていた。しかしなが
ら、この実装方法ではチツプ間を接続する配線や
負荷による遅延時間が問題となり、より高密度実
装する方法が提案された。例えば、合成樹脂材料
を用いた多層回路基板に複数チツプを搭載する方
法であり、この場合には、チツプの発熱が問題と
なつて、合成樹脂基板は耐熱が不十分であり、熱
伝導率が小さく、そして熱膨張係数がチツプの半
導体材料と違つているなどの問題がある。一方、
多層セラミツク回路基板は合成樹脂製のものより
も耐熱性および熱伝導性が良く、かつ熱膨張係数
がチツプ半導体に近いので、各種の提案がなされ
ている（例えば、田村敬；「マルチチツプパツケ
ージ用セラミツク多層基板」、電子材料、Vol.21，
No.11，1982年11月号、(株)工業調査会、pp.64−69，
74，参照）。 ｃ 従来技術と問題点 多層セラミツク回路基板をアルミナとガラスと
の混合物の焼成によつて構成する場合に、アルミ
ナの割合が高いと焼成温度も高くなり、配線導体
にモリブデン又はタングステンなどの高融点金属
材料を用いなければならない。しかしながら、こ
れら高融点金属材料では電気抵抗が比較的高いの
で、銅、金、銀あるいはいずれかの合金などの高
導電性金属材料を使用することが望ましい。ま
た、アルミナは誘電率が８〜9.5と高く信号の伝
導遅延につながるので、誘電率のより小さい材料
の割合を高めた混合物を使用するのが望ましい。
そこで、アルミナと比べると融点が低くかつ誘電
率が低いガラスの割合を高めて、焼成温度をこれ
ら高導電性金属材料の融点（銅の融点1083℃、金
の融点1063℃、銀の融点961℃）よりも低くし、
かつ誘電率を下げた多層セラミツク基板が提案さ
れていた。この場合には、アルミナおよびほうけ
い酸ガラス等からなる基体と銅等の高導電性材料
との焼成基板である。この焼成基板では焼成温度
が700ないし900℃と比較的低く設定されており、
バインダー抜きが十分に行なわれないので回路基
板の絶縁耐圧が低くなる欠点があつた。また、セ
ラミツク基板の放熱効率をもつと高めるために、
基板の熱伝導率の向上が求められている。 ｄ 発明の目的 本発明の目的は、十分なバインダー抜きを行な
うことができて絶縁耐圧が向上され、かつ熱伝導
率が高められた半導体装置実装用多層基板である
多層セラミツク回路基板を提供することである。 ｅ 発明の構成 上述の目的は、高導電性金属配線層を有し、ほ
うけい酸ガラスと、アルミナと、熱伝導率がこれ
らよりも高くかつ融点が比較的高い無機材料との
混合物焼成体からなる半導体装置実装用多層基板
によつて達成される。 高導電性金属配線層は、銅、金、銀又はこれら
金属のいずれかの合金であることが好ましい。 また、熱伝導率が高くかつ融点が比較的高い無
機材料には、ベリリア（BeO）、炭化ケイ素
（SiC）又はダイヤモンド（Ｃ）の粉体が好まし
い。 混合物を焼成する温度は、バインダー抜きを十
分に行なうために、従来より高く上述の金属配線
層の融点よりも少し低い温度であるのが好まし
く、そうなるようにほうけい酸ガラスと、アルミ
ナと、ベリリア、炭化ケイ素又はダイヤモンドと
の混合割合を、ほうけい酸ガラス：25〜55wt％
（好ましくは30〜35wt％）；アルミナ：50〜5wt％
（好ましくは40〜30wt％）；およびベリリア、炭
化ケイ素又はダイヤモンド：25〜55wt％（好ま
しくは30〜35wt％）とするのが望ましい。 炭化ケイ素およびダイヤモンドを用いる場合に
は、さらに、基板の機械的強度、特に、硬度を向
上させる利点がある。 ｆ 実施例 以下、本発明を下記実施例によつてより詳細に
説明する。 実施例 １ アルミナ粉末、ほうけい酸ガラス粉末およびベ
リリア粉末をポリエチレンポツトに入れ、さらに
溶剤、可塑剤、樹脂のバインダーを加えて48時間
ボールミリングしてスラリーとした。このスラリ
ーの組成を第１表に示す。
しく述べるならば、特に、IC、LSIなどの半導体
チツプを複数個搭載する多層セラミツク回路基板
に関するものである。 ｂ 技術の背景 半導体装置（例えば、LSI）は、近年、高性
能・高集積化されてきているとはいえ、複数の
LSIチツプでもつてひとつのシステム（あるいは
ユニツト）を構成する場合に、従来の実装方法で
はひとつのチツプを有するDIP形パツケージを複
数個プリント基板に取り付けていた。しかしなが
ら、この実装方法ではチツプ間を接続する配線や
負荷による遅延時間が問題となり、より高密度実
装する方法が提案された。例えば、合成樹脂材料
を用いた多層回路基板に複数チツプを搭載する方
法であり、この場合には、チツプの発熱が問題と
なつて、合成樹脂基板は耐熱が不十分であり、熱
伝導率が小さく、そして熱膨張係数がチツプの半
導体材料と違つているなどの問題がある。一方、
多層セラミツク回路基板は合成樹脂製のものより
も耐熱性および熱伝導性が良く、かつ熱膨張係数
がチツプ半導体に近いので、各種の提案がなされ
ている（例えば、田村敬；「マルチチツプパツケ
ージ用セラミツク多層基板」、電子材料、Vol.21，
No.11，1982年11月号、(株)工業調査会、pp.64−69，
74，参照）。 ｃ 従来技術と問題点 多層セラミツク回路基板をアルミナとガラスと
の混合物の焼成によつて構成する場合に、アルミ
ナの割合が高いと焼成温度も高くなり、配線導体
にモリブデン又はタングステンなどの高融点金属
材料を用いなければならない。しかしながら、こ
れら高融点金属材料では電気抵抗が比較的高いの
で、銅、金、銀あるいはいずれかの合金などの高
導電性金属材料を使用することが望ましい。ま
た、アルミナは誘電率が８〜9.5と高く信号の伝
導遅延につながるので、誘電率のより小さい材料
の割合を高めた混合物を使用するのが望ましい。
そこで、アルミナと比べると融点が低くかつ誘電
率が低いガラスの割合を高めて、焼成温度をこれ
ら高導電性金属材料の融点（銅の融点1083℃、金
の融点1063℃、銀の融点961℃）よりも低くし、
かつ誘電率を下げた多層セラミツク基板が提案さ
れていた。この場合には、アルミナおよびほうけ
い酸ガラス等からなる基体と銅等の高導電性材料
との焼成基板である。この焼成基板では焼成温度
が700ないし900℃と比較的低く設定されており、
バインダー抜きが十分に行なわれないので回路基
板の絶縁耐圧が低くなる欠点があつた。また、セ
ラミツク基板の放熱効率をもつと高めるために、
基板の熱伝導率の向上が求められている。 ｄ 発明の目的 本発明の目的は、十分なバインダー抜きを行な
うことができて絶縁耐圧が向上され、かつ熱伝導
率が高められた半導体装置実装用多層基板である
多層セラミツク回路基板を提供することである。 ｅ 発明の構成 上述の目的は、高導電性金属配線層を有し、ほ
うけい酸ガラスと、アルミナと、熱伝導率がこれ
らよりも高くかつ融点が比較的高い無機材料との
混合物焼成体からなる半導体装置実装用多層基板
によつて達成される。 高導電性金属配線層は、銅、金、銀又はこれら
金属のいずれかの合金であることが好ましい。 また、熱伝導率が高くかつ融点が比較的高い無
機材料には、ベリリア（BeO）、炭化ケイ素
（SiC）又はダイヤモンド（Ｃ）の粉体が好まし
い。 混合物を焼成する温度は、バインダー抜きを十
分に行なうために、従来より高く上述の金属配線
層の融点よりも少し低い温度であるのが好まし
く、そうなるようにほうけい酸ガラスと、アルミ
ナと、ベリリア、炭化ケイ素又はダイヤモンドと
の混合割合を、ほうけい酸ガラス：25〜55wt％
（好ましくは30〜35wt％）；アルミナ：50〜5wt％
（好ましくは40〜30wt％）；およびベリリア、炭
化ケイ素又はダイヤモンド：25〜55wt％（好ま
しくは30〜35wt％）とするのが望ましい。 炭化ケイ素およびダイヤモンドを用いる場合に
は、さらに、基板の機械的強度、特に、硬度を向
上させる利点がある。 ｆ 実施例 以下、本発明を下記実施例によつてより詳細に
説明する。 実施例 １ アルミナ粉末、ほうけい酸ガラス粉末およびベ
リリア粉末をポリエチレンポツトに入れ、さらに
溶剤、可塑剤、樹脂のバインダーを加えて48時間
ボールミリングしてスラリーとした。このスラリ
ーの組成を第１表に示す。
【表】
【表】
このスラリーをドクターブレード法によつて厚
さ0.34mmのグリーンシートに成形した。このグリ
ーンシートを所定形状に切断し、バイヤホール形
成の打抜きを行つた。粘度を300〜1000P（ポア
ズ）に調整した銅ペーストをスクリーン印刷法で
もつて、まずバイヤホールに充填し、次に信号層
あるいは電源層となる導体配線パターンをグリー
ンシート上に形成した。このようなグリーンシー
トを積層して、130℃に加熱しながら30分間
30MPaの加圧でラミネートした。積層した未焼
成基板を銅ペーストが酸化しないように窒素雰囲
気中にて焼成した。焼成は、まず樹脂バインダー
抜きを行なうために810℃の温度で10時間、水
（７％のH2O）を含有した窒素雰囲気中で加熱
し、次に酸素濃度を5ppm以下にした窒素雰囲気
中で1000℃の温度で10時間加熱することによつて
行なつた。酸素濃度はできるだけ低くしたほうが
良いが、市販の窒素ガスには２〜3ppmの酸素が
含有されていることなどから多少存在するも、こ
の程度であれば実際上は問題ない。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.2と低いので回路基板の伝送遅延は80PS／cm
と小さく、そして樹脂バインダーの炭素残渣が
30ppmと少ないので高い絶縁耐圧を示した。ま
た、熱伝導率は0.133Cal／cm・sec・degであり、
比較例としてのアルミナ50wt％とほうけい酸ガ
ラス50wt％との混合物焼結基板の場合である
0.011Cal／cm・sec・degよりも大きい。 実施例 ２ 実施例１でのベリリア粉末の代わりに窒化ケイ
素粉末を用いて第２表のスラリー組成として、実
施例１と同じ工程で銅ペーストの導体パターンを
有するグリーンシートを形成した。
さ0.34mmのグリーンシートに成形した。このグリ
ーンシートを所定形状に切断し、バイヤホール形
成の打抜きを行つた。粘度を300〜1000P（ポア
ズ）に調整した銅ペーストをスクリーン印刷法で
もつて、まずバイヤホールに充填し、次に信号層
あるいは電源層となる導体配線パターンをグリー
ンシート上に形成した。このようなグリーンシー
トを積層して、130℃に加熱しながら30分間
30MPaの加圧でラミネートした。積層した未焼
成基板を銅ペーストが酸化しないように窒素雰囲
気中にて焼成した。焼成は、まず樹脂バインダー
抜きを行なうために810℃の温度で10時間、水
（７％のH2O）を含有した窒素雰囲気中で加熱
し、次に酸素濃度を5ppm以下にした窒素雰囲気
中で1000℃の温度で10時間加熱することによつて
行なつた。酸素濃度はできるだけ低くしたほうが
良いが、市販の窒素ガスには２〜3ppmの酸素が
含有されていることなどから多少存在するも、こ
の程度であれば実際上は問題ない。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.2と低いので回路基板の伝送遅延は80PS／cm
と小さく、そして樹脂バインダーの炭素残渣が
30ppmと少ないので高い絶縁耐圧を示した。ま
た、熱伝導率は0.133Cal／cm・sec・degであり、
比較例としてのアルミナ50wt％とほうけい酸ガ
ラス50wt％との混合物焼結基板の場合である
0.011Cal／cm・sec・degよりも大きい。 実施例 ２ 実施例１でのベリリア粉末の代わりに窒化ケイ
素粉末を用いて第２表のスラリー組成として、実
施例１と同じ工程で銅ペーストの導体パターンを
有するグリーンシートを形成した。
【表】
得られたグリーンシートを積層して、130℃に
加熱しながら30分間30MPaの加圧でラミネート
した。ラミネートされて一体化したものを実施例
１での銅ペーストが酸化しないように窒素雰囲気
中にて焼成した。焼成は、まず、810℃にて８時
間、水（７％のH2O）を含有した窒素雰囲気中
で加熱し、次に、酸素濃度を5ppm以下にした窒
素雰囲気中で1000℃にて５時間加熱することによ
つて行なつた。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.0と低いので回路基板の伝送遅延は79PS／cm
と小さく、そして炭素残渣が30ppmと少ないので
高い絶縁耐圧を示した。また、熱伝導率は
0.09Cal／cm・sec・degであつた。 実施例 ３ 実施例１でのベリリア粉末の代わりに人造ダイ
ヤモンド粉末（粒子径5μm程度）を用いて第２表
のスラリー組成ＡおよびＢとして、実施例１と同
じ工程で銅ペーストの導体パターンを有するグリ
ーンシートを形成した。
加熱しながら30分間30MPaの加圧でラミネート
した。ラミネートされて一体化したものを実施例
１での銅ペーストが酸化しないように窒素雰囲気
中にて焼成した。焼成は、まず、810℃にて８時
間、水（７％のH2O）を含有した窒素雰囲気中
で加熱し、次に、酸素濃度を5ppm以下にした窒
素雰囲気中で1000℃にて５時間加熱することによ
つて行なつた。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.0と低いので回路基板の伝送遅延は79PS／cm
と小さく、そして炭素残渣が30ppmと少ないので
高い絶縁耐圧を示した。また、熱伝導率は
0.09Cal／cm・sec・degであつた。 実施例 ３ 実施例１でのベリリア粉末の代わりに人造ダイ
ヤモンド粉末（粒子径5μm程度）を用いて第２表
のスラリー組成ＡおよびＢとして、実施例１と同
じ工程で銅ペーストの導体パターンを有するグリ
ーンシートを形成した。
【表】
【表】
得られたグリーンシートを積層して、130℃に
加熱しながら30分間35MPaの加圧でラミネート
した。ラミネートされて一体化したものを実施例
１での銅ペーストが酸化しないように窒素雰囲気
中で1000℃の温度にて30分間加熱して焼成した。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.5と低いので回路基板の伝送遅延は82PS／cm
と小さく、そして炭素残渣が30ppmと少ないので
高い絶縁耐圧を示した。 また、得られた焼成基板の熱伝導率および硬度
は第４表に示すようになつた。なお、比較例とし
て、アルミナ50wt％とほうけい酸ガラス50wt％
との混合物焼成基板を同じ条件で作つたものの熱
伝導率および硬度も第４表に示す。
加熱しながら30分間35MPaの加圧でラミネート
した。ラミネートされて一体化したものを実施例
１での銅ペーストが酸化しないように窒素雰囲気
中で1000℃の温度にて30分間加熱して焼成した。 このようにして作られた多層セラミツク回路基
板は、その焼成密度が98.5％以上と高く、誘電率
が5.5と低いので回路基板の伝送遅延は82PS／cm
と小さく、そして炭素残渣が30ppmと少ないので
高い絶縁耐圧を示した。 また、得られた焼成基板の熱伝導率および硬度
は第４表に示すようになつた。なお、比較例とし
て、アルミナ50wt％とほうけい酸ガラス50wt％
との混合物焼成基板を同じ条件で作つたものの熱
伝導率および硬度も第４表に示す。
【表】
ｇ 発明の効果
本発明によれば、銅などの高導電性金属配線層
を有しており、樹脂バインダーが十分に分解飛散
して炭素残渣の少ないことによる絶縁耐圧が高く
かつ熱伝導率の高いセラミツク焼成体の半導体装
置実装用多層基板が得られる。１個のLSIチツプ
を収容するセラミツクパツケージにも本発明の多
層基板が使用できる。
を有しており、樹脂バインダーが十分に分解飛散
して炭素残渣の少ないことによる絶縁耐圧が高く
かつ熱伝導率の高いセラミツク焼成体の半導体装
置実装用多層基板が得られる。１個のLSIチツプ
を収容するセラミツクパツケージにも本発明の多
層基板が使用できる。
Claims (1)
- 【特許請求の範囲】 １ 高導電性金属配線層を有し、ほうけい酸ガラ
スと、アルミナと、熱伝導率がこれらよりも高く
かつ融点が比較的高い無機材料との混合物焼成体
からなる半導体装置実装用多層基板。 ２ 前記高導電性金属配線層は、銅、金、銀、又
はこれら金属のいずれかの合金からなる特許請求
の範囲第１項記載の多層基板。 ３ 前記無機材料がベリリアである特許請求の範
囲第１項記載の多層基板。 ４ 前記無機材料が炭化ケイ素である特許請求の
範囲第１項記載の多層基板。 ５ 前記無機材料がダイヤモンドである特許請求
の範囲第１項記載の多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099680A JPS60245154A (ja) | 1984-05-19 | 1984-05-19 | 半導体装置実装用多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099680A JPS60245154A (ja) | 1984-05-19 | 1984-05-19 | 半導体装置実装用多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60245154A JPS60245154A (ja) | 1985-12-04 |
| JPH0252861B2 true JPH0252861B2 (ja) | 1990-11-14 |
Family
ID=14253743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099680A Granted JPS60245154A (ja) | 1984-05-19 | 1984-05-19 | 半導体装置実装用多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245154A (ja) |
-
1984
- 1984-05-19 JP JP59099680A patent/JPS60245154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60245154A (ja) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6273799A (ja) | 多層セラミツク配線基板 | |
| JPS60173900A (ja) | セラミツクス回路基板 | |
| JPH0337758B2 (ja) | ||
| JPS61119094A (ja) | 高熱伝導性回路基板の製造方法 | |
| JPH0252861B2 (ja) | ||
| JPS60253294A (ja) | 多層セラミツク基板 | |
| JPH0544840B2 (ja) | ||
| KR20050086589A (ko) | 다층 ｌｔｃｃ 및 ｌｔｃｃ―ｍ 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물 | |
| JPH0451059B2 (ja) | ||
| JPS60254638A (ja) | 半導体装置実装用ガラス−セラミツク基板 | |
| JPS6247198A (ja) | 多層配線基板 | |
| JPS6276592A (ja) | 多層セラミツク配線基板 | |
| JPH0523077B2 (ja) | ||
| JPH0443440B2 (ja) | ||
| JP2002234781A (ja) | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 | |
| JPH0717469B2 (ja) | 窒化アルミニウム基板 | |
| JPS62211985A (ja) | 高熱伝導性回路基板 | |
| JPS6273800A (ja) | 多層セラミツク配線基板 | |
| JPS6276594A (ja) | 多層セラミツク配線基板 | |
| JPH04112557A (ja) | ガラス―セラミックス配線板 | |
| JPS6276595A (ja) | 多層セラミツク配線基板 | |
| JPS6276589A (ja) | 多層セラミツク配線基板 | |
| JPS6273797A (ja) | 多層セラミツク配線基板 | |
| JPS61230398A (ja) | 高熱伝導多層セラミツク配線基板の製造方法 | |
| JPS6276590A (ja) | 多層セラミツク配線基板 |