JPH0252885B2 - - Google Patents
Info
- Publication number
- JPH0252885B2 JPH0252885B2 JP58229289A JP22928983A JPH0252885B2 JP H0252885 B2 JPH0252885 B2 JP H0252885B2 JP 58229289 A JP58229289 A JP 58229289A JP 22928983 A JP22928983 A JP 22928983A JP H0252885 B2 JPH0252885 B2 JP H0252885B2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- fet
- channel
- amplification factor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はＣ−MOS増幅器に関するものである。
従来、第１図のようにＣ−MOSインバータを
縦続接続したＣ−MOS増幅器が多方面で利用さ
れている。この例は４段接続したもので、Ｐチヤ
ンネルMOS−FET１〜４、ＮチヤンネルMOS−
FET５〜８および帰還抵抗９からなつている。
ＰチヤンネルMOS−FET１〜４およびＮチヤン
ネルMOS−FET５〜８はそれぞれＣ−MOSイン
バータを構成しており、第１段目の端子Piに入力
信号が供給され、各段によつて順次増幅されて第
４段目の端子Poから出力信号が発生するもので
ある。一般にＣ−MOSインバータは、ある周波
数以下の周波数領域で増幅機能をもつており、縦
続接続することによつて１段のＣ−MOSインバ
ータよりはるかに大きな増幅率が得られるのであ
る。しかしながら高周波領域における増幅率は周
波数にほぼ反比例しており、動作周波数の上限が
自ずと定まるものであつた。
縦続接続したＣ−MOS増幅器が多方面で利用さ
れている。この例は４段接続したもので、Ｐチヤ
ンネルMOS−FET１〜４、ＮチヤンネルMOS−
FET５〜８および帰還抵抗９からなつている。
ＰチヤンネルMOS−FET１〜４およびＮチヤン
ネルMOS−FET５〜８はそれぞれＣ−MOSイン
バータを構成しており、第１段目の端子Piに入力
信号が供給され、各段によつて順次増幅されて第
４段目の端子Poから出力信号が発生するもので
ある。一般にＣ−MOSインバータは、ある周波
数以下の周波数領域で増幅機能をもつており、縦
続接続することによつて１段のＣ−MOSインバ
ータよりはるかに大きな増幅率が得られるのであ
る。しかしながら高周波領域における増幅率は周
波数にほぼ反比例しており、動作周波数の上限が
自ずと定まるものであつた。
従来は各Ｃ−MOSインバータは同一寸法で形
成されており、最大動作周波数があまり高くとれ
ず、最大動作周波数の上昇および高周波領域にお
ける増幅率の改善が切望されていた。
成されており、最大動作周波数があまり高くとれ
ず、最大動作周波数の上昇および高周波領域にお
ける増幅率の改善が切望されていた。
そこで本発明は縦続接続されたＣ−MOSイン
バータの面積を後段にいくにしたがつて順次小さ
くすることにより、高周波領域における増幅率の
改善等を図るものである。
バータの面積を後段にいくにしたがつて順次小さ
くすることにより、高周波領域における増幅率の
改善等を図るものである。
まず本発明の原理を示すために、Ｃ−MOSイ
ンバータの増幅率の周波数特性について述べる。
ンバータの増幅率の周波数特性について述べる。
Ｃ−MOSインバータの低周波領域における増
幅率は周波数に依らずほぼ一定で、以下の式(1)で
近似される。
幅率は周波数に依らずほぼ一定で、以下の式(1)で
近似される。
Ａ（gnP＋gnN）／（１／rdsP＋１／rdeN）
……(1) ただし、 Ａ：Ｃ−MOSインバータの増幅率 gnP：ＰチヤンネルMOS−FETの相互コンダクタ
ンス gnN：ＮチヤンネルMOS−FETの相互コンダク
タンス rdsP：飽和領域でのＰチヤンネルMOS−FETの
ドレイン抵抗 rdsN：飽和領域でのＮチヤンネルMOS−FETの
ドレイン抵抗 である。
……(1) ただし、 Ａ：Ｃ−MOSインバータの増幅率 gnP：ＰチヤンネルMOS−FETの相互コンダクタ
ンス gnN：ＮチヤンネルMOS−FETの相互コンダク
タンス rdsP：飽和領域でのＰチヤンネルMOS−FETの
ドレイン抵抗 rdsN：飽和領域でのＮチヤンネルMOS−FETの
ドレイン抵抗 である。
またＣ−MOSインバータの高周波領域におけ
る増幅率は周波数にほぼ反比例しており、以下の
式(2)で近似される。
る増幅率は周波数にほぼ反比例しており、以下の
式(2)で近似される。
Ａ（gnP＋gnN）／2πf（CL＋CD） ……(2)
ただし、
ｆ：周波数
CL：Ｃ−MOSインバータの負荷容量
CD：Ｃ−MOSインバータ自体のもつドレイン容
量 である。
量 である。
さらに、相互コンダクタンスgnN，gnPおよび
CDはＰチヤンネルMOS−FETとＮチヤンネル
MOS−FETのチヤンネル長Ｌが等しいとした場
合、以下の式で表わされる。
CDはＰチヤンネルMOS−FETとＮチヤンネル
MOS−FETのチヤンネル長Ｌが等しいとした場
合、以下の式で表わされる。
gnP＝μP・COX・WP/L・FP（VDD、VTP）
＝K1・WP/L ……(3)
gnN＝μN・COX・WN/L・FN（VDD、VTN）
＝K2・WN/L ……(4)
CDK3・CJP・WP＋K4・CJN・WN ……(5)
ただし、
μP：ＰチヤンネルMOS−FETの移動度
μN：ＮチヤンネルMOS−FETの移動度
WP：ＰチヤンネルMOS−FETのチヤンネル幅
WN：ＮチヤンネルMOS−FETのチヤンネル幅
Ｌ：Ｐ、ＮチヤンネルMOS−FETのチヤンネル
長 COX：単位面積当りのゲート容量 FP（VDD、VTP）：VDD，VTPの関数 FN（VDD、VTN）：VDD，VTNの関数 VTP：ＰチヤンネルMOS−FETのしきい値電圧 VTN：ＮチヤンネルMOS−FETのしきい値電圧 K1〜K4：WP，WNに依らない定数 CJP：ＰチヤンネルMOS−FETのドレインの単位
面積当りの接合容量 CJN：ＮチヤンネルMOS−FETのドレインの単位
面積当りの接合容量 である。
長 COX：単位面積当りのゲート容量 FP（VDD、VTP）：VDD，VTPの関数 FN（VDD、VTN）：VDD，VTNの関数 VTP：ＰチヤンネルMOS−FETのしきい値電圧 VTN：ＮチヤンネルMOS−FETのしきい値電圧 K1〜K4：WP，WNに依らない定数 CJP：ＰチヤンネルMOS−FETのドレインの単位
面積当りの接合容量 CJN：ＮチヤンネルMOS−FETのドレインの単位
面積当りの接合容量 である。
ここで、チヤンネル幅WP，WNの比を一定の値
ｒとして固定すると、ｒ＝WP／WNだから CD／（gnp＋gnp）Ｌ・（K3・CJP・WP＋K4・CJN・WN）
／（K1WP＋K2WN） Ｌ・（K3・CJP・ｒ＋K4・CJN）／（K1r＋K2）＝K5
……(6) となる。
ｒとして固定すると、ｒ＝WP／WNだから CD／（gnp＋gnp）Ｌ・（K3・CJP・WP＋K4・CJN・WN）
／（K1WP＋K2WN） Ｌ・（K3・CJP・ｒ＋K4・CJN）／（K1r＋K2）＝K5
……(6) となる。
ただし、
K5；WP，WNによらない定数
である。
上式(6)からCD／（gnp＋gnN）は、Ｃ−MOSイ
ンバータのWP，WNの大きさに依らないことがわ
かる。
ンバータのWP，WNの大きさに依らないことがわ
かる。
また、CLはＣ−MOSインバータの負荷容量で
あり、縦続接続の中間にあるＣ−MOSインバー
タにとつては、次段のＣ−MOSインバータのＰ
チヤンネルMOS−FETおよびＮチヤンネルMOS
−FETのゲート容量にほぼ等しい。実際には、
金属配線容量等の浮遊容量もCLに含まれている
が、ゲート容量の大きさに対しては無視しうる程
度である。したがつて、CLはほぼ次式で近似で
きる。
あり、縦続接続の中間にあるＣ−MOSインバー
タにとつては、次段のＣ−MOSインバータのＰ
チヤンネルMOS−FETおよびＮチヤンネルMOS
−FETのゲート容量にほぼ等しい。実際には、
金属配線容量等の浮遊容量もCLに含まれている
が、ゲート容量の大きさに対しては無視しうる程
度である。したがつて、CLはほぼ次式で近似で
きる。
CLK6・COX・Ｌ（WP′＋WN′）K7
（WP′＋WN′）……(7) ただし、 WP′；次段のＰチヤンネルMOS−FETのチヤン
ネル幅 WN′；次段のＮチヤンネルMOS−FETのチヤン
ネル幅 K6，K7；WP′，WN′に依らない定数 である。
（WP′＋WN′）……(7) ただし、 WP′；次段のＰチヤンネルMOS−FETのチヤン
ネル幅 WN′；次段のＮチヤンネルMOS−FETのチヤン
ネル幅 K6，K7；WP′，WN′に依らない定数 である。
次段のＣ−MOSインバータにおいても、チヤ
ンネル幅WP′，WN′の比が一定の値r′となつてい
ると、ｒ＝WP′／WN′だから CL／（gnp＋gnN） K7（WP′＋WN′）／（K1WP＋K2WN） K7（ｒ＋１）／（K1・ｒ＋K2）・WN′／WN K8・WN′／WN ……(8) ただし、 K8；WN，WN′，WP，WP′に依らない定数 である。
ンネル幅WP′，WN′の比が一定の値r′となつてい
ると、ｒ＝WP′／WN′だから CL／（gnp＋gnN） K7（WP′＋WN′）／（K1WP＋K2WN） K7（ｒ＋１）／（K1・ｒ＋K2）・WN′／WN K8・WN′／WN ……(8) ただし、 K8；WN，WN′，WP，WP′に依らない定数 である。
したがつて、高周波領域におけるＣ−MOSイ
ンバータの増幅率Ａは、次式で表わされる。
ンバータの増幅率Ａは、次式で表わされる。
Ａ1/2πf・〔K8（WN′／WN）＋K5〕 ……(9)
この式より、WN′／WNの値が小さい程、Ａの
値は大きくなる傾向があることがわかる。すなわ
ち、縦続接続されたＣ−MOSインバータの次段
のFETのチヤンネル幅を前段のそれより縮小化
することによつて増幅率が増大することになる。
値は大きくなる傾向があることがわかる。すなわ
ち、縦続接続されたＣ−MOSインバータの次段
のFETのチヤンネル幅を前段のそれより縮小化
することによつて増幅率が増大することになる。
第２図は上記で述べた結果を説明するためのも
ので、横軸に周波数ｆの対数も、縦軸に増幅率Ａ
の対数をとつている。ａ，ｂよりなる折れ線が従
来の同一寸法のＣ−MOSインバータを縦続接続
してなるＣ−MOS増幅器の１段当りの増幅率の
周波数依存性であるとすると、後段にいくに従つ
てMOS−FETのチヤンネル幅を縮小化した場合
の１段当りの増幅率は、高周波領域で波線b′のよ
うになり、同一周波数で比較すると、増幅率が向
上する。また増幅率の対数が０となる周波数もＣ
からC′に上昇、すなわち最大動作周波数が上昇す
る。
ので、横軸に周波数ｆの対数も、縦軸に増幅率Ａ
の対数をとつている。ａ，ｂよりなる折れ線が従
来の同一寸法のＣ−MOSインバータを縦続接続
してなるＣ−MOS増幅器の１段当りの増幅率の
周波数依存性であるとすると、後段にいくに従つ
てMOS−FETのチヤンネル幅を縮小化した場合
の１段当りの増幅率は、高周波領域で波線b′のよ
うになり、同一周波数で比較すると、増幅率が向
上する。また増幅率の対数が０となる周波数もＣ
からC′に上昇、すなわち最大動作周波数が上昇す
る。
本発明は、上述の原理を第１図に示すようなＣ
−MOSインバータの縦続接続によるＣ−MOS増
幅器に適用したものであり、例えば１段目のチヤ
ンネル幅を１とした場合、２段目をその1/2、３
段目を1/4、４段目を1/8という具合に縮小する。
−MOSインバータの縦続接続によるＣ−MOS増
幅器に適用したものであり、例えば１段目のチヤ
ンネル幅を１とした場合、２段目をその1/2、３
段目を1/4、４段目を1/8という具合に縮小する。
この縮小率は、Ｃ−MOS増幅器全体の面積、
Ｃ−MOSインバータの段数および最終段の負荷
等を考慮して適切に定める必要がある。
Ｃ−MOSインバータの段数および最終段の負荷
等を考慮して適切に定める必要がある。
以上のように本発明によれば、縦続接続したＣ
−MOSインバータの寸法を後段にいくに従つて
順次小さくするようにしたので、高周波領域にお
いて増幅率が増大し、最大動作周波数が上昇す
る。
−MOSインバータの寸法を後段にいくに従つて
順次小さくするようにしたので、高周波領域にお
いて増幅率が増大し、最大動作周波数が上昇す
る。
第１図はＣ−MOSインバータを縦続接続した
Ｃ−MOS増幅器の一例を示した電気回路図、第
２図は増幅率の周波数依存性を示した特性図であ
る。 １〜４……ＰチヤンネルMOS−FET、５〜８
……ＮチヤンネルMOS−FET。
Ｃ−MOS増幅器の一例を示した電気回路図、第
２図は増幅率の周波数依存性を示した特性図であ
る。 １〜４……ＰチヤンネルMOS−FET、５〜８
……ＮチヤンネルMOS−FET。
Claims (1)
- １ MOS−FETからなる複数のＣ−MOSインバ
ータを縦続接続することによつて増幅器を構成
し、各Ｃ−MOSインバータの面積を前段から後
段にいくにしたがつて順次小さくしたことを特徴
とするＣ−MOS増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229289A JPS60121806A (ja) | 1983-12-05 | 1983-12-05 | Ｃ−ｍｏｓ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58229289A JPS60121806A (ja) | 1983-12-05 | 1983-12-05 | Ｃ−ｍｏｓ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60121806A JPS60121806A (ja) | 1985-06-29 |
| JPH0252885B2 true JPH0252885B2 (ja) | 1990-11-15 |
Family
ID=16889786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58229289A Granted JPS60121806A (ja) | 1983-12-05 | 1983-12-05 | Ｃ−ｍｏｓ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453899U (ja) * | 1990-09-14 | 1992-05-08 | ||
| JP2002204128A (ja) * | 2000-10-27 | 2002-07-19 | Nippon Precision Circuits Inc | 発振回路および発振用集積回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340015U (ja) * | 1986-08-30 | 1988-03-15 | ||
| FR2945917B1 (fr) | 2009-05-29 | 2011-07-15 | Jean Luc Guer | Chaussure de sport de type a crampons |
| US9964832B2 (en) * | 2015-05-28 | 2018-05-08 | Futurewei Technologies, Inc. | Distributed mach-zehnder modulator (MZM) driver delay compensation |
-
1983
- 1983-12-05 JP JP58229289A patent/JPS60121806A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453899U (ja) * | 1990-09-14 | 1992-05-08 | ||
| JP2002204128A (ja) * | 2000-10-27 | 2002-07-19 | Nippon Precision Circuits Inc | 発振回路および発振用集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60121806A (ja) | 1985-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033402B2 (ja) | ||
| US5831480A (en) | Operational amplifier adopted for input and output in wide ranges for driving a large load | |
| US6359512B1 (en) | Slew rate boost circuitry and method | |
| EP0180875A2 (en) | Improved frequency response amplifier | |
| JP3109901B2 (ja) | 半導体集積回路装置 | |
| JPH0252885B2 (ja) | ||
| JPS60235513A (ja) | 増幅回路 | |
| US4524327A (en) | Operational amplifier | |
| JPH0616569B2 (ja) | 演算増幅器回路 | |
| US20030090324A1 (en) | Push-pull amplifier | |
| JP2877033B2 (ja) | 演算増幅回路 | |
| US5650752A (en) | Amplifier circuit with parallel connected amplifiers | |
| JP2503926B2 (ja) | 増幅回路 | |
| JP2682415B2 (ja) | 半導体集積回路 | |
| JP2501311B2 (ja) | アクティブ・ロ−パス・フィルタ | |
| JPS6132842B2 (ja) | ||
| JP2718378B2 (ja) | 半導体増幅回路 | |
| JPS63283217A (ja) | 差動増幅回路 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
| JPS59182608A (ja) | 低雑音増幅器 | |
| JP2594624B2 (ja) | 分布型増幅器 | |
| JP3257062B2 (ja) | 電流源回路 | |
| JPS6028446B2 (ja) | 増幅器 | |
| JPH05315855A (ja) | 高周波電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |