JPH025313B2 - - Google Patents
Info
- Publication number
- JPH025313B2 JPH025313B2 JP56091479A JP9147981A JPH025313B2 JP H025313 B2 JPH025313 B2 JP H025313B2 JP 56091479 A JP56091479 A JP 56091479A JP 9147981 A JP9147981 A JP 9147981A JP H025313 B2 JPH025313 B2 JP H025313B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- current density
- thickness
- resist
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明は高密度、高信頼性の微細厚膜印刷回路
基板の改良された製造方法に関するものである。
微細厚膜印刷回路基板は、電流値が必要とされる
小型コイル、高密度コネクター、高密度配線など
の分野で要求されている。コイルの製造法として
は、通常巻き線方式が用いられているが、この方
法では小型のコイルを製造する事は困難であり、
かつ巻き線の状態にバラツキが生じる。また銅箔
をエツチングしたいわゆるプリントコイルは、サ
イドエツチングの為、フアインパターンは得られ
ず、たかだか２〜３本／mmのパターンしか得られ
ず、この方法も小型のコイルを製造する事はむつ
かしい。しかしながら、近年モーターの小型化に
ともない、フアインパターンを有するフアインコ
イルの開発が要望されている。
基板の改良された製造方法に関するものである。
微細厚膜印刷回路基板は、電流値が必要とされる
小型コイル、高密度コネクター、高密度配線など
の分野で要求されている。コイルの製造法として
は、通常巻き線方式が用いられているが、この方
法では小型のコイルを製造する事は困難であり、
かつ巻き線の状態にバラツキが生じる。また銅箔
をエツチングしたいわゆるプリントコイルは、サ
イドエツチングの為、フアインパターンは得られ
ず、たかだか２〜３本／mmのパターンしか得られ
ず、この方法も小型のコイルを製造する事はむつ
かしい。しかしながら、近年モーターの小型化に
ともない、フアインパターンを有するフアインコ
イルの開発が要望されている。
本発明者らはすでに特願昭56−166614号、特願
昭56−55100〜55102号にある様に金属薄板上にレ
ジストを回路部以外の所に設け、電解メツキによ
り回路部に導電体を形成した該金属薄板の全面又
は回路部以外の所を除去し印刷回路基板を得る微
細厚膜印刷回路基板の製造方法を提案した。
昭56−55100〜55102号にある様に金属薄板上にレ
ジストを回路部以外の所に設け、電解メツキによ
り回路部に導電体を形成した該金属薄板の全面又
は回路部以外の所を除去し印刷回路基板を得る微
細厚膜印刷回路基板の製造方法を提案した。
しかし、これら提案の方法において、電解メツ
キ条件、特に電流密度条件により形成される導電
体ラインの端に突起が生じることがある。
キ条件、特に電流密度条件により形成される導電
体ラインの端に突起が生じることがある。
また、金属薄板と電解メツキ層との密着力も電
解メツキ条件の影響を大きく受ける。導電体ライ
ンの端の突起や、メツキ層の基板への密着力は、
量産プロセスにおいて微細厚膜印刷回路の信頼性
の低下や収率の低下を招き易い。
解メツキ条件の影響を大きく受ける。導電体ライ
ンの端の突起や、メツキ層の基板への密着力は、
量産プロセスにおいて微細厚膜印刷回路の信頼性
の低下や収率の低下を招き易い。
本発明者らは鋭意研究を重ね、かかる欠点を克
服し、簡易かつ収率の高い量産プロセスを持つ信
頼性の高い微細厚膜印刷回路基板の製造方法を確
立し本発明をなすに至つた。
服し、簡易かつ収率の高い量産プロセスを持つ信
頼性の高い微細厚膜印刷回路基板の製造方法を確
立し本発明をなすに至つた。
即ち、本発明は、厚さ10μmを超え200μm以下
の亜鉛、アルミニウムまたは錫の金属薄板上にレ
ジストを回路部以外の所に設け、電流密度0.05〜
2A／ｄm2で膜厚0.3〜10μmまでピロリン酸銅メ
ツキをした後、所定の膜厚まで３〜20A／ｄm2の
電流密度でピロリン酸銅メツキして回路部に導電
体を形成し、その後、該金属薄板の全面又は回路
部以外の所を除去することを特徴とする線密度３
本／mm以上の配線パターンを有する微細厚膜印刷
回路基板の製造方法を提供するものである。
の亜鉛、アルミニウムまたは錫の金属薄板上にレ
ジストを回路部以外の所に設け、電流密度0.05〜
2A／ｄm2で膜厚0.3〜10μmまでピロリン酸銅メ
ツキをした後、所定の膜厚まで３〜20A／ｄm2の
電流密度でピロリン酸銅メツキして回路部に導電
体を形成し、その後、該金属薄板の全面又は回路
部以外の所を除去することを特徴とする線密度３
本／mm以上の配線パターンを有する微細厚膜印刷
回路基板の製造方法を提供するものである。
本発明の方法によれば、回路部への電解メツキ
工程の初期において低電流密度によつて形成され
たメツキ層を介して導電体ラインを金属薄板上に
形成することによつて初めて導電体ラインの端の
突起が防止され、メツキ層の金属薄板への密着性
が改善された。その理由は良くわからないが、た
とえばメツキ初期の核発生とその成長が電流密度
に関係しているためであるとか、又はメツキ層の
残留応力が緩和されるためであるとかが考えられ
る。
工程の初期において低電流密度によつて形成され
たメツキ層を介して導電体ラインを金属薄板上に
形成することによつて初めて導電体ラインの端の
突起が防止され、メツキ層の金属薄板への密着性
が改善された。その理由は良くわからないが、た
とえばメツキ初期の核発生とその成長が電流密度
に関係しているためであるとか、又はメツキ層の
残留応力が緩和されるためであるとかが考えられ
る。
しかしながら、導電体ラインの端に突起が生じ
ないため導体ラインの加工精度があがり信頼性、
再現性が向上した。また密着力が向上したため工
程間の取り扱いにおいて生じるラインの乱れがな
くなり量産プロセスにおける収率も向上した。し
かも、他の組成の異なる浴も不要で工程数も増加
しない。
ないため導体ラインの加工精度があがり信頼性、
再現性が向上した。また密着力が向上したため工
程間の取り扱いにおいて生じるラインの乱れがな
くなり量産プロセスにおける収率も向上した。し
かも、他の組成の異なる浴も不要で工程数も増加
しない。
以上のことから本発明の製造方法は工業的に優
れたものである。
れたものである。
全工程を簡単に述べると、金属薄板上に回路部
以外の部分にレジストを形成し、次に回路部にピ
リン酸銅メツキにより導電体を形成し、次にレジ
ストを剥離後金属薄板の回路部以外をエツチング
除去するか、又は裏側から金属薄板を剥離又はエ
ツチングで全面除去するか、又は裏面に表の回路
部に対する所にレジストを形成した後、回路部以
外の金属薄板をエツチング除去して、印刷回路基
板を得る。
以外の部分にレジストを形成し、次に回路部にピ
リン酸銅メツキにより導電体を形成し、次にレジ
ストを剥離後金属薄板の回路部以外をエツチング
除去するか、又は裏側から金属薄板を剥離又はエ
ツチングで全面除去するか、又は裏面に表の回路
部に対する所にレジストを形成した後、回路部以
外の金属薄板をエツチング除去して、印刷回路基
板を得る。
本発明に使用される金属薄板は、アルミニウ
ム、亜鉛またはスズ等が使用される。また、膜厚
としては、10〜200μmが好ましい範囲である。
10μm以下の膜厚では、取り扱い難く、かつメツ
キ膜厚に分布が生じ易い。また200μm以上の膜厚
では、エツチング除去に時間がかかり生産が低下
し、かつ金属薄板の回路部以外の所をエツチング
除去する場合はサイドエツチによりパターンに乱
れが生じる。
ム、亜鉛またはスズ等が使用される。また、膜厚
としては、10〜200μmが好ましい範囲である。
10μm以下の膜厚では、取り扱い難く、かつメツ
キ膜厚に分布が生じ易い。また200μm以上の膜厚
では、エツチング除去に時間がかかり生産が低下
し、かつ金属薄板の回路部以外の所をエツチング
除去する場合はサイドエツチによりパターンに乱
れが生じる。
本発明において行われる回路部以外の部分にレ
ジストを形成する方法としては、スクリーン印刷
或いはグラビア印刷などで形成しても良いが、フ
アインパターンが得易いフオトレジストを用い露
光、現像プロセスを経て得る事が出来る。フオト
レジストとしては、イーストマンコダツク社の
KPR、KOR、KPL、KTFR、東京応化社の
TPR、OMR81、富士薬品工業のFSRなどのネガ
型、およびイーストマンコダツク社のKADR、
シプレー社のAZ−1350などのポジ型などがある
が、耐メツキ性に優れたものが好ましく、特にネ
ガ型が好ましく使用される。また、ドライフイル
ムレジストも使用可能である。膜厚は厚い方がメ
ツキの太り防止として役立つが、余り厚過ぎると
フアインパターンが得られなくなつてしまい、
0.1〜50μm、特に１〜10μmが好ましい。0.1μm以
下ではピンホールが生じ易い。
ジストを形成する方法としては、スクリーン印刷
或いはグラビア印刷などで形成しても良いが、フ
アインパターンが得易いフオトレジストを用い露
光、現像プロセスを経て得る事が出来る。フオト
レジストとしては、イーストマンコダツク社の
KPR、KOR、KPL、KTFR、東京応化社の
TPR、OMR81、富士薬品工業のFSRなどのネガ
型、およびイーストマンコダツク社のKADR、
シプレー社のAZ−1350などのポジ型などがある
が、耐メツキ性に優れたものが好ましく、特にネ
ガ型が好ましく使用される。また、ドライフイル
ムレジストも使用可能である。膜厚は厚い方がメ
ツキの太り防止として役立つが、余り厚過ぎると
フアインパターンが得られなくなつてしまい、
0.1〜50μm、特に１〜10μmが好ましい。0.1μm以
下ではピンホールが生じ易い。
本発明において電解メツキを行なう方法として
は、線密度３本／mm以上のパターンを厚付けする
ために、ピロリン酸銅メツキ液を用い、初めに電
流密度0.05〜2A／ｄm2、好ましくは0.1〜1.5A／
ｄm2で膜厚0.3〜10μm、好ましくは0.5〜5μmに電
解メツキを行う。電流密度は2A／ｄm2以上では
メツキ層の金属薄板への十分な密着力が得られ
ず、また、0.05A／ｄm2以下ではメツキ時間がか
かりすぎ生産性が低下する。膜厚も0.3μm以下で
はやはり十分な密着性が得られず、10μm以上で
は時間がかかり生産性が低下する。
は、線密度３本／mm以上のパターンを厚付けする
ために、ピロリン酸銅メツキ液を用い、初めに電
流密度0.05〜2A／ｄm2、好ましくは0.1〜1.5A／
ｄm2で膜厚0.3〜10μm、好ましくは0.5〜5μmに電
解メツキを行う。電流密度は2A／ｄm2以上では
メツキ層の金属薄板への十分な密着力が得られ
ず、また、0.05A／ｄm2以下ではメツキ時間がか
かりすぎ生産性が低下する。膜厚も0.3μm以下で
はやはり十分な密着性が得られず、10μm以上で
は時間がかかり生産性が低下する。
つぎに、所定の膜厚までさらに前記電解メツキ
より高い電流密度でメツキを行う。その陰極電流
密度としては5A／ｄm2以上、更には8A／ｄm2以
上が好ましく、陰極電流密度を大きくすると幅方
向への太りが抑制される。陰極電流密度は高い程
好ましく、パルスメツキなども好ましく用いられ
る。陰極電流密度の上限はやけにより決定され
る。
より高い電流密度でメツキを行う。その陰極電流
密度としては5A／ｄm2以上、更には8A／ｄm2以
上が好ましく、陰極電流密度を大きくすると幅方
向への太りが抑制される。陰極電流密度は高い程
好ましく、パルスメツキなども好ましく用いられ
る。陰極電流密度の上限はやけにより決定され
る。
第１図及び第２図は、ピロリン酸銅メツキ液を
用い陰極電流密度2A／ｄm2と5A／ｄm2で電解メ
ツキしたときの電解メツキ層の断面成長を示す図
で、金属薄板上にレジストを5μm厚形成し、レジ
スト幅40μm、間隔85μm（線密度８本／mm）のレ
ジストパターン上に電解メツキにより導電体層を
成長させた場合の例である。
用い陰極電流密度2A／ｄm2と5A／ｄm2で電解メ
ツキしたときの電解メツキ層の断面成長を示す図
で、金属薄板上にレジストを5μm厚形成し、レジ
スト幅40μm、間隔85μm（線密度８本／mm）のレ
ジストパターン上に電解メツキにより導電体層を
成長させた場合の例である。
陰極電流密度が2A／ｄm2の電解メツキでは、
電解メツキ層の幅方向は厚み方向の約２倍の速さ
で成長し、厚さ方向で25μm成長したときに隣接
のメツキ層と衝突し短絡してしまう（第１図）の
に対し、陰極電流密度が5A／ｄm2の電解メツキ
では逆にメツキ層の厚さ方向の成長は、幅方向の
２倍に近い速さで成長する（第２図）。
電解メツキ層の幅方向は厚み方向の約２倍の速さ
で成長し、厚さ方向で25μm成長したときに隣接
のメツキ層と衝突し短絡してしまう（第１図）の
に対し、陰極電流密度が5A／ｄm2の電解メツキ
では逆にメツキ層の厚さ方向の成長は、幅方向の
２倍に近い速さで成長する（第２図）。
第３図は、第１図、第２図で説明した手法で得
た電解メツキ層の幅方向の成長長さに対して成長
厚さ方向の長さをプロツトして得た電解メツキ層
の成長曲線で、ピロリン酸銅メツキ液を用いる電
解メツキでは、厚さ方向のメツキ層成長速度が幅
方向のメツキ層成長速度よりも著しく大きいとい
う異方向性のメツキ層成長が陰極電流密度5A／
ｄm2以上で生じることを示している。
た電解メツキ層の幅方向の成長長さに対して成長
厚さ方向の長さをプロツトして得た電解メツキ層
の成長曲線で、ピロリン酸銅メツキ液を用いる電
解メツキでは、厚さ方向のメツキ層成長速度が幅
方向のメツキ層成長速度よりも著しく大きいとい
う異方向性のメツキ層成長が陰極電流密度5A／
ｄm2以上で生じることを示している。
本発明の方法は、配線密度の低い所で使うこと
も可能であるが、工業的には３本／mm以上特に５
本／mm以上の配線密度に対し好適である。
も可能であるが、工業的には３本／mm以上特に５
本／mm以上の配線密度に対し好適である。
更に本発明は導電パターンの占積率が50％以上
特に70％以上の場合好適である。
特に70％以上の場合好適である。
本発明において、レジストの剥離を行なう方法
は、市販の剥離液を使えば良く、たとえばインダ
ストーリ−ケミーラボラトリ（Indust−Ri−
Chem−Laboratory）社製レジストストリツパー
Ｊ−100等を用いて、スプレー或いは浸漬などに
よれば良い。ただし、剥離液は、金属薄板、メツ
キ金属を侵さぬ物を選ぶ必要がある。
は、市販の剥離液を使えば良く、たとえばインダ
ストーリ−ケミーラボラトリ（Indust−Ri−
Chem−Laboratory）社製レジストストリツパー
Ｊ−100等を用いて、スプレー或いは浸漬などに
よれば良い。ただし、剥離液は、金属薄板、メツ
キ金属を侵さぬ物を選ぶ必要がある。
本発明において金属薄板を除去する方法として
は、剥離又はエツチング等が考えられ、全面除去
する場合は剥離でもエツチングでもよい。又、金
属薄板の回路部以外のところを除去する場合には
エツチングが用いられる。金属薄板をエツチング
除去する方法としては、使用した金属薄板を溶解
する溶液を用いて、スプレー或いは浸漬などによ
るエツチング方法が用いられる。金属薄板として
アルミニウム、スズ、亜鉛を用いた場合は、電解
メツキ導電体をエツチングしない例えばアルカリ
水溶液でエツチングする事が好ましいが、希塩酸
等の酸性水溶液でエツチングする事も可能であ
る。
は、剥離又はエツチング等が考えられ、全面除去
する場合は剥離でもエツチングでもよい。又、金
属薄板の回路部以外のところを除去する場合には
エツチングが用いられる。金属薄板をエツチング
除去する方法としては、使用した金属薄板を溶解
する溶液を用いて、スプレー或いは浸漬などによ
るエツチング方法が用いられる。金属薄板として
アルミニウム、スズ、亜鉛を用いた場合は、電解
メツキ導電体をエツチングしない例えばアルカリ
水溶液でエツチングする事が好ましいが、希塩酸
等の酸性水溶液でエツチングする事も可能であ
る。
本発明により得られた微細厚膜印刷回路基板
は、工業的には抵抗値の小さい小型コイル、高密
度コネクター、高密度配線などにおいて特に好適
である。
は、工業的には抵抗値の小さい小型コイル、高密
度コネクター、高密度配線などにおいて特に好適
である。
以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。
実施例 １
膜厚40μmアルミニウム薄板上に、イーストマ
ンコダツク社製ネガ型レジスト「マイクロレジス
ト747−110cst」を乾燥後、膜厚が5μmになる様
に塗布、プレベークして、回路パターンマスクを
通して高圧水銀ランプで露光し、専用の現像液お
よびリンス液を用いて現像し、ポストベークし
て、回路部以外の部分にレジストを形成した。
ンコダツク社製ネガ型レジスト「マイクロレジス
ト747−110cst」を乾燥後、膜厚が5μmになる様
に塗布、プレベークして、回路パターンマスクを
通して高圧水銀ランプで露光し、専用の現像液お
よびリンス液を用いて現像し、ポストベークし
て、回路部以外の部分にレジストを形成した。
次いでハーシヨウ村田社製ピロリン酸銅メツキ
液を用いて、アルミニウム薄板を陰極とし、初め
電流密度0.5A／ｄm2で平均膜厚2μmの銅を電解
メツキした後、電流密度を8A／ｄm2に増加させ、
計100μm厚の銅を回路部に形成した。
液を用いて、アルミニウム薄板を陰極とし、初め
電流密度0.5A／ｄm2で平均膜厚2μmの銅を電解
メツキした後、電流密度を8A／ｄm2に増加させ、
計100μm厚の銅を回路部に形成した。
その後、エポキシ系表面コート材（日本ペルノ
ツクス社製ME−264主剤とHV−106硬化剤を重
量比で100：27に混合した物）で導電パターン面
をオーバーコートした。次にアルミニウム薄板を
36重量％の塩酸を水で２：３に希釈した液でエツ
チング除去した。その結果配線密度８本／mm、導
体膜厚100μmの微細厚膜印刷回路基板を得た。メ
ツキ工程でのアルミニウム薄板と銅メツキ層との
剥離はみられず、導電体ラインの端に突起もな
く、メツキ工程とそれ以後の工程全体での収率は
85％であつた。
ツクス社製ME−264主剤とHV−106硬化剤を重
量比で100：27に混合した物）で導電パターン面
をオーバーコートした。次にアルミニウム薄板を
36重量％の塩酸を水で２：３に希釈した液でエツ
チング除去した。その結果配線密度８本／mm、導
体膜厚100μmの微細厚膜印刷回路基板を得た。メ
ツキ工程でのアルミニウム薄板と銅メツキ層との
剥離はみられず、導電体ラインの端に突起もな
く、メツキ工程とそれ以後の工程全体での収率は
85％であつた。
実施例 ２
膜厚50μm亜鉛薄板上に、イーストマンコダツ
ク社製ネガ型レジスト「マイクロレジスト747−
110cst」を乾燥後、膜厚が2μmになる様に塗布、
プレベークして、回路パターンマスクを通して高
圧水銀ランプで露光し、専用の現像液およびリン
ス液を用いて現像し、ポストベークして、回路部
以外の部分にレジストを形成した。
ク社製ネガ型レジスト「マイクロレジスト747−
110cst」を乾燥後、膜厚が2μmになる様に塗布、
プレベークして、回路パターンマスクを通して高
圧水銀ランプで露光し、専用の現像液およびリン
ス液を用いて現像し、ポストベークして、回路部
以外の部分にレジストを形成した。
次いでハーシヨウ村田社製ピロリン酸銅メツキ
液を用いて、亜鉛薄板を陰極とし、初め電流密度
1A／ｄm2で平均膜厚5μmの銅を電解メツキした
後、電流密度を5A／ｄm2に増加させ、計500μm
厚の銅を回路部に形成した。
液を用いて、亜鉛薄板を陰極とし、初め電流密度
1A／ｄm2で平均膜厚5μmの銅を電解メツキした
後、電流密度を5A／ｄm2に増加させ、計500μm
厚の銅を回路部に形成した。
ボスチツク社製XA−564−４フエノール樹脂
系接着剤を導体パターンが形成されていない側に
塗布し、シエルケミカル社製トラドロンフイルム
（厚さ25μm）に貼りつけ、次に回路部以外の所に
あるレジストをインダストーリーケミーラボラト
リ社製レジストストリツプＪ−100液を用いてレ
ジストを除去した。レジストで覆われていた亜鉛
薄板を36重量％の塩酸を水で２：３に希釈した液
でエツチング除去し、配線密度12本／mm導体膜厚
50μmの微細厚膜印刷回路基板を得た。
系接着剤を導体パターンが形成されていない側に
塗布し、シエルケミカル社製トラドロンフイルム
（厚さ25μm）に貼りつけ、次に回路部以外の所に
あるレジストをインダストーリーケミーラボラト
リ社製レジストストリツプＪ−100液を用いてレ
ジストを除去した。レジストで覆われていた亜鉛
薄板を36重量％の塩酸を水で２：３に希釈した液
でエツチング除去し、配線密度12本／mm導体膜厚
50μmの微細厚膜印刷回路基板を得た。
メツキ工程での亜鉛薄板と銅メツキ層との剥離
や導電体ラインの端に突起は見られず、メツキ工
程とそれ以後の工程全体での収率は90％であつ
た。
や導電体ラインの端に突起は見られず、メツキ工
程とそれ以後の工程全体での収率は90％であつ
た。
比較例として実施例２において初期の電流密度
1A／ｄm2で5μm銅メツキする工程を省き、電流
密度5A／ｄm2のまま膜厚55μmの銅をメツキし、
後の工程を実施例２と同一にしたところ、一部銅
メツキ層と基板との剥離が見られ、メツキ工程と
それ以後の工程全体での収率は70％であつた。
1A／ｄm2で5μm銅メツキする工程を省き、電流
密度5A／ｄm2のまま膜厚55μmの銅をメツキし、
後の工程を実施例２と同一にしたところ、一部銅
メツキ層と基板との剥離が見られ、メツキ工程と
それ以後の工程全体での収率は70％であつた。
実施例 ３
膜厚20μmスズ薄板上に、イーストマンコダツ
ク社製ネガ型レジスト「マイクロレジスト747−
110cst」を乾燥後、膜厚が5μmになる様に塗布、
プレベークして、回路パターンマスクを通して高
圧水銀ランプで露光し、専用の現像液およびリン
ス液を用いて現像し、ポストベークして、回路部
以外の部分にレジストを形成した。
ク社製ネガ型レジスト「マイクロレジスト747−
110cst」を乾燥後、膜厚が5μmになる様に塗布、
プレベークして、回路パターンマスクを通して高
圧水銀ランプで露光し、専用の現像液およびリン
ス液を用いて現像し、ポストベークして、回路部
以外の部分にレジストを形成した。
次いでハーシヨウ村田社製ピロリン酸銅メツキ
液を用いて、スズ薄板を陰極とし、初め電流密度
0.1A／ｄm2で平均膜厚0.5μmの銅を電解メツキし
た後、電流密度を5A／ｄm2に増加させ、50μm厚
の銅を回路部に形成した。導電パターンが形成さ
れた面にボスチツク社製XA−564−４フエノー
ル樹脂系接着剤を塗布しシエルケミカル社製トラ
ドロンフイルム（厚さ25μm）に貼り付け、スズ
薄板を36重量％の塩酸を水で２：３に希釈した液
でエツチング除去した。その結果配線密度12本／
mm、導体膜厚50μmの微細厚膜印刷回路基板が得
られ、メツキ工程でのスズ薄板と銅メツキ層との
剥離や導電体ラインの端の突起は見られず、メツ
キ工程とそれ以後の工程全体での収率は85％であ
つた。
液を用いて、スズ薄板を陰極とし、初め電流密度
0.1A／ｄm2で平均膜厚0.5μmの銅を電解メツキし
た後、電流密度を5A／ｄm2に増加させ、50μm厚
の銅を回路部に形成した。導電パターンが形成さ
れた面にボスチツク社製XA−564−４フエノー
ル樹脂系接着剤を塗布しシエルケミカル社製トラ
ドロンフイルム（厚さ25μm）に貼り付け、スズ
薄板を36重量％の塩酸を水で２：３に希釈した液
でエツチング除去した。その結果配線密度12本／
mm、導体膜厚50μmの微細厚膜印刷回路基板が得
られ、メツキ工程でのスズ薄板と銅メツキ層との
剥離や導電体ラインの端の突起は見られず、メツ
キ工程とそれ以後の工程全体での収率は85％であ
つた。
第１図は2A／ｄm2の陰極電流密度で電解メツ
キを行つた場合の電解メツキ層の成長状況を示す
図、第２図は5A／ｄm2の陰極電流密度で電解メ
ツキを行つた場合の電解メツキ層の生長状況を示
す図、第３図はピロリン酸銅メツキ液を用いた電
解メツキによる電解メツキ厚の成長曲線である。 図中、１は金属薄板、２はレジスト、３は導電
体層を示す。
キを行つた場合の電解メツキ層の成長状況を示す
図、第２図は5A／ｄm2の陰極電流密度で電解メ
ツキを行つた場合の電解メツキ層の生長状況を示
す図、第３図はピロリン酸銅メツキ液を用いた電
解メツキによる電解メツキ厚の成長曲線である。 図中、１は金属薄板、２はレジスト、３は導電
体層を示す。
Claims (1)
- １ 厚さ10μmを超え200μm以下の亜鉛、アルミ
ニウム又は錫の金属薄板上にレジストを回路部以
外の所に設け、電流密度0.05〜2A／ｄm2で膜厚
0.3〜10μmまでピロリン酸銅メツキをした後、所
定の膜厚まで５〜20A／ｄm2の電流密度でピロリ
ン酸銅メツキして回路部に導電体を形成し、その
後、該金属薄板の全面又は回路部以外の所を除去
することを特徴とする線密度３本／mm以上の配線
パターンを有する微細厚膜印刷回路基板の製法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147981A JPS57207392A (en) | 1981-06-16 | 1981-06-16 | Method of producing ultrafine thick film printed circuit board |
| US06/323,337 US4401521A (en) | 1980-11-28 | 1981-11-20 | Method for manufacturing a fine-patterned thick film conductor structure |
| AT81305603T ATE13794T1 (de) | 1980-11-28 | 1981-11-26 | Verfahren zur herstellung einer fein gemusterten struktur mit dickschichtleitern. |
| DE8181305603T DE3170956D1 (en) | 1980-11-28 | 1981-11-26 | Method for manufacturing a fine-patterned thick film conductor structure |
| EP81305603A EP0053490B1 (en) | 1980-11-28 | 1981-11-26 | Method for manufacturing a fine-patterned thick film conductor structure |
| KR1019810004604A KR850001363B1 (ko) | 1980-11-28 | 1981-11-27 | 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9147981A JPS57207392A (en) | 1981-06-16 | 1981-06-16 | Method of producing ultrafine thick film printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207392A JPS57207392A (en) | 1982-12-20 |
| JPH025313B2 true JPH025313B2 (ja) | 1990-02-01 |
Family
ID=14027534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9147981A Granted JPS57207392A (en) | 1980-11-28 | 1981-06-16 | Method of producing ultrafine thick film printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207392A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250570A (en) * | 1975-10-20 | 1977-04-22 | Seiko Instr & Electronics | Method of producing circuit substrate |
| JPS52124172A (en) * | 1976-04-13 | 1977-10-18 | Fuji Photo Film Co Ltd | Method of producing printed circuit substrate |
| JPS5381966A (en) * | 1976-12-27 | 1978-07-19 | Hirotoshi Nomura | Method of producing electric circuit part |
-
1981
- 1981-06-16 JP JP9147981A patent/JPS57207392A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207392A (en) | 1982-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4605471A (en) | Method of manufacturing printed circuit boards | |
| EP0053490B1 (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
| WO1992003599A1 (en) | Method for printed circuit board pattern making using selectively etchable metal layers | |
| EP0006884A1 (en) | Process for manufacturing printed circuit boards | |
| US3208921A (en) | Method for making printed circuit boards | |
| JPH0465558B2 (ja) | ||
| US3240684A (en) | Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards | |
| JPH0219992B2 (ja) | ||
| US3855692A (en) | Method of manufacturing circuit board connectors | |
| JPH025313B2 (ja) | ||
| JPH05251852A (ja) | 配線基板およびその製造方法 | |
| EP0208177A2 (en) | Ultrathin copper foil and process for producing such foil | |
| JPH02875B2 (ja) | ||
| JP2004039771A (ja) | 配線回路基板の製造方法 | |
| US5207867A (en) | Composition and method for improving the surface insulation resistance of a printed circuit | |
| JPH02876B2 (ja) | ||
| JPH02874B2 (ja) | ||
| JPH0652823B2 (ja) | プリント厚膜微細パタ−ン導体 | |
| JPH0219990B2 (ja) | ||
| JPH07123178B2 (ja) | フレキシブル配線基板およびその製造方法 | |
| JPH0779060A (ja) | 配線パターン形成方法及びレジスト除去装置 | |
| JPH0154875B2 (ja) | ||
| JPH0131319B2 (ja) | ||
| US5210006A (en) | Process for preparing mounting tapes for automatic mounting of electronic components | |
| JPS62242389A (ja) | フレキシブル配線板の製造方法 |