JPH025350B2 - - Google Patents
Info
- Publication number
- JPH025350B2 JPH025350B2 JP57012945A JP1294582A JPH025350B2 JP H025350 B2 JPH025350 B2 JP H025350B2 JP 57012945 A JP57012945 A JP 57012945A JP 1294582 A JP1294582 A JP 1294582A JP H025350 B2 JPH025350 B2 JP H025350B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- image signals
- shift register
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/17—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa the scanning speed being dependent on content of picture
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は画情報を２値化して伝送するフアクシ
ミリ及びその類似装置の副走査線密度決定回路に
関する。
ミリ及びその類似装置の副走査線密度決定回路に
関する。
従来、画信号を２値化して伝送するフアクシミ
リにおいては、原画の画情報密度の高低により、
副走査線の線密度を原画ごとに適宜切り換えて伝
送する方式がある。この方式は１枚の原画の中に
複雑な画像と単純な画像が混在している場合に
は、途中で線密度を切り換えられない欠点があ
る。
リにおいては、原画の画情報密度の高低により、
副走査線の線密度を原画ごとに適宜切り換えて伝
送する方式がある。この方式は１枚の原画の中に
複雑な画像と単純な画像が混在している場合に
は、途中で線密度を切り換えられない欠点があ
る。
この欠点を改善するために、１走査線ごと或い
は１走査線の所定区間ごとに情報の伝送量を判定
して、１枚の原画の中で複雑な画像の部分は走査
線を多くし、単純な画像の部分は少ない走査線に
するという方式が提案されている。この方式は複
雑な画像が局在する場合に、単純な画像と判定さ
れる可能性があるばかりでなく、副走査線方向に
同じ画像が続く場合にも、変化画素が多いと、走
査線が密なまま伝送され、伝送時間が短縮されな
いという欠点がある。
は１走査線の所定区間ごとに情報の伝送量を判定
して、１枚の原画の中で複雑な画像の部分は走査
線を多くし、単純な画像の部分は少ない走査線に
するという方式が提案されている。この方式は複
雑な画像が局在する場合に、単純な画像と判定さ
れる可能性があるばかりでなく、副走査線方向に
同じ画像が続く場合にも、変化画素が多いと、走
査線が密なまま伝送され、伝送時間が短縮されな
いという欠点がある。
本発明は従来技術に内在する上記欠点を除去す
るためになされたものであり、その目的は、現送
出ラインと、次送出ラインとの差異を、相異画素
が局在する場合をも適確に判定して走査線密度決
定を行う回路を提供することにある。
るためになされたものであり、その目的は、現送
出ラインと、次送出ラインとの差異を、相異画素
が局在する場合をも適確に判定して走査線密度決
定を行う回路を提供することにある。
本発明の上記目的は、ラン毎に読み取られ２値
化された画信号を２ライン分連続して貯え、転送
クロツクによつて出力する２つのシフトレジスタ
回路と、各々のシフトレジスタ回路から転送クロ
ツクによつて出力される画信号を順次比較し、異
つている画信号を第１ビツト目から検出・計数す
る回路と、その比較されたつの画信号を各々所定
の転送クロツク数だけ遅延させた後、再び出力す
るつのシフトレジスタ回路と、その出力を上記の
比較を行つている回路と同じ転送クロツクによつ
て同様に第１ビツト目から順次比較し、異つてい
る画信号を検出・計数する回路と、上記２つの計
数値の差が規定値に達したか否かを、転送クロツ
クによつて出力されるビツト毎に順次検出する回
路とを具備し、該検出手段の出力により２ライン
間の相関の強さを判定して副走査線密度を決定す
ることにより達成される。
化された画信号を２ライン分連続して貯え、転送
クロツクによつて出力する２つのシフトレジスタ
回路と、各々のシフトレジスタ回路から転送クロ
ツクによつて出力される画信号を順次比較し、異
つている画信号を第１ビツト目から検出・計数す
る回路と、その比較されたつの画信号を各々所定
の転送クロツク数だけ遅延させた後、再び出力す
るつのシフトレジスタ回路と、その出力を上記の
比較を行つている回路と同じ転送クロツクによつ
て同様に第１ビツト目から順次比較し、異つてい
る画信号を検出・計数する回路と、上記２つの計
数値の差が規定値に達したか否かを、転送クロツ
クによつて出力されるビツト毎に順次検出する回
路とを具備し、該検出手段の出力により２ライン
間の相関の強さを判定して副走査線密度を決定す
ることにより達成される。
以下本発明を実施例により図面を参照して説明
する。第１図は本発明の一実施例のブロツク図で
ある。図において、１，２，３は１ライン分の画
素を貯えることの出来るシフトレジスタである。
４，５もシフトレジスタで例えば40画素分貯える
ことができる。６はシフトレジスタ４，５が貯え
る画素数と同じ数の画信号転送クロツクを計数す
ると、出力がローレベル（以下Ｌと略記する）か
らハイレベル（以下Ｈと略記する）になるカウン
タ、７は同じくカウンタで各ライン終了時に、例
えば画信号転送クロツク256個毎に１個のパルス
を出力するものである。１１，１２はカウンタで
CLA入力がＨのときカウントを行い、プリセツ
ト入力Ｈでカウント値が「０」となる。１３は減
算回路でカウンタ１１の出力からカウンタ１２の
出力を減じたものを出力する。１４は例えば５
（00000101）を常時出力する定数ジエネレータで
ある。１５は比較器で （減算回路13の出力） ≧（定数ジエネレータ14の出力） のときＨを出力する。１７，１８はＤフリツプフ
ロツプ（以下FFと略記する）、１６，２０はOR
回路、２０はインバータ、８はAND回路、９，
１０は排他論理和回路である。
する。第１図は本発明の一実施例のブロツク図で
ある。図において、１，２，３は１ライン分の画
素を貯えることの出来るシフトレジスタである。
４，５もシフトレジスタで例えば40画素分貯える
ことができる。６はシフトレジスタ４，５が貯え
る画素数と同じ数の画信号転送クロツクを計数す
ると、出力がローレベル（以下Ｌと略記する）か
らハイレベル（以下Ｈと略記する）になるカウン
タ、７は同じくカウンタで各ライン終了時に、例
えば画信号転送クロツク256個毎に１個のパルス
を出力するものである。１１，１２はカウンタで
CLA入力がＨのときカウントを行い、プリセツ
ト入力Ｈでカウント値が「０」となる。１３は減
算回路でカウンタ１１の出力からカウンタ１２の
出力を減じたものを出力する。１４は例えば５
（00000101）を常時出力する定数ジエネレータで
ある。１５は比較器で （減算回路13の出力） ≧（定数ジエネレータ14の出力） のときＨを出力する。１７，１８はＤフリツプフ
ロツプ（以下FFと略記する）、１６，２０はOR
回路、２０はインバータ、８はAND回路、９，
１０は排他論理和回路である。
次に第１図の回路の動作について説明する。
まず、ラインの初めには、カウンタ７によつて
カウンタ６，１１，１２、比較回路１５、FF１
７はリセツトされ、カウンタ６はＬ、カウンタ１
１，１２は「０」、比較回路１５、FF１７はＬを
出力している。
カウンタ６，１１，１２、比較回路１５、FF１
７はリセツトされ、カウンタ６はＬ、カウンタ１
１，１２は「０」、比較回路１５、FF１７はＬを
出力している。
次に、原画を走査して得られた黒及び白信号そ
れぞれＨ、Ｌの原信号が入力端子Ｐに、その転送
クロツクが入力端子Ｃに加えられると、２ライン
間の対応する画素であるシフトレジスタ回路１，
２の出力が排他論理和され、相異つた画素数がカ
ウンタ１１によつて計数されて行く。画信号転送
クロツクが40に達するとカウンタ６によりカウン
タ１２の入力がＨになり、カウンタ１２は
計数可能となる。この時点からシフトレジスタ
４，５の出力は、シフトレジスタ１，２より40画
素遅れた画信号をそれぞれ出力し始めることにな
る。即ちカウンタ１２の出力はカウンタ１１に比
べ、40画素前までの対応する２ライン間の相異つ
た画素数を表わしていることになる。減算器１３
は転送クロツク毎に（カウンタ１１の値）−（カウ
ンタ１２の値）の結果、即ちその転送クロツク以
前の40画素分の相異画素数を出力しており、比較
器１５はその結果と規定値を常に比較し、規定値
を超えるとＨを出力する。そして１度でも規定値
を超えると、FF１７によつてＨ出力として１ラ
イン終了までラツチされる。即ち２ライン間の相
異画素は所定区間40画素の幅をもつて１転送クロ
ツク毎に監視されているため、２ライン間の相異
画素がいかなる位置にあつても２ライン間の相関
の強さを適確に判定することになる。
れぞれＨ、Ｌの原信号が入力端子Ｐに、その転送
クロツクが入力端子Ｃに加えられると、２ライン
間の対応する画素であるシフトレジスタ回路１，
２の出力が排他論理和され、相異つた画素数がカ
ウンタ１１によつて計数されて行く。画信号転送
クロツクが40に達するとカウンタ６によりカウン
タ１２の入力がＨになり、カウンタ１２は
計数可能となる。この時点からシフトレジスタ
４，５の出力は、シフトレジスタ１，２より40画
素遅れた画信号をそれぞれ出力し始めることにな
る。即ちカウンタ１２の出力はカウンタ１１に比
べ、40画素前までの対応する２ライン間の相異つ
た画素数を表わしていることになる。減算器１３
は転送クロツク毎に（カウンタ１１の値）−（カウ
ンタ１２の値）の結果、即ちその転送クロツク以
前の40画素分の相異画素数を出力しており、比較
器１５はその結果と規定値を常に比較し、規定値
を超えるとＨを出力する。そして１度でも規定値
を超えると、FF１７によつてＨ出力として１ラ
イン終了までラツチされる。即ち２ライン間の相
異画素は所定区間40画素の幅をもつて１転送クロ
ツク毎に監視されているため、２ライン間の相異
画素がいかなる位置にあつても２ライン間の相関
の強さを適確に判定することになる。
次に上記実施例の動作を第２図に示すタイムチ
ヤートを使用して説明する。
ヤートを使用して説明する。
第２図のａは入力端子ｃに加えられる画信号転
送パルス、ｂはカウンタ６の出力、ｃはカウンタ
７の出力の波形図である。２ライン間で相異画素
が規定値を超える区間が存在すると、上記のよう
に、その区間を判定した時点においてFF１７の
出力はＨとなり、そのままラツチされる。その様
子を第２図ｄに示す。FF１７の出力は１ライン
終了時カウンタ７のパルスによつてFF１８にラ
ツチされ、第２図ｅに示すように次ライン送出を
指示するＨ信号を出力端子Ｏに次ライン終了まで
出力するとともに、AND回路８により次ライン
をシフトレジスタ３にロード可能とする。またこ
のときカウンタ６，１１，１２、比較器１５、
FF１７はリセツトされ、初期状態に戻る。
送パルス、ｂはカウンタ６の出力、ｃはカウンタ
７の出力の波形図である。２ライン間で相異画素
が規定値を超える区間が存在すると、上記のよう
に、その区間を判定した時点においてFF１７の
出力はＨとなり、そのままラツチされる。その様
子を第２図ｄに示す。FF１７の出力は１ライン
終了時カウンタ７のパルスによつてFF１８にラ
ツチされ、第２図ｅに示すように次ライン送出を
指示するＨ信号を出力端子Ｏに次ライン終了まで
出力するとともに、AND回路８により次ライン
をシフトレジスタ３にロード可能とする。またこ
のときカウンタ６，１１，１２、比較器１５、
FF１７はリセツトされ、初期状態に戻る。
次に比較器１５の出力が１ライン中ずつとＬの
場合、即ち次ラインが現ラインとどの40画素区間
においても規定値以上の相異画素が存在しないよ
うな、現ラインと酷似したラインである場合に
は、前ラインが送出ラインで出力端子ＯがＨであ
ると、FF１７の出力はＬであり、この出力は第
２図e′のＡに示すように、１ライン終了時カウン
タ７のパルスによつてFF１８にＬとしてラツチ
される。このFF１８の出力は次ライン削除を指
示するＬ信号を出力端子Ｏに次ライン終了まで出
力するとともに、AND回路８により次ラインを
シフトレジスタ３にロード不可とする。またこの
ときカウンタ６，１１，１２、比較器１５、FF
１７はリセツトされ初期状態に戻るが、FF１８
のＬ出力はインバータ１９を通してFF１７にフ
イードバツクされ、次の画信号転送クロツクで、
FF１７にＨとしてラツチされ、第２図ｄのＢに
示されるように、FF１７の出力をＨとしてその
次のラインの送出を指示する信号を作る要因とな
り、削除ラインを連続することはなく、少しづつ
変化している画像が次々と削除されることのない
ように構成されている。
場合、即ち次ラインが現ラインとどの40画素区間
においても規定値以上の相異画素が存在しないよ
うな、現ラインと酷似したラインである場合に
は、前ラインが送出ラインで出力端子ＯがＨであ
ると、FF１７の出力はＬであり、この出力は第
２図e′のＡに示すように、１ライン終了時カウン
タ７のパルスによつてFF１８にＬとしてラツチ
される。このFF１８の出力は次ライン削除を指
示するＬ信号を出力端子Ｏに次ライン終了まで出
力するとともに、AND回路８により次ラインを
シフトレジスタ３にロード不可とする。またこの
ときカウンタ６，１１，１２、比較器１５、FF
１７はリセツトされ初期状態に戻るが、FF１８
のＬ出力はインバータ１９を通してFF１７にフ
イードバツクされ、次の画信号転送クロツクで、
FF１７にＨとしてラツチされ、第２図ｄのＢに
示されるように、FF１７の出力をＨとしてその
次のラインの送出を指示する信号を作る要因とな
り、削除ラインを連続することはなく、少しづつ
変化している画像が次々と削除されることのない
ように構成されている。
本回路は以上のように動作するので、送信処理
としては、１ライン走査終了時に出力端子Ｏの状
態を見て、ＯがＨのときのみ送信処理速度に合わ
せて走査速度を制御すればよく、画信号としては
常にシフトレジスタ３を送出すればよい。
としては、１ライン走査終了時に出力端子Ｏの状
態を見て、ＯがＨのときのみ送信処理速度に合わ
せて走査速度を制御すればよく、画信号としては
常にシフトレジスタ３を送出すればよい。
以上に詳細に説明したように、本発明によれ
ば、次ラインが現送出ラインに比べ酷似している
かどうかを一定幅でしかも画素シフトで監視・判
定しているので、従来のように酷似した２ライン
をもつ画像を変化画素が多いということで２ライ
ンとも送出することもなく、相異の大きい部分が
どのような形で局在する場合も、削除ラインと誤
つて判定することもなく、従つてどのような画像
をも送出ラインと規定以上に相異している場合は
高い走査線密度で、また酷似しているときは疎な
走査線密度で、鮮明に伝送することが出きる特徴
がある。
ば、次ラインが現送出ラインに比べ酷似している
かどうかを一定幅でしかも画素シフトで監視・判
定しているので、従来のように酷似した２ライン
をもつ画像を変化画素が多いということで２ライ
ンとも送出することもなく、相異の大きい部分が
どのような形で局在する場合も、削除ラインと誤
つて判定することもなく、従つてどのような画像
をも送出ラインと規定以上に相異している場合は
高い走査線密度で、また酷似しているときは疎な
走査線密度で、鮮明に伝送することが出きる特徴
がある。
第１図は本発明にかかる走査線密度決定回路の
実施例のブロツク図、第２図は第１図で示した回
路の各部分の波形を示すタイムチヤートである。
なお、図面に使用した符号はそれぞれ以下のもの
を示す。 １，２，３，４，５……シフトレジスタ、６，
７，１１，１２……カウンタ、８……AND回路、
９，１０……排他的論理和回路、１３……減算回
路、１４……定数ジエネレータ、１５……比較回
路、１６，２０……論理和回路、１７，１８……
FF回路、１９……否定回路。
実施例のブロツク図、第２図は第１図で示した回
路の各部分の波形を示すタイムチヤートである。
なお、図面に使用した符号はそれぞれ以下のもの
を示す。 １，２，３，４，５……シフトレジスタ、６，
７，１１，１２……カウンタ、８……AND回路、
９，１０……排他的論理和回路、１３……減算回
路、１４……定数ジエネレータ、１５……比較回
路、１６，２０……論理和回路、１７，１８……
FF回路、１９……否定回路。
Claims (1)
- １ ライン毎に読み取られ２値化された画信号を
２ライン分連続して貯え、転送クロツクによつて
出力する２つのシフトレジスタ回路と、各々のシ
フトレジスタ回路から転送クロツクによつて出力
される画信号を順次比較し、異つている画信号を
第１ビツト目から検出・計数する回路と、その比
較された２つの画信号を各々所定の転送クロツク
数だけ遅延させた後、再び出力する２つのシフト
レジスタ回路と、その出力を上記の比較を行つて
いる回路と同じ転送クロツクによつて同様に第１
ビツト目から順次比較し、異つている画信号を検
出・計数する回路と、上記２つの計数値の差が規
定値に達したか否かを、転送クロツクによつて出
力されるビツト毎に順次検出する回路とを具備
し、該検出手段の出力により、２ライン間の相関
の強さを判定して副走査線密度を決定することを
特徴とする自動線密度決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294582A JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294582A JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130671A JPS58130671A (ja) | 1983-08-04 |
| JPH025350B2 true JPH025350B2 (ja) | 1990-02-01 |
Family
ID=11819415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294582A Granted JPS58130671A (ja) | 1982-01-29 | 1982-01-29 | 自動線密度決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130671A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4848110B2 (ja) * | 2001-09-26 | 2011-12-28 | 株式会社貝印刃物開発センター | 首振り式剃刀 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535595A (en) * | 1978-09-05 | 1980-03-12 | Sanyo Electric Co Ltd | Facsimile transmitter |
-
1982
- 1982-01-29 JP JP1294582A patent/JPS58130671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130671A (ja) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131915A (en) | Facsimile signal transmission system | |
| EP0503644B1 (en) | Device for judging type of color of document | |
| US4434431A (en) | Multilevel image printing device | |
| KR920005219B1 (ko) | 신호 처리 회로 | |
| US4623935A (en) | Picture extracting apparatus | |
| JPH09263008A (ja) | 可変位相クロック発生装置及び発生方法 | |
| US3984833A (en) | Apparatus for encoding extended run-length codes | |
| KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
| US4060834A (en) | Processor for increasing the run-length of digital signals | |
| JPS5854695B2 (ja) | 信号制御方式 | |
| JPH025350B2 (ja) | ||
| US5784497A (en) | Arithmetic encoding with carry over processing | |
| US4338637A (en) | Variable scanning device | |
| KR950013805B1 (ko) | 디지탈신호수신용 동기신호검출회로 | |
| US4138693A (en) | Information density decision circuit | |
| US5390030A (en) | Peak holding circuit and video processing unit using the same | |
| JPH04271667A (ja) | 色彩情報の読み取り方式 | |
| US5253080A (en) | Picture signal binarization apparatus avoiding a need for memory devices or shift registers for storing binary picture signals before output | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| JP2578912B2 (ja) | ノッチ除去装置 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JPH11261829A (ja) | 画像処理装置 | |
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JPS6037879A (ja) | ２値化回路 | |
| JP3303990B2 (ja) | 画像信号処理装置 |