JPH0253976B2 - - Google Patents
Info
- Publication number
- JPH0253976B2 JPH0253976B2 JP61237805A JP23780586A JPH0253976B2 JP H0253976 B2 JPH0253976 B2 JP H0253976B2 JP 61237805 A JP61237805 A JP 61237805A JP 23780586 A JP23780586 A JP 23780586A JP H0253976 B2 JPH0253976 B2 JP H0253976B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- output
- current
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
- G09G1/285—Interfacing with colour displays, e.g. TV receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオ用に好適なデジタル・アナロ
グ変換器に関する。
グ変換器に関する。
一般に陰極線管（CRT）表示モニタを有する
カラー図形ターミナルは、フレーム・バツフアを
具えており、CRTのスクリーン上の色分布を表
わす情報をこのフレーム・バツフアに記憶してい
る。フレーム・バツフア内のアドレス指定可能な
メモリ位置は、表示のピクセル（画素）と１対１
で関連しており、関連したピクセルの可能な16色
の内の１つを表わす４つの２進デジツト、即ち４
ビツトのデジタル・ワードを各アドレス指定可能
位置に記憶することができる。ターミナルの表示
スクリーンの走査と時間的に関連させて、フレー
ム・バツフアから４ビツト・ワードを読出し、４
ビツト並列信号を発生する。この４ビツト並列信
号を３つの２ビツト並列信号に変換する。これら
３つの２ビツト・ワードの各組は、関連したピク
セルの色に対する３元色成分（赤、緑及び青）の
配分を表わす。ブランキング情報及び同期情報を
夫々表わす２つの１ビツト信号も発生する。ブラ
ンキングのときに各色信号が“00”に駆動され、
ブランキングでないときに色信号が変化しないよ
うに、３つの２ビツト色信号と１ビツト・ブラン
キング信号とを論理的に組合せる。ブランキング
信号で変調された３つの２ビツト色信号をデジタ
ル・アナログ（Ａ／Ｄ）変換器システムに供給す
る。このＤ／Ａ変換器システムにおいてこれら２
ビツト色信号を基準電圧と比較して、３つのアナ
ログ信号を発生する。１ビツト同期信号を利用し
て、ブランキング期間中に少なくとも１つのアナ
ログ信号に同期情報を付加し、その結果の３つの
アナログ信号を夫夫の出力増幅器に供給する。モ
ニタの入力端子との整合を容易にするため、各増
幅器の出力インピーダンスを75オームにするか、
又は各増幅器を出力インピーダンスが75オームの
インピーダンス整合回路網に接続する。これら３
つの増幅器からのアナログ出力信号を利用して、
CRTの３つの電子銃を駆動する。
カラー図形ターミナルは、フレーム・バツフアを
具えており、CRTのスクリーン上の色分布を表
わす情報をこのフレーム・バツフアに記憶してい
る。フレーム・バツフア内のアドレス指定可能な
メモリ位置は、表示のピクセル（画素）と１対１
で関連しており、関連したピクセルの可能な16色
の内の１つを表わす４つの２進デジツト、即ち４
ビツトのデジタル・ワードを各アドレス指定可能
位置に記憶することができる。ターミナルの表示
スクリーンの走査と時間的に関連させて、フレー
ム・バツフアから４ビツト・ワードを読出し、４
ビツト並列信号を発生する。この４ビツト並列信
号を３つの２ビツト並列信号に変換する。これら
３つの２ビツト・ワードの各組は、関連したピク
セルの色に対する３元色成分（赤、緑及び青）の
配分を表わす。ブランキング情報及び同期情報を
夫々表わす２つの１ビツト信号も発生する。ブラ
ンキングのときに各色信号が“00”に駆動され、
ブランキングでないときに色信号が変化しないよ
うに、３つの２ビツト色信号と１ビツト・ブラン
キング信号とを論理的に組合せる。ブランキング
信号で変調された３つの２ビツト色信号をデジタ
ル・アナログ（Ａ／Ｄ）変換器システムに供給す
る。このＤ／Ａ変換器システムにおいてこれら２
ビツト色信号を基準電圧と比較して、３つのアナ
ログ信号を発生する。１ビツト同期信号を利用し
て、ブランキング期間中に少なくとも１つのアナ
ログ信号に同期情報を付加し、その結果の３つの
アナログ信号を夫夫の出力増幅器に供給する。モ
ニタの入力端子との整合を容易にするため、各増
幅器の出力インピーダンスを75オームにするか、
又は各増幅器を出力インピーダンスが75オームの
インピーダンス整合回路網に接続する。これら３
つの増幅器からのアナログ出力信号を利用して、
CRTの３つの電子銃を駆動する。
従来のカラー・ビデオ用Ｄ／Ａ変換器システム
には、全体として多く部品が必要であると共に多
くの異なる種類の部品が必要であるという欠点が
あつた。よつて、従来のＤ／Ａ変換器システムで
は、製造及び校正が高価となつた。
には、全体として多く部品が必要であると共に多
くの異なる種類の部品が必要であるという欠点が
あつた。よつて、従来のＤ／Ａ変換器システムで
は、製造及び校正が高価となつた。
したがつて本発明の目的は、構成が簡単で、製
造及び校正が安価にできるＤ／Ａ変換器の提供に
ある。
造及び校正が安価にできるＤ／Ａ変換器の提供に
ある。
本発明のＤ／Ａ変換器は、所定振幅の電流を回
路ノード（接続点）に供給する電流源と、この回
路ノードに接続され、基準電位端子への第１電流
経路及び出力端子への第２電流経路を決めるスイ
ツチ手段とを具えている。このスイツチ手段は、
入力端子及び基準端子を具えており、入力端子に
おいて、１つの２進デジツトの第１デジタル信号
を受けて、アナログ形式に変換する。基準端子の
電圧が入力端子の電圧よりも高くなる第１状態に
おいて、回路ノードに供給された電流を出力端子
に出力する。また、基準端子の電圧が入力端子の
電圧よりも低い第２状態において、電流を基準電
位端子に出力する。Ｄ／Ａ変換器は、レベル・シ
フト回路網も具えており、この回路網は、１つの
２進デジツトの第２デジタル信号を受け、この第
２デジタル信号が論理“０”か“１”かに応じた
電圧の出力信号を発生する。第２デジタル信号が
論理“０”のとき、出力信号の電圧は第１デジタ
ル信号が論理“０”及び“１”の夫々に対応する
電圧レベルの中間となる。また、第２デジタル信
号が論理“１”のとき、出力信号電圧は第１デジ
タル信号が論理“１”に対応する電圧レベルより
も高い。レベル・シフト回路網の出力信号をスイ
ツチ手段の基準端子に供給する。
路ノード（接続点）に供給する電流源と、この回
路ノードに接続され、基準電位端子への第１電流
経路及び出力端子への第２電流経路を決めるスイ
ツチ手段とを具えている。このスイツチ手段は、
入力端子及び基準端子を具えており、入力端子に
おいて、１つの２進デジツトの第１デジタル信号
を受けて、アナログ形式に変換する。基準端子の
電圧が入力端子の電圧よりも高くなる第１状態に
おいて、回路ノードに供給された電流を出力端子
に出力する。また、基準端子の電圧が入力端子の
電圧よりも低い第２状態において、電流を基準電
位端子に出力する。Ｄ／Ａ変換器は、レベル・シ
フト回路網も具えており、この回路網は、１つの
２進デジツトの第２デジタル信号を受け、この第
２デジタル信号が論理“０”か“１”かに応じた
電圧の出力信号を発生する。第２デジタル信号が
論理“０”のとき、出力信号の電圧は第１デジタ
ル信号が論理“０”及び“１”の夫々に対応する
電圧レベルの中間となる。また、第２デジタル信
号が論理“１”のとき、出力信号電圧は第１デジ
タル信号が論理“１”に対応する電圧レベルより
も高い。レベル・シフト回路網の出力信号をスイ
ツチ手段の基準端子に供給する。
以下、添付図を参照して本発明の好適な実施例
を説明する。本発明の好適な実施例であるカラ
ー・ビデオＤ／Ａ変換器システムは、入力ライン
１０を具えており、並列８ビツト・ワードのスト
リームを受ける。２つのカラー情報ビツト（最上
位ビツトMSB及び最下位ビツトLSB）をＤ／Ａ
変換器１２Ｒ，１２Ｇ及び１２Ｂに夫々供給し、
カラーCRT（図示せず）の赤、緑及び青の電子銃
を駆動するアナログ信号を発生する。ライン１０
のビツトはTTL電圧レベルであるので、ライン
１０の導体上の電圧が０〜0.8ボルトのとき論理
“０”を表わし、導体上の電圧が2.0〜5.0ボルト
のとき論理“１”を表わす。
を説明する。本発明の好適な実施例であるカラ
ー・ビデオＤ／Ａ変換器システムは、入力ライン
１０を具えており、並列８ビツト・ワードのスト
リームを受ける。２つのカラー情報ビツト（最上
位ビツトMSB及び最下位ビツトLSB）をＤ／Ａ
変換器１２Ｒ，１２Ｇ及び１２Ｂに夫々供給し、
カラーCRT（図示せず）の赤、緑及び青の電子銃
を駆動するアナログ信号を発生する。ライン１０
のビツトはTTL電圧レベルであるので、ライン
１０の導体上の電圧が０〜0.8ボルトのとき論理
“０”を表わし、導体上の電圧が2.0〜5.0ボルト
のとき論理“１”を表わす。
Ｄ／Ａ変換器１２の各々は、レベル・シフト回
路１４を具えており、この回路１４は、対応する
デジタル・カラー情報信号のLSB及びMSBを受
ける。レベル・シフト回路１４Ｇは、ライン１０
の各ビツト・ワードの残りの２ビツトも受ける。
これら２ビツトは夫々ブランキング情報（BLK）
及び同期情報（SYNC）である。レベル・シフト
回路１４は、ライン１０から受けた正TTL電圧
レベルを負電圧レベルLSB′，MSB′，BLK′及び
SYNC′に変換する。例えば、これら変換した電
圧レベルは、LSB及びMSB用の論理“０”が−
5.3ボルトでもよく、論理“１”が−2.4ボルトで
もよい。BLK′及び′に対応する電圧レベル
は夫々−0.2ボルト及び−3.4ボルトでもよく、ま
たSYNC′及び′に対応する電圧レベルは
夫々−18ボルト及び−19ボルトでもよい。信号
LSB′及びMSB′を夫々のトランジスタＱ１及びＱ
３のベースに供給し、信号BLK′をトランジスタ
Ｑ２及びＱ４のベースに供給する。トランジスタ
対Ｑ１及びＱ２とＱ３及びＱ４の各々を共通エミ
ツタ構成に接続する。すなわち、各対のトランジ
スタのエミツタを電流源に接続する。トランジス
タＱ１及びＱ２に接続された電流源１６は電流Ｉ
を供給する一方、トランジスタＱ３及びＱ４に接
続された電流源１８は電流２Ｉを供給する。特定
の実施例においては、Ｉは8.2mAでもよい。トラ
ンジスタＱ１及びＱ２とＱ３及びＱ４との各対
は、電流切替比較器（スイツチ手段）を構成し、
電流源１６又は１８が供給する電流を出力端子２
０から引き込むか、又は接地から引き込むかを決
定する。
路１４を具えており、この回路１４は、対応する
デジタル・カラー情報信号のLSB及びMSBを受
ける。レベル・シフト回路１４Ｇは、ライン１０
の各ビツト・ワードの残りの２ビツトも受ける。
これら２ビツトは夫々ブランキング情報（BLK）
及び同期情報（SYNC）である。レベル・シフト
回路１４は、ライン１０から受けた正TTL電圧
レベルを負電圧レベルLSB′，MSB′，BLK′及び
SYNC′に変換する。例えば、これら変換した電
圧レベルは、LSB及びMSB用の論理“０”が−
5.3ボルトでもよく、論理“１”が−2.4ボルトで
もよい。BLK′及び′に対応する電圧レベル
は夫々−0.2ボルト及び−3.4ボルトでもよく、ま
たSYNC′及び′に対応する電圧レベルは
夫々−18ボルト及び−19ボルトでもよい。信号
LSB′及びMSB′を夫々のトランジスタＱ１及びＱ
３のベースに供給し、信号BLK′をトランジスタ
Ｑ２及びＱ４のベースに供給する。トランジスタ
対Ｑ１及びＱ２とＱ３及びＱ４の各々を共通エミ
ツタ構成に接続する。すなわち、各対のトランジ
スタのエミツタを電流源に接続する。トランジス
タＱ１及びＱ２に接続された電流源１６は電流Ｉ
を供給する一方、トランジスタＱ３及びＱ４に接
続された電流源１８は電流２Ｉを供給する。特定
の実施例においては、Ｉは8.2mAでもよい。トラ
ンジスタＱ１及びＱ２とＱ３及びＱ４との各対
は、電流切替比較器（スイツチ手段）を構成し、
電流源１６又は１８が供給する電流を出力端子２
０から引き込むか、又は接地から引き込むかを決
定する。
信号BLKが生じる（論理“１”になる）と、
負電圧信号BLK′の値は、信号LBS及びMSBの状
態に関係なくトランジスタＱ２及びＱ４が夫々電
流Ｉ及び２Ｉを流すような値になる。よつて全電
流３Ｉが出力端子２０から引き込まれた結果、端
子２０は低電圧となる。信号BLKが生じている
期間に信号SYNCも生じる（論理“１”になる）
と、レベル・シフトされた信号SYNC′が論理制
御電流源２２を切替えて、端子２０Ｇから付加電
流Isync（例えば2mA）を引き込むので、端子２
０Ｇは更に低電圧になる。信号BLKが生じてい
るとき以外は、信号SYNCが生じないことが理解
できよう。
負電圧信号BLK′の値は、信号LBS及びMSBの状
態に関係なくトランジスタＱ２及びＱ４が夫々電
流Ｉ及び２Ｉを流すような値になる。よつて全電
流３Ｉが出力端子２０から引き込まれた結果、端
子２０は低電圧となる。信号BLKが生じている
期間に信号SYNCも生じる（論理“１”になる）
と、レベル・シフトされた信号SYNC′が論理制
御電流源２２を切替えて、端子２０Ｇから付加電
流Isync（例えば2mA）を引き込むので、端子２
０Ｇは更に低電圧になる。信号BLKが生じてい
るとき以外は、信号SYNCが生じないことが理解
できよう。
信号BLKが生じないと、負電圧ロジツク信号
BLK′の値は、信号LSB′及びMSB′が論理“０”
及び“１”のときの電圧レベルの間の値となる。
よつて、信号BLKが生じてなく、信号LSB又は
MSBが論理“０”のとき、電流源１６又は１８
が供給する電流は、どの場合もトランジスタＱ２
又はＱ４を通過し、出力端子２０から引き込まれ
る。信号BLKが発生しておらず、LSB又はMSB
が論理“１”のとき、電流源１６又は１８が供給
する電流は、トランジスタＱ１又はＱ３を介して
接地から引き込まれる。トランジスタＱ２及びＱ
４のコレクタ電流は加算され、信号BLKが生じ
ないと、総計電流には信号LSB及びMSBの値に
応じて４つの可能な値がある。
BLK′の値は、信号LSB′及びMSB′が論理“０”
及び“１”のときの電圧レベルの間の値となる。
よつて、信号BLKが生じてなく、信号LSB又は
MSBが論理“０”のとき、電流源１６又は１８
が供給する電流は、どの場合もトランジスタＱ２
又はＱ４を通過し、出力端子２０から引き込まれ
る。信号BLKが発生しておらず、LSB又はMSB
が論理“１”のとき、電流源１６又は１８が供給
する電流は、トランジスタＱ１又はＱ３を介して
接地から引き込まれる。トランジスタＱ２及びＱ
４のコレクタ電流は加算され、信号BLKが生じ
ないと、総計電流には信号LSB及びMSBの値に
応じて４つの可能な値がある。
抵抗器Ｒ１及びＲ２から成る抵抗回路網に端子
２０を接続する。75オームの伝送線を用いる従来
のカラー・モニタの場合には、端子２０をオープ
ン回路に接続した際にその端子電圧が−0.8ボル
ト及び＋２ボルトの間で変化するように抵抗器Ｒ
１及びＲ２の抵抗値を選択する。すなわち、端子
２０の出力抵抗を75オームにする。上述した電流
値の場合は、抵抗器Ｒ１及びＲ２の抵抗値を夫々
191オーム及び124オームとする。75オームの抵抗
値の抵抗器Ｒ３で終端された伝送線に端子２０を
接続すると、端子２０の電圧は通常のビデオ標準
に応じて−0.4ボルト及び１ボルトの間で変化す
る。
２０を接続する。75オームの伝送線を用いる従来
のカラー・モニタの場合には、端子２０をオープ
ン回路に接続した際にその端子電圧が−0.8ボル
ト及び＋２ボルトの間で変化するように抵抗器Ｒ
１及びＲ２の抵抗値を選択する。すなわち、端子
２０の出力抵抗を75オームにする。上述した電流
値の場合は、抵抗器Ｒ１及びＲ２の抵抗値を夫々
191オーム及び124オームとする。75オームの抵抗
値の抵抗器Ｒ３で終端された伝送線に端子２０を
接続すると、端子２０の電圧は通常のビデオ標準
に応じて−0.4ボルト及び１ボルトの間で変化す
る。
上述は、特定のカラー・ビデオ用Ｄ／Ａ変換器
について説明したが、本発明の要旨を逸脱するこ
となく種々の変更が可能である。例えば、BLK
及びSYNC信号を赤Ｄ／Ａ変換器チヤンネル又は
青Ｄ／Ａ変換器チヤンネルに供給してもよいし、
これらBLK及びSYNC信号を異なるＤ／Ａ変換
器チヤンネルに供給してもよい。１つ以上のＤ／
Ａ変換器チヤンネルのカラー情報ビツトの数を増
やし、これに対応して電流スイツチ及び電流源の
数も増やして、分解能を上げてもよい。
について説明したが、本発明の要旨を逸脱するこ
となく種々の変更が可能である。例えば、BLK
及びSYNC信号を赤Ｄ／Ａ変換器チヤンネル又は
青Ｄ／Ａ変換器チヤンネルに供給してもよいし、
これらBLK及びSYNC信号を異なるＤ／Ａ変換
器チヤンネルに供給してもよい。１つ以上のＤ／
Ａ変換器チヤンネルのカラー情報ビツトの数を増
やし、これに対応して電流スイツチ及び電流源の
数も増やして、分解能を上げてもよい。
２ビツトのデジタル信号を夫々レベル・シフト
させ、一方を基準レベルとして他方を信号レベル
として比較器で比較し、信号レベルの２つのレベ
ル間に基準レベルの一方のレベルを設定し、基準
レベルの他方のレベルを信号レベルの２つのレベ
ル間の範囲外に設定することにより、所定電流を
第１及び第２電流路の何れかに流すように構成し
ている。これにより、基準レベルの状態によつて
出力レベルを強制的に固定させたり、信号レベル
の状態に応じたアナログ出力レベルを発生させた
りすることが出来る。本発明の構成は、２つのレ
ベル・シフト回路、１つの比較器及び１つの定電
流源を基本構成としているので、従来に比べ格段
に構成を簡単化し得る。また、ブランキング信号
（BLK）のように、必要に応じて強制的に出力レ
ベルを固定する必要のあるデジタル・ビデオ信号
等の場合に特に好適である。更に、多ビツト数の
デジタル信号を変換する為には、上述の実施例の
ように、上記基本構成をビツト数だけ並列接続す
る際に全ての比較器の基準レベルを共通にし、且
つ定電流源の電流値を２つの累乗の割合で変化さ
せるだけで、簡単な構成で多ビツト用の回路を容
易に実現し得る。
させ、一方を基準レベルとして他方を信号レベル
として比較器で比較し、信号レベルの２つのレベ
ル間に基準レベルの一方のレベルを設定し、基準
レベルの他方のレベルを信号レベルの２つのレベ
ル間の範囲外に設定することにより、所定電流を
第１及び第２電流路の何れかに流すように構成し
ている。これにより、基準レベルの状態によつて
出力レベルを強制的に固定させたり、信号レベル
の状態に応じたアナログ出力レベルを発生させた
りすることが出来る。本発明の構成は、２つのレ
ベル・シフト回路、１つの比較器及び１つの定電
流源を基本構成としているので、従来に比べ格段
に構成を簡単化し得る。また、ブランキング信号
（BLK）のように、必要に応じて強制的に出力レ
ベルを固定する必要のあるデジタル・ビデオ信号
等の場合に特に好適である。更に、多ビツト数の
デジタル信号を変換する為には、上述の実施例の
ように、上記基本構成をビツト数だけ並列接続す
る際に全ての比較器の基準レベルを共通にし、且
つ定電流源の電流値を２つの累乗の割合で変化さ
せるだけで、簡単な構成で多ビツト用の回路を容
易に実現し得る。
添付図は本発明の好適な一実施例の回路図であ
る。 図において、１４はレベル・シフト回路、１６
及び１８は電流源、Ｑ１及びＱ２並びにＱ３及び
Ｑ４は夫々比較器を構成している。
る。 図において、１４はレベル・シフト回路、１６
及び１８は電流源、Ｑ１及びＱ２並びにＱ３及び
Ｑ４は夫々比較器を構成している。
Claims (1)
- 【特許請求の範囲】 １ １ビツトの入力デジタル信号を対応するアナ
ログ信号に変換するデジタル・アナログ変換器で
あつて、 上記１ビツトの入力デジタル信号の第１又は第
２状態に応じて、夫々第１又は第２信号レベルを
出力する第１レベル・シフト回路と、 １ビツトの制御デジタル信号を受け、該制御デ
ジタル信号の第１又は第２状態に応じて、上記第
１レベル・シフト回路の上記第１及び第２信号レ
ベルの間の範囲外の第１基準レベル又は上記第１
レベル・シフト回路の上記第１及び第２信号レベ
ル間の範囲内の第２基準レベルを夫々出力する第
２レベル・シフト回路と、 所定の電流を発生する電流源と、 上記第１及び第２レベル・シフト回路の出力を
比較し、この比較結果に応じて、上記電流源の出
力端及び基準電位源間の第１電流路に上記所定の
電流を流すか、又は上記電流源の出力端及び上記
デジタル・アナログ変換器の出力端子間の第２電
流路に上記所定の電流を流すかの何れかを選択す
る比較器とを具え、 該比較器は、上記第２レベル・シフト回路の出
力が上記第１基準レベルのときには、上記第１レ
ベル・シフト回路の出力の状態にかかわらず上記
第２電流路を選択し、上記第２レベル・シフト回
路の出力が上記第２基準レベルのときには、上記
第１レベル・シフト回路の出力の上記第１又は第
２信号レベルに応じて、夫々上記第１又は第２電
流路を選択することを特徴とするデジタル・アナ
ログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/786,447 US4721943A (en) | 1985-10-11 | 1985-10-11 | Digital-to-analog converter for video application |
| US786447 | 1985-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292619A JPS6292619A (ja) | 1987-04-28 |
| JPH0253976B2 true JPH0253976B2 (ja) | 1990-11-20 |
Family
ID=25138607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61237805A Granted JPS6292619A (ja) | 1985-10-11 | 1986-10-06 | デジタル・アナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4721943A (ja) |
| JP (1) | JPS6292619A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920344A (en) * | 1985-03-11 | 1990-04-24 | Ncr Corporation | Digitally compensated multiplying digital to analog converter |
| JPH01225224A (ja) * | 1988-03-03 | 1989-09-08 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
| US5126726A (en) * | 1989-12-27 | 1992-06-30 | General Electric Company | Picture element encoding |
| US5122792A (en) * | 1990-06-21 | 1992-06-16 | David Sarnoff Research Center, Inc. | Electronic time vernier circuit |
| AU656057B2 (en) * | 1992-03-27 | 1995-01-19 | Milliken & Company | Method and apparatus for reproducing blended colorants on an electronic display |
| EP0621729B1 (de) * | 1993-04-22 | 1998-02-25 | Siemens Aktiengesellschaft | Einrichtung zum Darstellen eines ersten Bildes und eines zweiten Bildes auf einem Bilschirm |
| US5959601A (en) * | 1997-03-18 | 1999-09-28 | Ati Technologies, Inc | Method and apparatus for parallel in serial out transmission |
| US6118438A (en) * | 1997-03-18 | 2000-09-12 | Ati Technologies, Inc. | Low comment mode impedence differential driver and applications thereof |
| US6452591B1 (en) | 1999-08-09 | 2002-09-17 | Ati International Srl | Method and apparatus for a data transmitter |
| JP4000147B2 (ja) * | 2004-12-28 | 2007-10-31 | 康久 内田 | 半導体装置及びレベルシフト回路 |
| FR3047380B1 (fr) * | 2016-01-29 | 2018-05-18 | STMicroelectronics (Alps) SAS | Detection d'un branchement analogique dans un decodeur video |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961326A (en) * | 1974-09-12 | 1976-06-01 | Analog Devices, Inc. | Solid state digital to analog converter |
| JPS52114258A (en) * | 1976-03-22 | 1977-09-24 | Nec Corp | Decoder device |
| US4575714A (en) * | 1984-03-12 | 1986-03-11 | Tegal Corporation | Module presence sensor |
-
1985
- 1985-10-11 US US06/786,447 patent/US4721943A/en not_active Expired - Fee Related
-
1986
- 1986-10-06 JP JP61237805A patent/JPS6292619A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4721943A (en) | 1988-01-26 |
| JPS6292619A (ja) | 1987-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344857B1 (en) | Gamma correction circuit | |
| US5303055A (en) | Method and apparatus to improve a video signal | |
| JP2790280B2 (ja) | 自動利得制御回路を持つアナログーデジタル変換装置 | |
| US6674413B2 (en) | Display control apparatus | |
| JPH0253976B2 (ja) | ||
| US8339301B2 (en) | Gamma voltage generator and DAC having gamma voltage generator | |
| US6020921A (en) | Simple gamma correction circuit for multimedia | |
| US3946275A (en) | Binary switching video amplifier | |
| US4642690A (en) | Digital video signal processor with analog level control | |
| US7129878B1 (en) | Digital to analog converter | |
| KR100674924B1 (ko) | 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법 | |
| US4217574A (en) | Analog to digital converter having nonlinear amplitude transformation | |
| US4346399A (en) | Color temperature control circuit | |
| EP0331506B1 (en) | Automatic gain control system | |
| KR100733747B1 (ko) | 데이터 전송 방법, 데이터 전송 회로, 출력 회로, 입력회로, 반도체 장치 및 전자장치 | |
| EP0940798A1 (en) | Driving circuit for liquid crystal display | |
| US7403233B1 (en) | Video circuitry for controlling signal gain and reference black level | |
| JPH0326547Y2 (ja) | ||
| JP2001359113A (ja) | オンスクリーンディスプレイ回路及び画像表示回路 | |
| US5905454A (en) | Digital-to-analog converter with complementary outputs | |
| JPS6387894A (ja) | Ｒｇｂ処理回路 | |
| JPS6165675A (ja) | デイジタル方式テレビジヨン受像機のコントラスト制御方式 | |
| JP3112349B2 (ja) | アナログ−デジタルコンバータ | |
| KR100225578B1 (ko) | 감마 보정 회로 | |
| JPH04340815A (ja) | ディジタルアナログ変換器 |