JPH04340815A - ディジタルアナログ変換器 - Google Patents
ディジタルアナログ変換器Info
- Publication number
- JPH04340815A JPH04340815A JP3140856A JP14085691A JPH04340815A JP H04340815 A JPH04340815 A JP H04340815A JP 3140856 A JP3140856 A JP 3140856A JP 14085691 A JP14085691 A JP 14085691A JP H04340815 A JPH04340815 A JP H04340815A
- Authority
- JP
- Japan
- Prior art keywords
- output
- crt
- converter
- digital signal
- weighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号を用い
て、ＣＲＴ（カソードレイチューブ）に階調性のある画
像を表示するような場合に使用されるディジタルアナロ
グ変換器に関する。
て、ＣＲＴ（カソードレイチューブ）に階調性のある画
像を表示するような場合に使用されるディジタルアナロ
グ変換器に関する。
【０００２】
【従来の技術】ディジタル信号を用いて階調性のある画
像信号を得た場合、その画像をＣＲＴに表示するために
は、ディジタル信号をアナログ信号に変換するディジタ
ルアナログ（Ｄ／Ａ）変換器が必要となる。図２に、従
来のＤ／Ａ変換器結線図を示す。図の変換器には、４ビ
ットパラレルのディジタル信号が入力する。このディジ
タル信号を、下位ビットから順に、Ｘ１，Ｘ２，Ｘ３，
Ｘ４と表するものとする。これらの信号は、それぞれオ
ープンコレクタ出力タイプのインバータＢ１，Ｂ２，Ｂ
３，Ｂ４を介してこの回路に入力する。インバータＢ１
，Ｂ２，Ｂ３，Ｂ４の出力側には、それぞれ重み付け抵
抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が接続されている。そしてこ
れらの重み付け抵抗Ｒ１〜Ｒ４の一端はすべて、分圧抵
抗ＲＤを介して電源９に接続されている。この回路の出
力トランジスタＴＲは、ＮＰＮタイプのトランジスタか
ら成り、コレクタを電源９に、ベースをインバータＢ１
〜Ｂ４と分圧抵抗ＲＤの接続部に、エミッタを出力抵抗
ＲＯに接続している。この出力抵抗ＲＯの一端は、接地
されている。この回路の出力は、トランジスタＴＲのエ
ミッタから得る、いわゆるエミッタフォロワ方式とされ
ている。この回路のより具体的な説明を行う前に、この
回路が利用される装置の説明を行う。
像信号を得た場合、その画像をＣＲＴに表示するために
は、ディジタル信号をアナログ信号に変換するディジタ
ルアナログ（Ｄ／Ａ）変換器が必要となる。図２に、従
来のＤ／Ａ変換器結線図を示す。図の変換器には、４ビ
ットパラレルのディジタル信号が入力する。このディジ
タル信号を、下位ビットから順に、Ｘ１，Ｘ２，Ｘ３，
Ｘ４と表するものとする。これらの信号は、それぞれオ
ープンコレクタ出力タイプのインバータＢ１，Ｂ２，Ｂ
３，Ｂ４を介してこの回路に入力する。インバータＢ１
，Ｂ２，Ｂ３，Ｂ４の出力側には、それぞれ重み付け抵
抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が接続されている。そしてこ
れらの重み付け抵抗Ｒ１〜Ｒ４の一端はすべて、分圧抵
抗ＲＤを介して電源９に接続されている。この回路の出
力トランジスタＴＲは、ＮＰＮタイプのトランジスタか
ら成り、コレクタを電源９に、ベースをインバータＢ１
〜Ｂ４と分圧抵抗ＲＤの接続部に、エミッタを出力抵抗
ＲＯに接続している。この出力抵抗ＲＯの一端は、接地
されている。この回路の出力は、トランジスタＴＲのエ
ミッタから得る、いわゆるエミッタフォロワ方式とされ
ている。この回路のより具体的な説明を行う前に、この
回路が利用される装置の説明を行う。
【０００３】図３に、一般のＣＲＴインタフェース装置
ブロック図を示す。図の装置は、ディジタル輝度信号２
をＤ／Ａ変換器１に受け入れ、アナログ輝度信号３を得
て、ＣＲＴ４に画像を表示するものである。このような
装置のＤ／Ａ変換器１として、図２に示すような回路が
使用される。再び図２に戻って、このＤ／Ａ変換器のイ
ンバータＢ１〜Ｂ４は、先に説明したようにオープンコ
レクタ出力特性を示し、入力信号がハイレベルの場合に
はロウレベル、入力信号がロウレベルの場合にはハイイ
ンピーダンスの状態を示す回路である。また、重み付け
抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、ここでは次の （１）
式に示すようにその値が選定される。 Ｒ１＝２Ｒ２＝４Ｒ３＝８Ｒ４ … （１）この
ように、重み付け抵抗の値を選定すると、インバータＢ
１〜Ｂ４の一つまたは複数のインバータがその出力をロ
ウレベルにすると、１〜４個の重み付け抵抗が各種の組
み合せで並列接続される。
ブロック図を示す。図の装置は、ディジタル輝度信号２
をＤ／Ａ変換器１に受け入れ、アナログ輝度信号３を得
て、ＣＲＴ４に画像を表示するものである。このような
装置のＤ／Ａ変換器１として、図２に示すような回路が
使用される。再び図２に戻って、このＤ／Ａ変換器のイ
ンバータＢ１〜Ｂ４は、先に説明したようにオープンコ
レクタ出力特性を示し、入力信号がハイレベルの場合に
はロウレベル、入力信号がロウレベルの場合にはハイイ
ンピーダンスの状態を示す回路である。また、重み付け
抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、ここでは次の （１）
式に示すようにその値が選定される。 Ｒ１＝２Ｒ２＝４Ｒ３＝８Ｒ４ … （１）この
ように、重み付け抵抗の値を選定すると、インバータＢ
１〜Ｂ４の一つまたは複数のインバータがその出力をロ
ウレベルにすると、１〜４個の重み付け抵抗が各種の組
み合せで並列接続される。
【０００４】従って、重み付け抵抗Ｒ１〜Ｒ４と分圧抵
抗ＲＤの接続点、即ちトランジスタＴＲのベース電圧は
、重み付け抵抗Ｒ１〜Ｒ４の合成抵抗と分圧抵抗ＲＤの
値の比によって定まる。上記 （１）式のように各分圧
抵抗の値を選定しておくと、４ビットのディジタル信号
によって、１６段階のベース電圧を得ることができる。 出力トランジスタＴＲのエミッタ電圧は、上記ベース電
圧にエミッタ−ベース間電圧ＶＢＥを加算した値となる
。エミッタ−ベース間電圧ＶＢＥは、通常 ０．６ボル
ト程度で一定の値を示す。このＤ／Ａ変換器のベース電
圧をＶＢ 、出力電圧をＶ０ と表示すれば、その出力
構成は次のようになる。
抗ＲＤの接続点、即ちトランジスタＴＲのベース電圧は
、重み付け抵抗Ｒ１〜Ｒ４の合成抵抗と分圧抵抗ＲＤの
値の比によって定まる。上記 （１）式のように各分圧
抵抗の値を選定しておくと、４ビットのディジタル信号
によって、１６段階のベース電圧を得ることができる。 出力トランジスタＴＲのエミッタ電圧は、上記ベース電
圧にエミッタ−ベース間電圧ＶＢＥを加算した値となる
。エミッタ−ベース間電圧ＶＢＥは、通常 ０．６ボル
ト程度で一定の値を示す。このＤ／Ａ変換器のベース電
圧をＶＢ 、出力電圧をＶ０ と表示すれば、その出力
構成は次のようになる。
【０００５】図４に、階調毎のアナログ出力特性説明図
を示す。図中（ａ）は、信号の階調を１６段階で表示し
ており、（ｂ）〜（ｅ）は、それぞれ４ビットのディジ
タル信号Ｘ４〜Ｘ１の各ビットの信号レベルを表してい
る。なお、これらの信号はいずれもロウアクティブとし
、ロウレベルの場合に有効であるものとする。また、図
４（ｆ）は、図２に示したアナログ出力信号レベルを表
す。図のように、図２に示したような条件でＤ／Ａ変換
器を駆動すると、入力ディジタル信号に対し、等間隔で
直線的、かつ階段状に増加する出力電圧Ｖ０ が得られ
る。入力信号が４ビットでなく、８ビットあるいは１６
ビットなどのように、ビット数が増加しても同様の構成
となる。
を示す。図中（ａ）は、信号の階調を１６段階で表示し
ており、（ｂ）〜（ｅ）は、それぞれ４ビットのディジ
タル信号Ｘ４〜Ｘ１の各ビットの信号レベルを表してい
る。なお、これらの信号はいずれもロウアクティブとし
、ロウレベルの場合に有効であるものとする。また、図
４（ｆ）は、図２に示したアナログ出力信号レベルを表
す。図のように、図２に示したような条件でＤ／Ａ変換
器を駆動すると、入力ディジタル信号に対し、等間隔で
直線的、かつ階段状に増加する出力電圧Ｖ０ が得られ
る。入力信号が４ビットでなく、８ビットあるいは１６
ビットなどのように、ビット数が増加しても同様の構成
となる。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
な回路により駆動されるＣＲＴは、次のような特性を持
つ。図５に、一般のＣＲＴ輝度特性説明図を示す。図の
グラフは、横軸に入力電圧を、縦軸にＣＲＴの輝度を表
したものである。図のように、一般のＣＲＴは入力電圧
に対し、論理的には実線７に示すような輝度変化をする
はずだが、実際にはその輝度が破線８に示すように直線
的な変化をせず、入力電圧が低い場合には輝度変化が小
さく、入力電圧が高い場合には輝度変化が大きくなるよ
うな特性を持つ。このようなＣＲＴに対し、先に図２に
おいて説明したＤ／Ａ変換器を使用すると、次のような
問題が生じる。
な回路により駆動されるＣＲＴは、次のような特性を持
つ。図５に、一般のＣＲＴ輝度特性説明図を示す。図の
グラフは、横軸に入力電圧を、縦軸にＣＲＴの輝度を表
したものである。図のように、一般のＣＲＴは入力電圧
に対し、論理的には実線７に示すような輝度変化をする
はずだが、実際にはその輝度が破線８に示すように直線
的な変化をせず、入力電圧が低い場合には輝度変化が小
さく、入力電圧が高い場合には輝度変化が大きくなるよ
うな特性を持つ。このようなＣＲＴに対し、先に図２に
おいて説明したＤ／Ａ変換器を使用すると、次のような
問題が生じる。
【０００７】図６に、従来の階調に対するＣＲＴ輝度特
性を示す。図の（ａ）部分には、アナログ出力信号レベ
ルを示す。この特性は、先に図４（ｆ）を用いて説明し
たものと同一である。このような出力信号レベルで一般
のＣＲＴを駆動すると、図６（ｂ）のようなＣＲＴ輝度
特性の場合、同図（ｃ）に示すように各信号に対する輝
度が決定される。即ち、階調がＦから０までの１６段階
に変化する場合、ＣＲＴの輝度特性は、図６（ｃ）に示
す破線１１のように直線的であることが好ましい。しか
しながら、実際には低階調部分では輝度変化が小さく、
高階調部分では輝度変化が大きくなるような曲線的な特
性（波形１０）となる。これでは、輝度の低い部分では
輝度の差を出し難く、逆に輝度の高い部分では輝度の差
が大きくなりすぎてしまうという問題があった。本発明
は、以上の点に着目してなされたもので、この種の回路
において、階調に対応して、ＣＲＴの輝度がほぼ直線的
に変化するように制御できるディジタルアナログ変換器
を提供することを目的とするものである。
性を示す。図の（ａ）部分には、アナログ出力信号レベ
ルを示す。この特性は、先に図４（ｆ）を用いて説明し
たものと同一である。このような出力信号レベルで一般
のＣＲＴを駆動すると、図６（ｂ）のようなＣＲＴ輝度
特性の場合、同図（ｃ）に示すように各信号に対する輝
度が決定される。即ち、階調がＦから０までの１６段階
に変化する場合、ＣＲＴの輝度特性は、図６（ｃ）に示
す破線１１のように直線的であることが好ましい。しか
しながら、実際には低階調部分では輝度変化が小さく、
高階調部分では輝度変化が大きくなるような曲線的な特
性（波形１０）となる。これでは、輝度の低い部分では
輝度の差を出し難く、逆に輝度の高い部分では輝度の差
が大きくなりすぎてしまうという問題があった。本発明
は、以上の点に着目してなされたもので、この種の回路
において、階調に対応して、ＣＲＴの輝度がほぼ直線的
に変化するように制御できるディジタルアナログ変換器
を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明のディジタルアナ
ログ変換器は、入力ディジタル信号により、複数の重み
付け抵抗による合成抵抗を選択して、この合成抵抗の端
子電圧によって入力ディジタル信号に対応する出力アナ
ログ信号を得るものにおいて、前記重み付け抵抗を複数
の抵抗群に区分して、それぞれ同一入力ディジタル信号
に対し、異なる出力傾斜特性が得られるよう、前記各群
の重み付け抵抗の値を選定し、目標とする出力傾斜特性
に合わせて、前記入力ディジタル信号の値に応じて、前
記重み付け抵抗群の選択を切り換える特性選択部を設け
たことをことを特徴とするものである。
ログ変換器は、入力ディジタル信号により、複数の重み
付け抵抗による合成抵抗を選択して、この合成抵抗の端
子電圧によって入力ディジタル信号に対応する出力アナ
ログ信号を得るものにおいて、前記重み付け抵抗を複数
の抵抗群に区分して、それぞれ同一入力ディジタル信号
に対し、異なる出力傾斜特性が得られるよう、前記各群
の重み付け抵抗の値を選定し、目標とする出力傾斜特性
に合わせて、前記入力ディジタル信号の値に応じて、前
記重み付け抵抗群の選択を切り換える特性選択部を設け
たことをことを特徴とするものである。
【０００９】
【作用】この変換器は同じ入力ディジタル信号によって
、異なる出力傾斜特性が得られるような重み付け抵抗の
抵抗群を複数用意しておく。そして、目標とする出力傾
斜特性に最も適合する抵抗群を選択し、アナログ信号へ
の変換を行わせる。これによって、変換器の出力特性を
自由な傾斜に合わせることができ、ＣＲＴの制御をより
実用的に行うことができる。
、異なる出力傾斜特性が得られるような重み付け抵抗の
抵抗群を複数用意しておく。そして、目標とする出力傾
斜特性に最も適合する抵抗群を選択し、アナログ信号へ
の変換を行わせる。これによって、変換器の出力特性を
自由な傾斜に合わせることができ、ＣＲＴの制御をより
実用的に行うことができる。
【００１０】
【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明のＤ／Ａ変換器結線図である。 図の回路は、先に図２を用いて説明した従来の回路と同
様に、４ビットのディジタル信号Ｘ１〜Ｘ４を受け入れ
て、アナログ出力電圧Ｖ０ を得る回路である。この回
路の出力トランジスタＴＲ及び出力抵抗Ｒ０、分圧抵抗
ＲＤなどの構成や結線は、図２を用いて説明した、従来
の回路と変わるところはない。即ち、図１の回路は、出
力トランジスタＴＲのベース電圧ＶＢ を、入力アナロ
グ信号のレベルに合わせて変化させ、対応するアナログ
出力電圧Ｖ０ を得る回路である。ここで、出力トラン
ジスタＴＲのベース電圧ＶＢ を変化するため、本発明
の変換器には、インバータＭ，ＭＣと７個のドライバナ
ンドゲートＧＡ１〜ＧＡ３，ＧＢ１〜ＧＢ３及びＧＣと
、同じく重み付け抵抗ＲＡ１〜ＲＡ３，ＲＢ１〜ＲＢ３
及びＲＣを設けている。
明する。図１は、本発明のＤ／Ａ変換器結線図である。 図の回路は、先に図２を用いて説明した従来の回路と同
様に、４ビットのディジタル信号Ｘ１〜Ｘ４を受け入れ
て、アナログ出力電圧Ｖ０ を得る回路である。この回
路の出力トランジスタＴＲ及び出力抵抗Ｒ０、分圧抵抗
ＲＤなどの構成や結線は、図２を用いて説明した、従来
の回路と変わるところはない。即ち、図１の回路は、出
力トランジスタＴＲのベース電圧ＶＢ を、入力アナロ
グ信号のレベルに合わせて変化させ、対応するアナログ
出力電圧Ｖ０ を得る回路である。ここで、出力トラン
ジスタＴＲのベース電圧ＶＢ を変化するため、本発明
の変換器には、インバータＭ，ＭＣと７個のドライバナ
ンドゲートＧＡ１〜ＧＡ３，ＧＢ１〜ＧＢ３及びＧＣと
、同じく重み付け抵抗ＲＡ１〜ＲＡ３，ＲＢ１〜ＲＢ３
及びＲＣを設けている。
【００１１】ドライバナンドゲートＧＡ１〜ＧＡ３には
、それぞれディジタル信号の下位ビットＸ１，Ｘ２，Ｘ
３が入力されるよう結線されている。また、ドライバナ
ンドゲートＧＢ１〜ＧＢ３にも、同様に入力ディジタル
信号の下位ビットＸ１，Ｘ２，Ｘ３がそれぞれ入力され
るよう結線されている。そして、インバータＭとインバ
ータＭＣには、いずれも入力ディジタル信号の最上位ビ
ットＸ４が入力するよう結線されている。また、入力デ
ィジタル信号の最上位ビットＸ４は、ドライバナンドゲ
ートＧＡ１〜ＧＡ３のゲート開閉信号とされ、インバー
タＭの出力信号は、ドライバナンドゲートＧＢ１〜ＧＢ
３の開閉制御信号とされている。ドライバナンドゲート
ＧＡ１〜ＧＡ３の出力には、それぞれ重み付け抵抗ＲＡ
１〜ＲＡ３が接続され、ドライバナンドゲートＧＢ１〜
ＧＢ３の出力には、それぞれ重み付け抵抗ＲＢ１〜ＲＢ
３が接続され、インバータＭＣの出力には、重み付け抵
抗ＲＣが接続されている。
、それぞれディジタル信号の下位ビットＸ１，Ｘ２，Ｘ
３が入力されるよう結線されている。また、ドライバナ
ンドゲートＧＢ１〜ＧＢ３にも、同様に入力ディジタル
信号の下位ビットＸ１，Ｘ２，Ｘ３がそれぞれ入力され
るよう結線されている。そして、インバータＭとインバ
ータＭＣには、いずれも入力ディジタル信号の最上位ビ
ットＸ４が入力するよう結線されている。また、入力デ
ィジタル信号の最上位ビットＸ４は、ドライバナンドゲ
ートＧＡ１〜ＧＡ３のゲート開閉信号とされ、インバー
タＭの出力信号は、ドライバナンドゲートＧＢ１〜ＧＢ
３の開閉制御信号とされている。ドライバナンドゲート
ＧＡ１〜ＧＡ３の出力には、それぞれ重み付け抵抗ＲＡ
１〜ＲＡ３が接続され、ドライバナンドゲートＧＢ１〜
ＧＢ３の出力には、それぞれ重み付け抵抗ＲＢ１〜ＲＢ
３が接続され、インバータＭＣの出力には、重み付け抵
抗ＲＣが接続されている。
【００１２】上記すべての重み付け抵抗は、その一端を
分圧抵抗ＲＤに接続している。なお、この実施例におい
て重み付け抵抗ＲＡ１〜ＲＡ３をＡ群、重み付け抵抗Ｒ
Ｂ１〜ＲＢ３をＢ群と呼ぶことにする。また、本発明に
おいてインバータＭ，ＭＣ及びドライバナンドゲートＧ
Ａ１〜ＧＡ３及びＧＢ１〜ＧＢ３を含む回路を、特性選
択部２０と呼ぶことにする。以上の構成の本発明のＤ／
Ａ変換器は次のように動作する。
分圧抵抗ＲＤに接続している。なお、この実施例におい
て重み付け抵抗ＲＡ１〜ＲＡ３をＡ群、重み付け抵抗Ｒ
Ｂ１〜ＲＢ３をＢ群と呼ぶことにする。また、本発明に
おいてインバータＭ，ＭＣ及びドライバナンドゲートＧ
Ａ１〜ＧＡ３及びＧＢ１〜ＧＢ３を含む回路を、特性選
択部２０と呼ぶことにする。以上の構成の本発明のＤ／
Ａ変換器は次のように動作する。
【００１３】図７に、本発明に係る階調毎のアナログ出
力特性説明図を示す。図７（ａ）〜（ｅ）までは、先に
図４において説明した、各階調毎の入力ディジタル信号
レベルを示すものである。従って、これらの入力ディジ
タル信号はロウアクティブとされロウレベルにおいて有
効とされる。上記図１における各重み付け抵抗の値は、
次の式に示すように選定される。 ＲＡ１＝２ＲＡ２＝４ＲＡ３ … （２）ＲＢ１
＝２ＲＢ２＝４ＲＢ３ … （３）さらに、Ａ群
、Ｂ群の抵抗値の比をあらかじめ目標とする出力傾斜特
性に合わせ、次の式のように選定しておく。 ＲＡ１：ＲＢ１＝ＲＡ２：ＲＢ２＝ＲＡ３：ＲＢ３
＝１：３ … （４）また、図１に示す重み付け
抵抗ＲＣの値は、階調が低くなるに従って、出力トラン
ジスタＴＲのベース電圧ＶＢ が順次大きくなるように
定め、分圧抵抗ＲＤの値は、出力電圧の振幅条件によっ
て適当に選択する。
力特性説明図を示す。図７（ａ）〜（ｅ）までは、先に
図４において説明した、各階調毎の入力ディジタル信号
レベルを示すものである。従って、これらの入力ディジ
タル信号はロウアクティブとされロウレベルにおいて有
効とされる。上記図１における各重み付け抵抗の値は、
次の式に示すように選定される。 ＲＡ１＝２ＲＡ２＝４ＲＡ３ … （２）ＲＢ１
＝２ＲＢ２＝４ＲＢ３ … （３）さらに、Ａ群
、Ｂ群の抵抗値の比をあらかじめ目標とする出力傾斜特
性に合わせ、次の式のように選定しておく。 ＲＡ１：ＲＢ１＝ＲＡ２：ＲＢ２＝ＲＡ３：ＲＢ３
＝１：３ … （４）また、図１に示す重み付け
抵抗ＲＣの値は、階調が低くなるに従って、出力トラン
ジスタＴＲのベース電圧ＶＢ が順次大きくなるように
定め、分圧抵抗ＲＤの値は、出力電圧の振幅条件によっ
て適当に選択する。
【００１４】ここで、図７の（ｂ）に示す入力ディジタ
ル信号の最上位ビットＸ４を見ると、低階調部分におい
てはハイレベル、高階調部分においてはロウレベルとな
っている。従って、図１に示すドライバナンドゲートＧ
Ａ１〜ＧＡ３は、低階調部分で入力信号に対応した動作
をする。一方ドライバナンドゲートＧＢ１〜ＧＢ３は、
高階調部分で入力信号に合わせた動作を行う。これによ
って、低階調部分において入力ディジタル信号Ｘ１〜Ｘ
４は、ドライバナンドゲートＭ１、ＧＡ１〜ＧＡ３によ
って重み付け抵抗ＲＣ，ＲＡ１〜ＲＡ３を組み合わせた
合成抵抗を形成する。これによって、低階調部分の出力
電圧が決定される。図７（ｆ）には、そのような出力電
圧Ｖ０ の特性が示されている。一方、高階調部分にお
いて入力ディジタル信号Ｘ１〜Ｘ４は、ドライバナンド
ゲートＭＣとＧＢ１〜ＧＢ３の動作により重み付け抵抗
ＲＣ、ＲＢ１〜ＲＢ３を選択した合成抵抗が形成される
。 これによって、高階調部分の出力電圧Ｖ０ 、が図７に
示すように形成される。即ち、図７に示す本発明のＤ／
Ａ変換器の出力電圧特性は、重み付け抵抗のＡ群が動作
する低階調部分と、重み付け抵抗Ｂ群が動作する高階調
部分でその傾きが相違している。この例の場合、低階調
部分では階調毎の出力電圧変化が大きくなり、高階調部
分では階調毎の出力電圧変化が小さくなるような特性と
なっている。
ル信号の最上位ビットＸ４を見ると、低階調部分におい
てはハイレベル、高階調部分においてはロウレベルとな
っている。従って、図１に示すドライバナンドゲートＧ
Ａ１〜ＧＡ３は、低階調部分で入力信号に対応した動作
をする。一方ドライバナンドゲートＧＢ１〜ＧＢ３は、
高階調部分で入力信号に合わせた動作を行う。これによ
って、低階調部分において入力ディジタル信号Ｘ１〜Ｘ
４は、ドライバナンドゲートＭ１、ＧＡ１〜ＧＡ３によ
って重み付け抵抗ＲＣ，ＲＡ１〜ＲＡ３を組み合わせた
合成抵抗を形成する。これによって、低階調部分の出力
電圧が決定される。図７（ｆ）には、そのような出力電
圧Ｖ０ の特性が示されている。一方、高階調部分にお
いて入力ディジタル信号Ｘ１〜Ｘ４は、ドライバナンド
ゲートＭＣとＧＢ１〜ＧＢ３の動作により重み付け抵抗
ＲＣ、ＲＢ１〜ＲＢ３を選択した合成抵抗が形成される
。 これによって、高階調部分の出力電圧Ｖ０ 、が図７に
示すように形成される。即ち、図７に示す本発明のＤ／
Ａ変換器の出力電圧特性は、重み付け抵抗のＡ群が動作
する低階調部分と、重み付け抵抗Ｂ群が動作する高階調
部分でその傾きが相違している。この例の場合、低階調
部分では階調毎の出力電圧変化が大きくなり、高階調部
分では階調毎の出力電圧変化が小さくなるような特性と
なっている。
【００１５】図８に、本発明による階調に対するＣＲＴ
輝度特性説明図を示す。図（ａ）には図７に示したよう
な出力電圧特性が表示されている。また、図８（ｂ）は
ＣＲＴの輝度特性であって、図５に示した従来のＣＲＴ
の有する特性を、そのまま図示したものである。図８（
ｂ）に示すような輝度特性（波形７）をもつＣＲＴ、図
８（ａ）に示すような特性の出力で制御すると、図８（
ｃ）に示すような輝度特性（波形１０）が現れる。図８
（ｃ）は横軸に階調を示し、縦軸に輝度を示したもので
ある。図８（ｃ）の特性を、図６（ｃ）の特性と比較し
て分かるように、本発明による階調に対するＣＲＴ輝度
特性は、図の破線１１に示す目標とする出力傾斜特性に
、より近づいた特性となっている。
輝度特性説明図を示す。図（ａ）には図７に示したよう
な出力電圧特性が表示されている。また、図８（ｂ）は
ＣＲＴの輝度特性であって、図５に示した従来のＣＲＴ
の有する特性を、そのまま図示したものである。図８（
ｂ）に示すような輝度特性（波形７）をもつＣＲＴ、図
８（ａ）に示すような特性の出力で制御すると、図８（
ｃ）に示すような輝度特性（波形１０）が現れる。図８
（ｃ）は横軸に階調を示し、縦軸に輝度を示したもので
ある。図８（ｃ）の特性を、図６（ｃ）の特性と比較し
て分かるように、本発明による階調に対するＣＲＴ輝度
特性は、図の破線１１に示す目標とする出力傾斜特性に
、より近づいた特性となっている。
【００１６】これによって、階調変化に対し直線的に輝
度を制御することが可能になる。即ち、低階調の部分で
は出力電圧を粗く変化させて、結果的に輝度変化を目標
とする出力傾斜特性に近づけ、高階調の部分では出力電
圧を細かく変化させて目的とする出力傾斜特性に合わせ
ている。図の例では、低階調部分で破線１１に完全に一
致した特性は得られていない。しかしながら、図１に示
した回路において、入力ディジタル信号のビット数を増
加させ、さらに重み付け抵抗をより多数の群に分割し、
特性選択部２０の多数の群を選択するように構成すれば
、さらに直線性の良い制御が可能となる。
度を制御することが可能になる。即ち、低階調の部分で
は出力電圧を粗く変化させて、結果的に輝度変化を目標
とする出力傾斜特性に近づけ、高階調の部分では出力電
圧を細かく変化させて目的とする出力傾斜特性に合わせ
ている。図の例では、低階調部分で破線１１に完全に一
致した特性は得られていない。しかしながら、図１に示
した回路において、入力ディジタル信号のビット数を増
加させ、さらに重み付け抵抗をより多数の群に分割し、
特性選択部２０の多数の群を選択するように構成すれば
、さらに直線性の良い制御が可能となる。
【００１７】本発明は以上の実施例に限定されない。上
記実施例においては、ＣＲＴの輝度特性を自主的に補正
するような用途にディジタルアナログ変換器を使用した
。しかしながら、その他の回路においてディジタルアナ
ログ変換器の出力特性を補正するような場合にも同様の
構成にし、直線性を解決することができる。また、出力
を直線的に補正するだけでなく、任意の出力傾斜特性に
なるよう出力特性を選択する場合に本発明が有効に機能
することは言うまでもない。
記実施例においては、ＣＲＴの輝度特性を自主的に補正
するような用途にディジタルアナログ変換器を使用した
。しかしながら、その他の回路においてディジタルアナ
ログ変換器の出力特性を補正するような場合にも同様の
構成にし、直線性を解決することができる。また、出力
を直線的に補正するだけでなく、任意の出力傾斜特性に
なるよう出力特性を選択する場合に本発明が有効に機能
することは言うまでもない。
【００１８】
【発明の効果】以上説明した本発明のディジタルアナロ
グ変換器は、重み付け用の複数の抵抗群を用意し、各抵
抗群はいずれも同一入力ディジタル信号に対し、異なる
出力傾斜特性が得られるようその値を選定しておき、目
標とする出力傾斜特性に合わせて何れかの抵抗群を選択
し、これらの抵抗群の選択を切り換えるようにしたので
、比較的簡単な回路で、容易に目標とする任意の出力傾
斜特性を実現することができる。これによって、ディジ
タルアナログ変換器によるＣＲＴの駆動回路を、より制
御性の良いものにすることができる。
グ変換器は、重み付け用の複数の抵抗群を用意し、各抵
抗群はいずれも同一入力ディジタル信号に対し、異なる
出力傾斜特性が得られるようその値を選定しておき、目
標とする出力傾斜特性に合わせて何れかの抵抗群を選択
し、これらの抵抗群の選択を切り換えるようにしたので
、比較的簡単な回路で、容易に目標とする任意の出力傾
斜特性を実現することができる。これによって、ディジ
タルアナログ変換器によるＣＲＴの駆動回路を、より制
御性の良いものにすることができる。
【図１】本発明のＤ／Ａ変換器結線図である。
【図２】従来のＤ／Ａ変換器結線図である。
【図３】一般のＣＲＴインタフェース装置のブロック図
である。
である。
【図４】階調毎のアナログ出力特性説明図である。
【図５】一般のＣＲＴ輝度特性説明図である。
【図６】従来の階調に対するＣＲＴ輝度特性説明図であ
る。
る。
【図７】本発明に係る階調毎のアナログ出力特性説明図
である。
である。
【図８】本発明による階調に対するＣＲＴ輝度特性説明
図である。
図である。
Ｘ１〜Ｘ４ 入力ディジタル信号
９ 電源
２０ 特性選択部
Ｍ、ＭＣ インバータ
ＧＡ１〜ＧＡ３，ＧＢ１〜ＧＢ３ ドライバナンドゲ
ート ＲＡ１〜ＲＡ３，ＲＢ１〜ＲＢ３，ＲＣ 重み付け抵
抗ＲＤ 分圧抵抗 ＴＲ 出力トランジスタ Ｒ０ 出力抵抗
ート ＲＡ１〜ＲＡ３，ＲＢ１〜ＲＢ３，ＲＣ 重み付け抵
抗ＲＤ 分圧抵抗 ＴＲ 出力トランジスタ Ｒ０ 出力抵抗
Claims (1)
- 【請求項１】 入力ディジタル信号により、複数の重
み付け抵抗による合成抵抗を選択して、この合成抵抗の
端子電圧によって入力ディジタル信号に対応する出力ア
ナログ信号を得るものにおいて、前記重み付け抵抗を複
数の抵抗群に区分して、それぞれ同一入力ディジタル信
号に対し、異なる出力傾斜特性が得られるよう、前記各
群の重み付け抵抗の値を選定し、目標とする出力傾斜特
性に合わせて、前記入力ディジタル信号の値に応じて、
前記重み付け抵抗群の選択を切り換える特性選択部を設
けたことをことを特徴とするディジタルアナログ変換器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140856A JPH04340815A (ja) | 1991-05-16 | 1991-05-16 | ディジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140856A JPH04340815A (ja) | 1991-05-16 | 1991-05-16 | ディジタルアナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340815A true JPH04340815A (ja) | 1992-11-27 |
Family
ID=15278333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140856A Pending JPH04340815A (ja) | 1991-05-16 | 1991-05-16 | ディジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340815A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045381A (ja) * | 2005-06-15 | 2010-02-25 | Asml Netherlands Bv | リソグラフィ装置、デバイス製造装置、これによって製造されるデバイスおよび分散型デジタル・アナログ変換による空間光変調器を用いる制御可能なパターニング装置 |
| JP2011024190A (ja) * | 2009-07-14 | 2011-02-03 | Honeywell Internatl Inc | 分解能の低コストでの改善および低雑音信号の雑音の低減 |
| JP2016201761A (ja) * | 2015-04-14 | 2016-12-01 | 東洋電機製造株式会社 | 故障検出回路 |
-
1991
- 1991-05-16 JP JP3140856A patent/JPH04340815A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045381A (ja) * | 2005-06-15 | 2010-02-25 | Asml Netherlands Bv | リソグラフィ装置、デバイス製造装置、これによって製造されるデバイスおよび分散型デジタル・アナログ変換による空間光変調器を用いる制御可能なパターニング装置 |
| JP2011024190A (ja) * | 2009-07-14 | 2011-02-03 | Honeywell Internatl Inc | 分解能の低コストでの改善および低雑音信号の雑音の低減 |
| JP2016201761A (ja) * | 2015-04-14 | 2016-12-01 | 東洋電機製造株式会社 | 故障検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441763B1 (en) | DA converter and liquid crystal driving device incorporating the same | |
| US6750839B1 (en) | Grayscale reference generator | |
| EP0170816A2 (en) | Digital display system employing a raster scanned display tube | |
| CN109036256B (zh) | 伽马电压调节电路及显示装置 | |
| US20020060525A1 (en) | Image display device and method of driving image display device | |
| JPH0822261A (ja) | 電界放出素子の制御方法 | |
| US6166672A (en) | Digital/analog converter and method using voltage distribution | |
| EP0192815B1 (en) | Tone control device in monochromatic tone display apparatus | |
| US4086579A (en) | Video digital display device with analog input | |
| JPH04340815A (ja) | ディジタルアナログ変換器 | |
| US4207596A (en) | Video special effects with cascaded control logic | |
| US4626835A (en) | RGBI digital video control system having intensity level control and overall image strength control | |
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| US5012342A (en) | Video prioritizer and mixer | |
| JPH0253976B2 (ja) | ||
| KR19980070696A (ko) | 계조제어형 엘이디 표시기 및 그 제어방법 | |
| JPH04135323A (ja) | ディジタルアナログ変換回路 | |
| US4527197A (en) | Cathode ray tube digital brightness control circuit | |
| JP3271286B2 (ja) | 画像表示装置 | |
| US6850246B2 (en) | Screen display unit capable of displaying greater number of colors on the same screen | |
| JPS6151829B2 (ja) | ||
| JPS5816191B2 (ja) | カラ−画像表示装置 | |
| KR890008834Y1 (ko) | 표시 문자의 변환 제어회로 | |
| JP2680940B2 (ja) | Ｄ／ａ変換器 | |
| US7167120B1 (en) | Apparatus for digital-to-analog conversion and the method thereof |