JPH0254026B2 - - Google Patents

Info

Publication number
JPH0254026B2
JPH0254026B2 JP8954386A JP8954386A JPH0254026B2 JP H0254026 B2 JPH0254026 B2 JP H0254026B2 JP 8954386 A JP8954386 A JP 8954386A JP 8954386 A JP8954386 A JP 8954386A JP H0254026 B2 JPH0254026 B2 JP H0254026B2
Authority
JP
Japan
Prior art keywords
diode
voltage
transformer
winding
saturable reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8954386A
Other languages
Japanese (ja)
Other versions
JPS62247759A (en
Inventor
Akira Hasegawa
Rihei Hiramatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DENSETSU KK
TAKASAGO SEISAKUSHO KK
Original Assignee
DENSETSU KK
TAKASAGO SEISAKUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DENSETSU KK, TAKASAGO SEISAKUSHO KK filed Critical DENSETSU KK
Priority to JP8954386A priority Critical patent/JPS62247759A/en
Publication of JPS62247759A publication Critical patent/JPS62247759A/en
Publication of JPH0254026B2 publication Critical patent/JPH0254026B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は出力側のノイズ電圧を大巾に抑制する
ことを可能とした磁気増幅器型スイツチングレギ
ユレータに関するものである。さらに詳しくは、
磁気増幅器型スイツチングレギユレータは、出力
側ダイオードのリカバリ特性を援和し、リカバリ
時に発生するダイオードのスパイク電圧および出
力側ノイズ電圧の抑制に著しい効果があつて近時
益々多用されるに至つている。本発明はさらにこ
の出力側のノイズ電圧を抑制するためになされた
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a magnetic amplifier type switching regulator that makes it possible to significantly suppress noise voltage on the output side. For more details,
Magnetic amplifier type switching regulators have been increasingly used in recent years because they enhance the recovery characteristics of the output side diode and have a remarkable effect on suppressing the diode spike voltage and output side noise voltage that occur during recovery. It's on. The present invention has been made to further suppress this noise voltage on the output side.

「従来の技術」 従来の代表的な磁気増幅器型スイツチングレギ
ユレータは、第5図に示すように、トランス1の
1次側巻線2には、直流電源3とスイツチング素
子としてのMOSFET4が結合され、2次側巻線
5には、可飽和リアクトル6、半波整流用ダイオ
ード7、転流用ダイオード8、平滑用のチヨーク
コイル9とコンデンサ10を介して出力端子1
1,12に結合され、またこの出力端子11,1
2には、トランジスタ13、ツエナーダイオード
14、抵抗15,16,17からなる誤差検出回
路18が結合され、この回路18のトランジスタ
13のコレクタが抵抗19、ダイオード20を介
して、前記可飽和リアクトル6と整流用ダイオー
ド7との間に結合されて構成されている。
``Prior Art'' As shown in FIG. 5, a typical conventional magnetic amplifier type switching regulator has a DC power supply 3 and a MOSFET 4 as a switching element in the primary winding 2 of a transformer 1. The output terminal 1 is connected to the secondary winding 5 via a saturable reactor 6, a half-wave rectifier diode 7, a commutation diode 8, a smoothing coil 9, and a capacitor 10.
1, 12, and this output terminal 11, 1
2 is connected to an error detection circuit 18 consisting of a transistor 13, a Zener diode 14, and resistors 15, 16, and 17. The collector of the transistor 13 of this circuit 18 is connected to the saturable reactor 6 through a resistor 19 and a diode 20. and a rectifying diode 7.

以上のような従来回路の動作の概略を第6図の
出力波形図に基づき説明すると、出力端子11,
12間の出力電圧(Vo)を誤差検出回路18で
検出し、この出力を、抵抗19、ダイオード20
を介して可飽和リアクトル6と整流用ダイオード
7の間に供給する。すると、第6図aのT3〜T5
間、つまりトランス1の出力電圧が負の間に、可
飽和リアクトル6の磁束は斜線部分xによつて、
または第6図bの電圧時間積によつてリセツトさ
れる。つぎに正電圧印加時において、リセツトさ
れた電圧時間積と等量の磁束がセツトされると、
可飽和リアクトル6は飽和し、第6図cに示すよ
うな電流Imが出力する。以上のようにして出力
電圧Voは一定に保たれスイツチング電源として
機能する。このとき、出力側にあらわれるノイズ
電圧は第6図dのように4つの段階がある。第1
は、T1時においてFET4がターンオンしてトラ
ンス1の2次側電圧(Vo)が急激に上昇すると
きであり、第2はT2時において可飽和リアクト
ル6が飽和し、電流Imが流れると同時に転流用
ダイオード8が遮断されるが、この転流用ダイオ
ード8のリカバリ時であり、第3はT3時におい
てFET4がターンオフして2次電圧Viが急激に
反転するときであり、第4はT4時において整流
用ダイオード7が遮断されるときのリカバリ時で
ある。
The operation of the conventional circuit as described above will be explained based on the output waveform diagram in FIG.
The error detection circuit 18 detects the output voltage (Vo) between the resistor 19 and the diode 20.
It is supplied between the saturable reactor 6 and the rectifying diode 7 via. Then, T 3 to T 5 in Figure 6a
During the period, that is, while the output voltage of the transformer 1 is negative, the magnetic flux of the saturable reactor 6 is expressed by the shaded area x,
Or it is reset by the voltage time product in FIG. 6b. Next, when a positive voltage is applied, when a magnetic flux equal to the reset voltage-time product is set,
The saturable reactor 6 is saturated and outputs a current Im as shown in FIG. 6c. As described above, the output voltage Vo is kept constant and functions as a switching power supply. At this time, the noise voltage appearing on the output side has four stages as shown in FIG. 6d. 1st
The second is when the FET 4 is turned on at T 1 and the secondary voltage (Vo) of the transformer 1 rises rapidly, and the second is when the saturable reactor 6 is saturated at T 2 and current Im flows. At the same time, the commutating diode 8 is cut off, and the third is when the commutating diode 8 recovers.The third is when the FET 4 is turned off at T 3 and the secondary voltage Vi is suddenly reversed, and the fourth is when the commutating diode 8 is cut off. This is the recovery time when the rectifier diode 7 is cut off at T4 .

「発明が解決しようとする問題点」 本発明は第6図のT1,T3時における急激な電
圧変化によつて発生するノイズ電圧を抑制しよう
とするものである。なお、T2,T4時に発生する
いわゆるノーマルノイズは可飽和リアクトル6に
よつて効果的に抑制されることは公知であつて本
発明の目的ではない。
"Problems to be Solved by the Invention" The present invention attempts to suppress the noise voltage generated by the sudden voltage change at times T 1 and T 3 in FIG. 6. Note that it is well known that the so-called normal noise generated at times T 2 and T 4 is effectively suppressed by the saturable reactor 6, and is not an object of the present invention.

前記T1,T3時のノイズ発生原理を解析すると、
第5図において、トランス1の2次巻線5の両端
をM,Yとし、出力端子11,12をP,Nとす
ると、PN間のノイズ発生はM、Y点の電位の急
変によつて輻射された電波によつて起るものが大
半である。この輻射によるノイズについて詳細に
検討する。P,N点は容量Cp、Cnを介してそれ
ぞれ接地されているものとすると、通常Cp=Cn
である。C1、C2はM点からそれぞれP,Nまで
の空間その他を介してストレイキヤパシタンスで
ある。C3、C4は同じくY点からそれぞれP,N
までのストレイキヤパシタンスである。しかし
て、P点のノイズ電圧Ptpは Ptp=d/dtPtm×1/jωCp/1/jωC1+1/jωCp +d/dtPty×1/jωCp/1/jωC3+1/jωCp ここで、Cp≫C1、C3、d/dt=Δとすれば Ptp=ΔPtm×C1/Cp+ΔPty×C3/Cp となり、同様に、N点のノイズ電圧Ptnは Ptn=ΔPtm×C2/Cn+ΔPty×C4/Cn となる。したがつて、P,N間のノイズ電圧
Vno-1は Vno-1=Ptp−Ptn=ΔPtm(C1/Cp−C2/Cn) +ΔPty(C3/Cp−C4/Cn) …(1) となる。実際の回路では、P,N間はコンデンサ
Cによつて結合されているので、上記(1)式はノイ
ズ発生の内在圧力とでもいうべきもので、これが
そのまま出力ノイズとはならないが、出力ノイズ
はこの(1)式に略比例したものとなることは明らか
である。このとき、第7図においてY,N間が短
絡されていると、(1)式における ΔPty(C3/Cp−C4/Cn) は零となり、このときのノイズ電圧Vno-2は Vno-2=ΔPtm(C1/Cp−C2/Cn) …(2) が成立する。
Analyzing the noise generation principle at T 1 and T 3 above,
In Fig. 5, assuming that both ends of the secondary winding 5 of the transformer 1 are M and Y, and output terminals 11 and 12 are P and N, noise generation between PN occurs due to sudden changes in potential at points M and Y. Most of them are caused by radiated radio waves. Let's examine the noise caused by this radiation in detail. Assuming that points P and N are grounded via capacitances Cp and Cn, respectively, Cp=Cn
It is. C 1 and C 2 are stray capacitances from point M to P and N, respectively, through the space and others. C 3 and C 4 are also P and N from the Y point, respectively.
Stray capacitance up to . Therefore, the noise voltage Ptp at point P is Ptp=d/dtPtm×1/jωCp/1/jωC 1 +1/jωCp +d/dtPty×1/jωCp/1/jωC 3 +1/jωCp where, Cp≫C 1 , If C 3 , d/dt=Δ, then Ptp=ΔPtm×C 1 /Cp+ΔPty×C 3 /Cp, and similarly, the noise voltage Ptn at point N is Ptn=ΔPtm×C 2 /Cn+ΔPty×C 4 /Cn. Become. Therefore, the noise voltage between P and N
Vno -1 is Vno -1 = Ptp-Ptn = ΔPtm (C 1 /Cp-C 2 /Cn) + ΔPty (C 3 /Cp-C 4 /Cn) (1). In an actual circuit, P and N are connected by capacitor C, so the above equation (1) can be called the internal pressure of noise generation, and although this does not directly become output noise, it is output noise. It is clear that is approximately proportional to equation (1). At this time, if Y and N are short-circuited in FIG. 7, ΔPty (C 3 /Cp−C 4 /Cn) in equation (1) becomes zero, and the noise voltage Vno -2 at this time is Vno - 2 = ΔPtm (C 1 /Cp−C 2 /Cn) …(2) holds true.

この(2)式が従来のものとすれば、上記(1)式にお
けるノイズ発生圧力はΔPtm、ΔPtyの変化量と
その位相に左右されることは明白である。
If this equation (2) is the conventional one, it is clear that the noise generation pressure in the above equation (1) depends on the amount of change in ΔPtm and ΔPty and their phase.

「問題点を解決するための手段」 本発明は上述のような問題点を解決するために
なされたもので、トランスの2次巻線と、半波整
流用ダイオードとの間に可飽和リアクトルを挿入
し、前記半波整流用ダイオードの後段に、転流用
ダイオードと平滑回路を結合して構成された磁気
増幅器型スイツチングレギユレータにおいて、前
記可飽和リアクトルとして2つの巻線を設け、一
方の巻線を前記トランスの正側端と前記半波整流
用ダイオードのアノードとの間に挿入し、他方の
巻線を前記トランスの負側端と前記転流用ダイオ
ードのアノードとの間に挿入し、それぞれの巻線
は、電圧時間積が加算される方向に巻回してなる
ものである。
"Means for Solving the Problems" The present invention has been made to solve the above-mentioned problems, and it includes a saturable reactor between the secondary winding of the transformer and the half-wave rectifier diode. In a magnetic amplifier type switching regulator configured by combining a commutating diode and a smoothing circuit after the half-wave rectifying diode, two windings are provided as the saturable reactor, one of which is inserted. A winding is inserted between the positive end of the transformer and the anode of the half-wave rectifying diode, and the other winding is inserted between the negative end of the transformer and the anode of the commutating diode, Each winding is wound in the direction in which the voltage-time product is added.

「作用」 トランスの2次側出力電圧が従来と同じであつ
ても、本発明のように可飽和リアクトルの巻線を
2分割したことによつて、負側の出力端子を基点
としたときのトランスの2次側の正と負の端子に
おける一定時間での電位の変化は従来の1/2でか
つ互いに180度位相差をもつている。したがつて
この2次側の正と負の端子における電位の急変に
よつて発生する出力端子間のノイズは大巾に軽減
される。
"Function" Even if the secondary output voltage of the transformer is the same as before, by dividing the winding of the saturable reactor into two as in the present invention, the The change in potential at the positive and negative terminals on the secondary side of the transformer over a certain period of time is 1/2 that of a conventional transformer, and has a phase difference of 180 degrees from each other. Therefore, noise between the output terminals caused by sudden changes in potential at the positive and negative terminals on the secondary side is greatly reduced.

「実施例」 以下、本発明の一実施例を図面に基づいて説明
する。
“Embodiment” An embodiment of the present invention will be described below based on the drawings.

第1図は本発明の第1実施例を示すもので、第
5図の従来の回路と異なるところは、可飽和リア
クトルが同一鉄心に2つの巻線6a,6bを巻回
し、一方の巻線6aを、トランス5の正側端Mと
半波整流用ダイオード7のアノードとの間に挿入
し、他方の巻線6bを、トランス1の負側端Yと
転流用ダイオード8のアノードとの間に挿入し、
それぞれの巻線6a,6bは、電圧時間積が加算
される方向に巻回してなることである。
FIG. 1 shows a first embodiment of the present invention, which differs from the conventional circuit shown in FIG. 5 in that a saturable reactor winds two windings 6a and 6b around the same core, and one 6a is inserted between the positive side end M of the transformer 5 and the anode of the half-wave rectifying diode 7, and the other winding 6b is inserted between the negative side end Y of the transformer 1 and the anode of the commutating diode 8. Insert it into
Each of the windings 6a and 6b is wound in the direction in which the voltage-time product is added.

以上のような構成における作用を第2図の各部
の出力波形図に基づき説明する。
The operation of the above configuration will be explained based on the output waveform diagram of each part in FIG. 2.

第2図aは第5図の従来の回路における出力波
形図、第2図b,cは、本発明による場合の出力
波形図を示し、特に第2図dは本発明による回路
の出力ノイズ電圧の波形図を示しており、第6図
dと比較して大巾に低減されたことを表わしてい
る。これをさらに詳しく説明すると、前記(1)(2)式
と第2図a,b,cとを比較すると、 従来回路の第2図aでは下記の関係式が成立す
る。
2a shows an output waveform diagram of the conventional circuit in FIG. 5, FIGS. 2b and 2c show output waveform diagrams according to the present invention, and in particular, FIG. 2d shows the output noise voltage of the circuit according to the present invention. This shows a waveform diagram showing that the waveform has been greatly reduced compared to FIG. 6d. To explain this in more detail, when comparing equations (1) and (2) above with Figure 2 a, b, and c, the following relational expression holds true in Figure 2 a of the conventional circuit.

Vi=Vmy=Ptm−Pty=Ptm しかして、T1,T1′時においては、 ΔPtm=Vi/T1−T1′ …(3) となる。 Vi=Vmy=Ptm−Pty=Ptm Therefore, at T 1 and T 1 ′, ΔPtm=Vi/T 1 −T 1 ′ (3).

本発明のように可飽和リアクトル6の巻線を2
分割した回路では、トランス1の出力電圧Viが
従来と同じでも、正負端子M,Yにおける電位は
第2図b,cのように分割される。ここで、負側
出力端子Nを基点とすれば、第2図bはトランス
1の正側端子Pの電圧Ptyo(従来のPtyと区別す
るためoを付す。以下同様)を示し、第2図cは
同じく負側端子Yの電圧Ptmoを示している。
As in the present invention, the windings of the saturable reactor 6 are
In the divided circuit, even if the output voltage Vi of the transformer 1 is the same as the conventional one, the potentials at the positive and negative terminals M and Y are divided as shown in FIG. 2b and c. Here, if the negative side output terminal N is taken as the reference point, then FIG. Similarly, c indicates the voltage Ptmo of the negative terminal Y.

以上のことからつぎの2つの事実が明らかであ
る。
From the above, the following two facts are clear.

ΔPtyoとΔPtmoは互いに位相が180度異なる
こと。
ΔPtyo and ΔPtmo have a phase difference of 180 degrees from each other.

ΔPtyoとΔPtmoはともにT1からT1′までの到
達時間が従来の第2図aと同一であるにも拘ら
ず、電圧の変化値は1/2であること。
Although both ΔPtyo and ΔPtmo have the same arrival time from T 1 to T 1 ' as in the conventional Figure 2a, the voltage change value is 1/2.

このを式であらわすとそれぞれ下記の(4)式
と(5)式になる。
This can be expressed as equations (4) and (5) below, respectively.

ΔPtyo=−ΔPtmo …(4) ΔPtmo=1/2ΔPtm …(5) (4)(5)式を(1)(2)式に代入して比較検討すると、 Vnoo-1=ΔPtmo(C1/Cp−C2/Cn) −ΔPtyo(C3/Cp−C4/Cn) …(6) Vnoo-2=ΔPtmo(C1/Cp−C2/Cn) …(7) となる。ここで、(7)式のΔPtmoに比し、(6)式の ΔPtmoは1/2であることにより、 ΔPtmo(C1/Cp−C2/Cn)の項の値は半減する。 ΔPtyo=−ΔPtmo …(4) ΔPtmo=1/2ΔPtm…(5) Substituting equations (4) and (5) into equations (1) and (2) and comparing them, Vnoo -1 = ΔPtmo (C 1 /Cp −C 2 /Cn) −ΔPtyo(C 3 /Cp−C 4 /Cn) …(6) Vnoo −2 =ΔPtmo(C 1 /Cp−C 2 /Cn)…(7). Here, since ΔPtmo in equation (6) is 1/2 compared to ΔPtmo in equation (7), the value of the term ΔPtmo (C 1 /Cp−C 2 /Cn) is halved.

また、 ΔPtyo(C3/Cp−C4/Cn)の項は ΔPtmo(C1/Cp−C2/Cn) の項と逆位相であり、かつ(C1/Cp−C2/Cn)と (C3/Cp−C4/Cn)は有限であまり差のない数値なの で、左項と右項は減算となり、全体のノイズ電圧
Vnoo-1は著しく減少する。
Furthermore, the term ΔPtyo (C 3 /Cp−C 4 /Cn) is in opposite phase to the term ΔPtmo (C 1 /Cp−C 2 /Cn), and is different from (C 1 /Cp−C 2 /Cn). (C 3 /Cp−C 4 /Cn) is a finite value with little difference, so the left term and right term are subtracted, and the overall noise voltage
Vnoo -1 decreases significantly.

つぎに、第3図は本発明の他の実施例を示すも
ので、この例では、2個の可飽和リアクトル6
a,6bを別個に設けてそれぞれトランス1の正
側端子Mと負側端子Yに設けたものである。そし
てそれぞれの巻線6a,6bに加わる電圧時間積
が加算される方向に巻回すれば前記実施例と同様
の作用効果を奏することは明らかである。
Next, FIG. 3 shows another embodiment of the present invention, in which two saturable reactors 6
A and 6b are separately provided and provided at the positive terminal M and the negative terminal Y of the transformer 1, respectively. It is clear that if the windings 6a and 6b are wound in the direction in which the voltage-time product is added, the same effect as in the embodiment described above can be obtained.

つぎに第4図は本発明のさらに他の実施例を示
すもので、入力電圧に比例したトランス1の第3
巻線21間の電圧を電源用IC22によつて検出
してMOSFET4を作動せしめてトランス1の出
力端子11,12の電圧時間積を粗く一定に制御
し、この出力を最終段の誤差検出回路18と可飽
和リアクトル6の作用により出力電圧(Vo)を
密に一定に保持することは前述と同様である。特
にこの例では、転流ダイオード20と直列に角型
可飽和リアクトル23を挿入したことにより、第
2図におけるT2時の転流用ダイオード8のリカ
バリ時に発生するノイズを抑制する効果を有す
る。また、チヨークコイルも、同一鉄心に巻回さ
れた2個の巻線9a,9bに分割して、正側と負
側に電圧時間積が加算される方向に挿入すると、
平滑作用を損なわずにノイズ電圧抑制効果を有す
ることは第1実施例の理論と同一であり、したが
つて、これらの作用の相乗効果によりノイズ電圧
は益々抑制される。
Next, FIG. 4 shows still another embodiment of the present invention, in which the third voltage of the transformer 1 is proportional to the input voltage.
The voltage between the windings 21 is detected by the power supply IC 22, the MOSFET 4 is activated, and the voltage-time product of the output terminals 11 and 12 of the transformer 1 is roughly controlled to be constant, and this output is sent to the final stage error detection circuit 18. As described above, the output voltage (Vo) is closely held constant by the action of the saturable reactor 6. Particularly in this example, by inserting the rectangular saturable reactor 23 in series with the commutating diode 20, it has the effect of suppressing the noise generated during recovery of the commutating diode 8 at T2 in FIG. 2 . In addition, if the Chi York coil is also divided into two windings 9a and 9b wound on the same core and inserted in the direction where the voltage time product is added to the positive side and the negative side,
Having the noise voltage suppressing effect without impairing the smoothing effect is the same as the theory of the first embodiment, and therefore, the noise voltage is further suppressed due to the synergistic effect of these effects.

「発明の効果」 本発明は上述のように構成したので、出力側の
ノイズ電圧は従来の1/2〜1/3に低減させることが
できる。
"Effects of the Invention" Since the present invention is configured as described above, the noise voltage on the output side can be reduced to 1/2 to 1/3 of the conventional one.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による磁気増幅器型スイツチン
グレギユレータの第1実施例を示す電気回路図、
第2図は各部の出力波形図、第3図は本発明の第
2実施例を示す電気回路図、第4図は本発明の第
3実施例を示す電気回路図、第5図は従来の回路
図、第6図は従来の出力波形図、第7図はノイズ
発生を解析するための従来回路の等価回路図であ
る。1……トランス、2……1次巻線、3……2
次巻線、4……スイツチング素子(MOSFET)、
5……2次巻線、6,6a,6b……可飽和リア
クトル、7……半波整流用ダイオード、8……転
流用ダイオード、9,9a,9b……チヨークコ
イル、10……コンデンサ、11,12……出力
端子、13……トランジスタ、14……ツエナー
ダイオード、15,16,17……抵抗、18…
…誤差検出回路、19……抵抗、20……ダイオ
ード、21……第3の巻線、22……電源用IC、
23……角型可飽和リアクトル。
FIG. 1 is an electrical circuit diagram showing a first embodiment of a magnetic amplifier type switching regulator according to the present invention;
Fig. 2 is an output waveform diagram of each part, Fig. 3 is an electric circuit diagram showing a second embodiment of the present invention, Fig. 4 is an electric circuit diagram showing a third embodiment of the invention, and Fig. 5 is a conventional circuit diagram. FIG. 6 is a conventional output waveform diagram, and FIG. 7 is an equivalent circuit diagram of a conventional circuit for analyzing noise generation. 1...Transformer, 2...Primary winding, 3...2
Next winding, 4... Switching element (MOSFET),
5...Secondary winding, 6, 6a, 6b...Saturable reactor, 7...Half-wave rectification diode, 8...Commuting diode, 9, 9a, 9b...Chiyoke coil, 10...Capacitor, 11 , 12... Output terminal, 13... Transistor, 14... Zener diode, 15, 16, 17... Resistor, 18...
...Error detection circuit, 19...Resistor, 20...Diode, 21...Third winding, 22...Power supply IC,
23... Square saturable reactor.

Claims (1)

【特許請求の範囲】 1 トランスの2次巻線と、半波整流用ダイオー
ドとの間に可飽和リアクトルを挿入し、前記半波
整流用ダイオードの後段に、転流用ダイオードと
平滑回路を結合して構成された磁気増幅器型スイ
ツチングレギユレータにおいて、前記可飽和リア
クトルとして2つの巻線を設け、一方の巻線を前
記トランスの正側端と前記半波整流用ダイオード
のアノードとの間に挿入し、他方の巻線を前記ト
ランスの負側端と前記転流用ダイオードのアノー
ドとの間に挿入し、それぞれの巻線は、電圧時間
積が加算される方向に巻回してなることを特徴と
する磁気増幅器型スイツチングレギユレータ。 2 可飽和リアクトルの2つの巻線は同一鉄心に
巻回した巻線を2つに分割したものからなる特許
請求の範囲第1項記載の磁気増幅器型スイツチン
グレギユレータ。 3 可飽和リアクトルの2つの巻線は2つの独立
した可飽和リアクトルからなる特許請求の範囲第
1項記載の磁気増幅器型スイツチングレギユレー
タ。
[Claims] 1. A saturable reactor is inserted between the secondary winding of the transformer and a half-wave rectifying diode, and a commutating diode and a smoothing circuit are coupled after the half-wave rectifying diode. In the magnetic amplifier type switching regulator, two windings are provided as the saturable reactor, and one winding is connected between the positive end of the transformer and the anode of the half-wave rectifier diode. and the other winding is inserted between the negative end of the transformer and the anode of the commutating diode, and each winding is wound in a direction in which voltage time products are added. Magnetic amplifier type switching regulator. 2. The magnetic amplifier type switching regulator according to claim 1, wherein the two windings of the saturable reactor are formed by dividing a winding wound around the same core into two. 3. The magnetic amplifier type switching regulator according to claim 1, wherein the two windings of the saturable reactor are two independent saturable reactors.
JP8954386A 1986-04-18 1986-04-18 Magnetic amplifier type switching regulator Granted JPS62247759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8954386A JPS62247759A (en) 1986-04-18 1986-04-18 Magnetic amplifier type switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8954386A JPS62247759A (en) 1986-04-18 1986-04-18 Magnetic amplifier type switching regulator

Publications (2)

Publication Number Publication Date
JPS62247759A JPS62247759A (en) 1987-10-28
JPH0254026B2 true JPH0254026B2 (en) 1990-11-20

Family

ID=13973730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8954386A Granted JPS62247759A (en) 1986-04-18 1986-04-18 Magnetic amplifier type switching regulator

Country Status (1)

Country Link
JP (1) JPS62247759A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564728Y2 (en) * 1991-03-26 1998-03-09 横河電機株式会社 Spike noise reduction device for switching power supply

Also Published As

Publication number Publication date
JPS62247759A (en) 1987-10-28

Similar Documents

Publication Publication Date Title
JPH0254026B2 (en)
JPH02155470A (en) Switching circuit
JPH0923655A (en) Triple voltage rectifier circuit
JPS6316313Y2 (en)
JPH0363311B2 (en)
JP3213919B2 (en) Synchronous rectifier converter
JPS6124913B2 (en)
JPS6037039Y2 (en) rectifier circuit
JPS61227670A (en) Quadruple voltage rectifier circuit
JPH048666Y2 (en)
JPS6168684U (en)
JPH078139B2 (en) High voltage power supply
JPH06187056A (en) Witching power source unit for multiple output
JPH0140319Y2 (en)
JPH0463554U (en)
JPS60132189U (en) power circuit
JPH0333182Y2 (en)
JP2850369B2 (en) Stabilized power supply circuit
JPS5846952B2 (en) flyback transformer sofa
JPS5939834Y2 (en) rectifier circuit
JPS61128769A (en) Dc power source
JPS5820550B2 (en) Chiyokuryu Kouden Atsuhatsu Seisouchi
JPS61224864A (en) High voltage generator
JPS6220417A (en) Drive circuit of mosfet
JPS62236362A (en) Switching regulator circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees