JPH0254624A - ディジタルアナログ変換回路 - Google Patents
ディジタルアナログ変換回路Info
- Publication number
- JPH0254624A JPH0254624A JP20461688A JP20461688A JPH0254624A JP H0254624 A JPH0254624 A JP H0254624A JP 20461688 A JP20461688 A JP 20461688A JP 20461688 A JP20461688 A JP 20461688A JP H0254624 A JPH0254624 A JP H0254624A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- analog
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 238000005070 sampling Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、ディジタルアナログ変換回路に係り、特に高
調波成分の除去を容易にした回路構成によるディジタル
アナログ変換回路に関するものである。
調波成分の除去を容易にした回路構成によるディジタル
アナログ変換回路に関するものである。
（従来技術とその問題点）
近年、ディジタル信号処理用の素子が広範囲に製造出来
るようになり、複雑なアナログ信号波形もディジタル信
号に変換して容易にディジタル処理をすることができる
ようになってきた。特に、非直線変換をアナログ処理だ
けで実現するのは困難であるが、メモリをテーブルとし
て用いることによってディジタル処理で容易に実現出来
るようになってきた。このようなディジタル信号処理を
行った信号をアナログ信号に変換する回路とじてディジ
タルアナログ（ＤＡ）変換器がある。一般に、ＤＡ変換
器の出力は階段状の波形であり不要高調波成分を多く含
んでいるために、このままではアナログ信号として用い
ることはできない。そのために出力側に低減が波器を挿
入して不要高調波成分を除去する必要がある。このよう
な系統ブロック図を第１図に示す。またこの系統図にお
ける各部波形を第２図に示す。ディジタル信号処理器１
で処理された２値信号ＡがＤＡ変換器２でアナログ信号
Ｂ（実線）に変換され、低域７戸波器３で不要高調波成
分を除去し、出力Ｃを得るものである。
るようになり、複雑なアナログ信号波形もディジタル信
号に変換して容易にディジタル処理をすることができる
ようになってきた。特に、非直線変換をアナログ処理だ
けで実現するのは困難であるが、メモリをテーブルとし
て用いることによってディジタル処理で容易に実現出来
るようになってきた。このようなディジタル信号処理を
行った信号をアナログ信号に変換する回路とじてディジ
タルアナログ（ＤＡ）変換器がある。一般に、ＤＡ変換
器の出力は階段状の波形であり不要高調波成分を多く含
んでいるために、このままではアナログ信号として用い
ることはできない。そのために出力側に低減が波器を挿
入して不要高調波成分を除去する必要がある。このよう
な系統ブロック図を第１図に示す。またこの系統図にお
ける各部波形を第２図に示す。ディジタル信号処理器１
で処理された２値信号ＡがＤＡ変換器２でアナログ信号
Ｂ（実線）に変換され、低域７戸波器３で不要高調波成
分を除去し、出力Ｃを得るものである。
ＤＡ変換器２の出力の階段状アナログ波形Ｂの周波数ス
ベクＩ・ラムを第３図に示す。第３図に示すように、Ｄ
Ａ変換器２の出力波形Ｂは上限周波数を「工とする必要
周波数成分ａと、周波数ｆｉ１２「５・・・・を中心と
する不要高調波成分す、、ｂ、・・、・とからなってい
る。すなわち希望するアナログ信号波形Ｃの周波数成分
はａのみである。従ってＤＡ変換器２の出力側に第３図
の点線Ｃで示されるような特性を有する低域が波器３を
挿入することによって不要高調波成分す、、ｂ、、、、
、が除去されて希望のアナログ信号波形Ｃが得られる。
ベクＩ・ラムを第３図に示す。第３図に示すように、Ｄ
Ａ変換器２の出力波形Ｂは上限周波数を「工とする必要
周波数成分ａと、周波数ｆｉ１２「５・・・・を中心と
する不要高調波成分す、、ｂ、・・、・とからなってい
る。すなわち希望するアナログ信号波形Ｃの周波数成分
はａのみである。従ってＤＡ変換器２の出力側に第３図
の点線Ｃで示されるような特性を有する低域が波器３を
挿入することによって不要高調波成分す、、ｂ、、、、
、が除去されて希望のアナログ信号波形Ｃが得られる。
この低域が波器３は非常に重要なものであるが、希望の
減衰特性を得るためには素子数が多くなり回路が複雑に
なる等の問題があり、室温特性として実現しても温度特
性や経年変化に十分に注意を払わねばならないため高価
になるという問題点がある。
減衰特性を得るためには素子数が多くなり回路が複雑に
なる等の問題があり、室温特性として実現しても温度特
性や経年変化に十分に注意を払わねばならないため高価
になるという問題点がある。
（発明の目的）
本発明の目的は、従来のＤＡ変換器の出力側に接続され
る低域が波器に課せられる厳しい技術的条件を緩和する
だめの付加回路を設けたディジタルアナログ変換回路を
提供することにある。
る低域が波器に課せられる厳しい技術的条件を緩和する
だめの付加回路を設けたディジタルアナログ変換回路を
提供することにある。
（発明の構成）
従来の回路方式によるＤＡ変換器２の第２図に示した階
段状出力波形Ｂを「零次ホールド波形」と呼ぶ。これに
対してこの零次ホールド波形Ｂの階段状の波形の各立上
り最高レベル点を順次直線で結び、立下り最小レベル点
を順次直線で結んだ第２図のＨ（点線）で示した波形を
「一次ホールド波形」と呼ぶ。この両者の周波数成分を
第３図及び第６図の周波数スペクトラム上でみると、階
段状零次ホールド波形Ｂの場合は前にも述べたように第
３図のａ、 ｂ＋＋ｔ）ｚ＋・・・の成分からなり、
また、一次ホールド波形Ｈの場合は第６図のａ＋ｄｌ＋
ｄ２・・・の成分からなり、必要とする基本波成分ａは
両者同じであるが、不要高調波成分は第６図の一次ホー
ルド波形Ｈの方が小さい。このことは、理論的に確かめ
られており〔例えば、Ｅ、１．Ｆｕｒｙ著「サンプル値
制４Ｂ（９ａｍｐｌｅｄ Ｄａｔａ Ｃｏｎｔｒｏｌ
Ｓｙｓｔｅｍ）１９５８、Ｊｏｈｎ Ｗｉｌｅｙ ＆
５ｏｎｓ、他〕、両者を比較するために、それぞれ基本
波成分ａの振幅最大値と高調波成分のうち最も振幅の大
きい第１次高調波（ｆ、）の振幅最大値との比をそれぞ
れ比較すると、第３図の零次ホールド波形Ｂの場合は１
３ｄＢ、第６図の一次ホールド波形Ｈの場合は２６．５
ｄＢであり、両者の差は１３．５ｄＢである。従って、
若し、ディジタルアナログ変換回路の出力波形を一次ホ
ールド波形Ｈにすることができれば、不要の高調波成分
が少なくなり、第１図の低域が波器３に対する要求が緩
和出来ることは容易にわかる。
段状出力波形Ｂを「零次ホールド波形」と呼ぶ。これに
対してこの零次ホールド波形Ｂの階段状の波形の各立上
り最高レベル点を順次直線で結び、立下り最小レベル点
を順次直線で結んだ第２図のＨ（点線）で示した波形を
「一次ホールド波形」と呼ぶ。この両者の周波数成分を
第３図及び第６図の周波数スペクトラム上でみると、階
段状零次ホールド波形Ｂの場合は前にも述べたように第
３図のａ、 ｂ＋＋ｔ）ｚ＋・・・の成分からなり、
また、一次ホールド波形Ｈの場合は第６図のａ＋ｄｌ＋
ｄ２・・・の成分からなり、必要とする基本波成分ａは
両者同じであるが、不要高調波成分は第６図の一次ホー
ルド波形Ｈの方が小さい。このことは、理論的に確かめ
られており〔例えば、Ｅ、１．Ｆｕｒｙ著「サンプル値
制４Ｂ（９ａｍｐｌｅｄ Ｄａｔａ Ｃｏｎｔｒｏｌ
Ｓｙｓｔｅｍ）１９５８、Ｊｏｈｎ Ｗｉｌｅｙ ＆
５ｏｎｓ、他〕、両者を比較するために、それぞれ基本
波成分ａの振幅最大値と高調波成分のうち最も振幅の大
きい第１次高調波（ｆ、）の振幅最大値との比をそれぞ
れ比較すると、第３図の零次ホールド波形Ｂの場合は１
３ｄＢ、第６図の一次ホールド波形Ｈの場合は２６．５
ｄＢであり、両者の差は１３．５ｄＢである。従って、
若し、ディジタルアナログ変換回路の出力波形を一次ホ
ールド波形Ｈにすることができれば、不要の高調波成分
が少なくなり、第１図の低域が波器３に対する要求が緩
和出来ることは容易にわかる。
周波数スペクトラム上に現れる希望とするアナログ信号
ａ以外の不要な高調波信号成分（ｂｌ、ｂ２゜・・・）
および（ｄ＋＋ｄｚ＋・・・）はディジタル信号に特有
なものであり、これは「折り返し雑音」と呼ばれている
。
ａ以外の不要な高調波信号成分（ｂｌ、ｂ２゜・・・）
および（ｄ＋＋ｄｚ＋・・・）はディジタル信号に特有
なものであり、これは「折り返し雑音」と呼ばれている
。
本発明では、従来のＤＡ変換器に若干の回路を追加する
ことによって、高調波成分の少ない一次ホールド波形Ｈ
を実現するものである。
ことによって、高調波成分の少ない一次ホールド波形Ｈ
を実現するものである。
以下図面によって本発明の詳細な説明する。
本発明によるアナログディジタル変換回路の実施例を第
４図に示し、第５図に本実施例の各部信号のタイムチャ
ートを示す。第４図の実施例は、第１図の全体の系統図
の中でのＤＡ変換器２に置き代るものである。
４図に示し、第５図に本実施例の各部信号のタイムチャ
ートを示す。第４図の実施例は、第１図の全体の系統図
の中でのＤＡ変換器２に置き代るものである。
第４図において、４は、１標本周期（Ｔ＝ｔ／ｆ、）の
ディジタル遅延素子又は回路である。５は減算器であり
、遅延素子４の入力と出力の信号の差を求めるものであ
る。６，８はディジタルアナログ変換器（ＤＡＣ）であ
り、これは第１図のＤＡ変換器２と同様な動作をするも
のである。７は演算増幅器であり、抵抗Ｒ３とコンデン
サＣＩとが付加されて積分器１１として動作する。この
積分器１１は内部のス゛イッチ１０で１標本周期毎に放
電され、常に初期値（本実施例の場合は零）に戻るよう
になっている。９は、アナログ加算器であり演算増幅器
が用いられ、積分器１１の出力Ｄ゛ と、遅延素子４で
１標本周期だけ遅らされたディジタル信号Ｂ゛をＤＡＣ
８でアナログ信号に変換した零次ホールド波形の信号Ｅ
′ とを加算し、出力Ｆ゛を得る。
ディジタル遅延素子又は回路である。５は減算器であり
、遅延素子４の入力と出力の信号の差を求めるものであ
る。６，８はディジタルアナログ変換器（ＤＡＣ）であ
り、これは第１図のＤＡ変換器２と同様な動作をするも
のである。７は演算増幅器であり、抵抗Ｒ３とコンデン
サＣＩとが付加されて積分器１１として動作する。この
積分器１１は内部のス゛イッチ１０で１標本周期毎に放
電され、常に初期値（本実施例の場合は零）に戻るよう
になっている。９は、アナログ加算器であり演算増幅器
が用いられ、積分器１１の出力Ｄ゛ と、遅延素子４で
１標本周期だけ遅らされたディジタル信号Ｂ゛をＤＡＣ
８でアナログ信号に変換した零次ホールド波形の信号Ｅ
′ とを加算し、出力Ｆ゛を得る。
第５図において、Ａ゛は、本発明による第４図のディジ
タルアナログ変換回路に入力されるディジタル信号を示
す。Ｂ゛は入力信号Ａ°を遅延素子４で１標本時間遅ら
されたディジタル信号である。ここでは人力信号Ａ°を
１Ｓ、１．１標本周期だけ遅らされたディジタル信号Ｂ
゛をｒｓｉ、Ｊと示しである。ここでＳは信号であるこ
とを示し、ｉは何番目の標本値かを示すものである。従
って、第４図のＤＡＣ８の出力Ｅ″は信号Ｂ“の零次ホ
ールド波形であり、第５図の破線で示される波形Ｅ“
となる。減算器５は入力信号Ａ′と１標本周期だけ遅ら
された信号Ｂ°の差であるから「Ｓｉ３．−Ｉｊとなり
、それをＤＡＣ６で変換した零次ホールド波形は第５図
Ｃ゛になる。この波形Ｃ゛を積分し、第５図のＧで示さ
れる時点で１標本周期毎にスイッチ１０により放電する
と、第５図のＤ′で示される波形になることは容易にわ
かる。従って、波形Ｅ°と波形Ｄ゛をアナログ加算器９
で加算することによって出力波形Ｆ“、即ちディジタル
信号処理された信号Ｓ、の一次ホールド波形が出力とし
て得られる。
タルアナログ変換回路に入力されるディジタル信号を示
す。Ｂ゛は入力信号Ａ°を遅延素子４で１標本時間遅ら
されたディジタル信号である。ここでは人力信号Ａ°を
１Ｓ、１．１標本周期だけ遅らされたディジタル信号Ｂ
゛をｒｓｉ、Ｊと示しである。ここでＳは信号であるこ
とを示し、ｉは何番目の標本値かを示すものである。従
って、第４図のＤＡＣ８の出力Ｅ″は信号Ｂ“の零次ホ
ールド波形であり、第５図の破線で示される波形Ｅ“
となる。減算器５は入力信号Ａ′と１標本周期だけ遅ら
された信号Ｂ°の差であるから「Ｓｉ３．−Ｉｊとなり
、それをＤＡＣ６で変換した零次ホールド波形は第５図
Ｃ゛になる。この波形Ｃ゛を積分し、第５図のＧで示さ
れる時点で１標本周期毎にスイッチ１０により放電する
と、第５図のＤ′で示される波形になることは容易にわ
かる。従って、波形Ｅ°と波形Ｄ゛をアナログ加算器９
で加算することによって出力波形Ｆ“、即ちディジタル
信号処理された信号Ｓ、の一次ホールド波形が出力とし
て得られる。
（発明の効果）
以上詳細に説明したように、ディジタル信号を一次ホー
ルド波形に変換するように構成された本発明によるディ
ジタルアナログ変換回路を用いることによって、ディジ
タル信号処理されたディジタル信号をアナログ信号に変
換する場合に、必ず用いられる折り返し雑音除去用の低
域が波器に課せられる技術的要求条件を極めて緩和する
ことができ、簡単な構造で要求性能を充分満足し、しか
も経済的な低域が波器の実現を容易ならしめる効果が大
きい。
ルド波形に変換するように構成された本発明によるディ
ジタルアナログ変換回路を用いることによって、ディジ
タル信号処理されたディジタル信号をアナログ信号に変
換する場合に、必ず用いられる折り返し雑音除去用の低
域が波器に課せられる技術的要求条件を極めて緩和する
ことができ、簡単な構造で要求性能を充分満足し、しか
も経済的な低域が波器の実現を容易ならしめる効果が大
きい。
￥１１］ 図
第１図はディジタル信号処理によるアナログ信号発生器
系統ブロック図、第２図は第１図の各部信号波形図、第
３図は第２図の出力波形Ｂの周波数スペクトラム、第４
図は本発明によるディジタルアナログ変換器の実施例を
示すブロック図、第５図は第４図の各部信号波形図、第
６図は第５図の出力波形の周波数スペクトラムである。 １・・・ディジタル信号処理器、 ２．６．８・・・Ｄ
Ａ変換器、 ３・・・低域ろ波器、 ４・・・ディジタ
ル遅延回路、 ５・・・減算器、 ７・・・演算増幅器
、９・・・アナログ加算器、 １０・・・スイッチ、１
１・・・アナログ積分器。 輛２図
系統ブロック図、第２図は第１図の各部信号波形図、第
３図は第２図の出力波形Ｂの周波数スペクトラム、第４
図は本発明によるディジタルアナログ変換器の実施例を
示すブロック図、第５図は第４図の各部信号波形図、第
６図は第５図の出力波形の周波数スペクトラムである。 １・・・ディジタル信号処理器、 ２．６．８・・・Ｄ
Ａ変換器、 ３・・・低域ろ波器、 ４・・・ディジタ
ル遅延回路、 ５・・・減算器、 ７・・・演算増幅器
、９・・・アナログ加算器、 １０・・・スイッチ、１
１・・・アナログ積分器。 輛２図
Claims (1)
- 【特許請求の範囲】 ディジタル入力信号を１標本周期遅延させる遅延回路と
、 該遅延回路の出力を零次ホールド波形の信号に変換する
第１のディジタルアナログ（ＤＡ）変換器と 前記遅延回路の入力信号から出力側を差し引いて差分を
とる減算器と、 該減算器の出力をアナログ信号に変換する第２のＤＡ変
換器と、 前記１標本周期毎にリセットされ一次ホールド波形の信
号としてとり出すアナログ積分器と、前記一次ホールド
波形の信号と前記零次ホールド波形の信号とを加算する
アナログ加算器とを備えて、 前記ディジタル入力信号を一次ホールド波形のアナログ
出力信号に変換することを特徴とするディジタルアナロ
グ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20461688A JPH0254624A (ja) | 1988-08-19 | 1988-08-19 | ディジタルアナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20461688A JPH0254624A (ja) | 1988-08-19 | 1988-08-19 | ディジタルアナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254624A true JPH0254624A (ja) | 1990-02-23 |
Family
ID=16493425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20461688A Pending JPH0254624A (ja) | 1988-08-19 | 1988-08-19 | ディジタルアナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254624A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721427B1 (en) | 1999-06-08 | 2004-04-13 | Zanden Audio System Co., Ltd. | Analog filter for digital audio system and audio amplifier for using the same |
| EP1623504A4 (en) * | 2003-04-24 | 2006-08-23 | Qualcomm Inc | COMBINATION DIGITAL / ANALOG TRANSMITTER AND SIGNAL FILTER |
| US7535389B1 (en) * | 2007-11-16 | 2009-05-19 | Maxim Integrated Products, Inc. | System and method for improving the dynamic performance of a digital-to-analog converter (DAC) |
-
1988
- 1988-08-19 JP JP20461688A patent/JPH0254624A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721427B1 (en) | 1999-06-08 | 2004-04-13 | Zanden Audio System Co., Ltd. | Analog filter for digital audio system and audio amplifier for using the same |
| EP1623504A4 (en) * | 2003-04-24 | 2006-08-23 | Qualcomm Inc | COMBINATION DIGITAL / ANALOG TRANSMITTER AND SIGNAL FILTER |
| US7535389B1 (en) * | 2007-11-16 | 2009-05-19 | Maxim Integrated Products, Inc. | System and method for improving the dynamic performance of a digital-to-analog converter (DAC) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4588979A (en) | Analog-to-digital converter | |
| JP3158414B2 (ja) | エコーキャンセラ | |
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| JP2006516377A (ja) | ベースバンド雑音を変調し、雑音の折り返しを低減する信号処理システム | |
| EP1590888A2 (en) | Signal processing system with baseband noise modulation and noise filtering | |
| GB2202100A (en) | Analogue-to-digital converter | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| US5191331A (en) | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion | |
| JPH02134010A (ja) | 信号処理装置 | |
| JPH0738440A (ja) | Ｄ／ａ変換回路 | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| JPS63318811A (ja) | ディジタルフィルタ装置 | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| JPS63138570A (ja) | 信号記録装置 | |
| US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
| US4620158A (en) | PCM signal demodulating circuit | |
| JPH0254624A (ja) | ディジタルアナログ変換回路 | |
| US5351048A (en) | One bit high speed signal processing system utilizing controlled spectrum of quantization noise | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| US5177699A (en) | Analogue-to-digital converter having two decimate filter circuits receiving output of a front end which is bit shifted down in being applied to one of the filter circuits |