JPH025476A - ショットキー型イメージセンサの製造方法 - Google Patents
ショットキー型イメージセンサの製造方法Info
- Publication number
- JPH025476A JPH025476A JP63155542A JP15554288A JPH025476A JP H025476 A JPH025476 A JP H025476A JP 63155542 A JP63155542 A JP 63155542A JP 15554288 A JP15554288 A JP 15554288A JP H025476 A JPH025476 A JP H025476A
- Authority
- JP
- Japan
- Prior art keywords
- film
- guard ring
- region
- oxide film
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 69
- 238000002513 implantation Methods 0.000 abstract 2
- 230000003064 anti-oxidating effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はショットキー型イメージセンサの製造方法に関
するものである。
するものである。
ショットキー型イメージセンサの一例として。
電荷結合素子とショットキーダイオードとを組み合わせ
た裏面入射型のイメージセンサ（その平面図を第２図に
示す。）の主な製造工程における半導体チップの断面図
を第３図（ａ）〜（ｄ）に示す。
た裏面入射型のイメージセンサ（その平面図を第２図に
示す。）の主な製造工程における半導体チップの断面図
を第３図（ａ）〜（ｄ）に示す。
まず第３図（ａ＞に示すように、Ｐ型シリコン基板１上
に第１のシリコン酸化膜２．シリコン窒化膜３ａ（耐酸
化性膜）を成長させた後、フォトレジスト法によりパタ
ーニングしてＣＣＤ活性領域２０、受光素子領域を区画
し、この受光素子領域の中央にレジスト膜１６を設けて
ホトダイオードガードリング領域２１ｂを区画する。し
かる後、第３図（’ｂ）に示すように、Ｎ型不純物１例
えばリンをイオン注入し、熱酸化を行ない、Ｎ−型の埋
込チャネル５とＮ−型のガードリング６ａおよび第２の
シリコン酸化１１１４ｂを形成する。次に、第３図（ｃ
）に示すように、Ｐ型の不純物、例えばボロンのイオン
注入を行ない、チャネルストッパ８を形成する。第］、
第２のシリコン酸化膜を除去したのち、所定の厚さのシ
リコン酸化膜を成長し、その上にポリシリコンを堆積す
る。このシリコン酸化膜およびポリシリコンをバターニ
ングすることにより電荷結合素子のゲート酸化膜９およ
びゲート電極１０を形成する。所定形状のレジス１〜膜
１１を形成する。しかる後、Ｎ型不純物７例えばリンの
イオン注入を行ない、Ｎ＋領域１２を形成する。次に、
第３図（ｄ）に示すように、レジスト膜１１を除去した
のち、絶縁膜１例えばＰＳＧ膜をｆ積し、ホトレジスト
法により、絶縁膜パターン１．３を形成する。金属層、
例えば白金層を堆債し、熱処理を施した後、所定のエツ
チング液でエツチングを行ないショットキーダイオード
金属電極層１４ｂを形成する。
に第１のシリコン酸化膜２．シリコン窒化膜３ａ（耐酸
化性膜）を成長させた後、フォトレジスト法によりパタ
ーニングしてＣＣＤ活性領域２０、受光素子領域を区画
し、この受光素子領域の中央にレジスト膜１６を設けて
ホトダイオードガードリング領域２１ｂを区画する。し
かる後、第３図（’ｂ）に示すように、Ｎ型不純物１例
えばリンをイオン注入し、熱酸化を行ない、Ｎ−型の埋
込チャネル５とＮ−型のガードリング６ａおよび第２の
シリコン酸化１１１４ｂを形成する。次に、第３図（ｃ
）に示すように、Ｐ型の不純物、例えばボロンのイオン
注入を行ない、チャネルストッパ８を形成する。第］、
第２のシリコン酸化膜を除去したのち、所定の厚さのシ
リコン酸化膜を成長し、その上にポリシリコンを堆積す
る。このシリコン酸化膜およびポリシリコンをバターニ
ングすることにより電荷結合素子のゲート酸化膜９およ
びゲート電極１０を形成する。所定形状のレジス１〜膜
１１を形成する。しかる後、Ｎ型不純物７例えばリンの
イオン注入を行ない、Ｎ＋領域１２を形成する。次に、
第３図（ｄ）に示すように、レジスト膜１１を除去した
のち、絶縁膜１例えばＰＳＧ膜をｆ積し、ホトレジスト
法により、絶縁膜パターン１．３を形成する。金属層、
例えば白金層を堆債し、熱処理を施した後、所定のエツ
チング液でエツチングを行ないショットキーダイオード
金属電極層１４ｂを形成する。
なお、シリコン酸化膜２，４ｂを除去後は表面に凹凸が
できるが、便宜上第３図（ｃ）に示してはいない。又、
Ｎ゛領域１２はシヨ・・ノドキーダイオード金属電極１
４ｂとのオーム性接触をとるためのものであり、ガード
リング６ｂの内側に何個所か設けであるものとする。更
に、第２図は、層間絶縁膜１６−反射電極１７、カバー
膜１８をつける前の状懲を示すものである。
できるが、便宜上第３図（ｃ）に示してはいない。又、
Ｎ゛領域１２はシヨ・・ノドキーダイオード金属電極１
４ｂとのオーム性接触をとるためのものであり、ガード
リング６ｂの内側に何個所か設けであるものとする。更
に、第２図は、層間絶縁膜１６−反射電極１７、カバー
膜１８をつける前の状懲を示すものである。
しかしながら、従来のショットキー型イメージセンサの
製造方法は、ホトダイオードガードリング領域を区画す
るのにシリコン窒化膜３ｂで区切られた受光素子領域内
にフォトレジスト膜を設けるための目合わせを必要とす
る。そのため、この際に生じる目合わせずれ（典型的に
は一辺あたり約０．３μｍ）を考慮した有効受光領域パ
ターンを用いてバターニングを行なわなければならず、
有効受光領域を大きくできない欠点があった。
製造方法は、ホトダイオードガードリング領域を区画す
るのにシリコン窒化膜３ｂで区切られた受光素子領域内
にフォトレジスト膜を設けるための目合わせを必要とす
る。そのため、この際に生じる目合わせずれ（典型的に
は一辺あたり約０．３μｍ）を考慮した有効受光領域パ
ターンを用いてバターニングを行なわなければならず、
有効受光領域を大きくできない欠点があった。
本発明の目的は、上記欠点を除去し、大きな有効受光領
域を確保できるショットキー型イメージセンサの製造方
法を提供することにある。
域を確保できるショットキー型イメージセンサの製造方
法を提供することにある。
本発明のショットキー型イメージセンサの製造方法は、
−導電型半導体基板表面上に第一の酸化膜を形成した後
前記第一の酸化膜上に耐酸化性膜を選択的に形成して電
荷結合素子活性領域および受光素子ガードリング領域を
区画し、前記耐酸化性膜をマスクとして前記電荷結合素
子活性領域および前記受光素子ガードリング領域に他導
電型不純物を導入したのち選択酸化を行ない前記素子活
性領域および前記受光素子ガードリング領域上に所定の
厚さの第二の酸化膜を形成し、前記耐酸化性膜を除去し
たのち前記受光素子ガードリング領域で囲まれた受光素
子領域上の第一の酸化膜をレジスト膜で覆い、その後、
前記第二の酸化膜および前記レジスト膜をマスクとして
他導電型不純物を導入して前記電荷結合素子活性領域と
前記受光素子ガードリング領域の境界にチャネルストッ
パを形成する工程とを含むというものである。
−導電型半導体基板表面上に第一の酸化膜を形成した後
前記第一の酸化膜上に耐酸化性膜を選択的に形成して電
荷結合素子活性領域および受光素子ガードリング領域を
区画し、前記耐酸化性膜をマスクとして前記電荷結合素
子活性領域および前記受光素子ガードリング領域に他導
電型不純物を導入したのち選択酸化を行ない前記素子活
性領域および前記受光素子ガードリング領域上に所定の
厚さの第二の酸化膜を形成し、前記耐酸化性膜を除去し
たのち前記受光素子ガードリング領域で囲まれた受光素
子領域上の第一の酸化膜をレジスト膜で覆い、その後、
前記第二の酸化膜および前記レジスト膜をマスクとして
他導電型不純物を導入して前記電荷結合素子活性領域と
前記受光素子ガードリング領域の境界にチャネルストッ
パを形成する工程とを含むというものである。
本発明においては、電荷結合素子活性領域形成のための
不純物の導入とショットキーダイオードのガードリング
形成のための不純物の導入を耐酸化性膜をマスクとして
同時に行なった後熱酸化により電荷結合素子活性領域お
よびカードリング上に厚い酸化膜を形成する。その後、
耐酸化膜を除去し、ショットキーダイオード中央部分の
薄い酸化膜上をレジスト膜で覆う。前記厚い酸化膜と前
記レジスト膜とをマスクとして、チャネルストッパのた
めの不純物の導入を行なう。この工程では、ガードリン
グ上の厚い酸化膜と、前記レジスト膜とが重なっていれ
ば、前記チャネルストッパのための不純物の導入時のマ
スクとして十分に機能する。このため、従来の製造方法
では必要であったショットキーダイオード有効受光領域
形成のための余分な目合わせマージンを考慮しなくて済
む。本発明の製造方法ではショットキーダイオードガー
ドリングを必要最小面積に設計し製造することによりシ
ョットキーダイオード有効受光領域を大きく確保するこ
とができる。
不純物の導入とショットキーダイオードのガードリング
形成のための不純物の導入を耐酸化性膜をマスクとして
同時に行なった後熱酸化により電荷結合素子活性領域お
よびカードリング上に厚い酸化膜を形成する。その後、
耐酸化膜を除去し、ショットキーダイオード中央部分の
薄い酸化膜上をレジスト膜で覆う。前記厚い酸化膜と前
記レジスト膜とをマスクとして、チャネルストッパのた
めの不純物の導入を行なう。この工程では、ガードリン
グ上の厚い酸化膜と、前記レジスト膜とが重なっていれ
ば、前記チャネルストッパのための不純物の導入時のマ
スクとして十分に機能する。このため、従来の製造方法
では必要であったショットキーダイオード有効受光領域
形成のための余分な目合わせマージンを考慮しなくて済
む。本発明の製造方法ではショットキーダイオードガー
ドリングを必要最小面積に設計し製造することによりシ
ョットキーダイオード有効受光領域を大きく確保するこ
とができる。
第１図（ａ）〜（ｄ）は本発明の−・実施例を説明する
ための主な製造工程における半導体チップの断面図を示
したものである。
ための主な製造工程における半導体チップの断面図を示
したものである。
まず第１図（ａ）に示すように、Ｐ型シリコ〕／基板１
上に第１のシリコン酸化膜２．シリコン窒化膜３ａ（耐
酸化性膜）を成長させた後、フォトレジスト法によりパ
ターニングを行ないＣＣＤ活性領域２０、ホトダイオー
ドカードリング領域２１、 ａを区画する。次にＮ型不
純物９例えはリンをイオン注入し、第１図＜１つ）に示
すように、熱酸化により所定の厚さの第２のシリコン酸
化膜４ ａおよび埋込チャネル５とＮ−型のガードリン
グ６ａを形成する。シリコン窒化膜を除去した後埋込チ
ャネル５とガードリング６ａで囲まれなホトダイオード
領域２２ａ上の第１のシリコン酸化膜２をレジスト膜７
で覆−）た後、Ｐ型の不純物１例えばボロンのイオン注
入を行ない、第１図＜ｃ）に示すように、チャネルスト
ッパ８を形成する。第１のシリコン酸化膜および第２の
シリコ酸化膜を除去した後所定の厚さのシリコン酸化膜
を成長し、その上にポリシリコンを堆積する。このシリ
コン酸化膜およびポリシリコンをパターニングすること
により電荷結合素子のゲート酸化膜９およびゲート電極
１０を形成する。所定パターンのレジスト膜１１を形成
する。しかる後、Ｎ型不純物２例えばリンのイオン注入
を行ない、Ｎ゛ｇ＠域１２を形成する。次に、第１図（
ｄ）に示すように、絶縁膜１例えばＰＳＧ膜を堆積し、
フぢトレンスト法により絶縁膜のパターン１３を形成す
る。金属膜１例えば白金膜を堆積し、熱処理を施した後
、所定のエツチング液によりパターニングしてショット
キーダイオード金属電極層１．４ ａを形成する。
上に第１のシリコン酸化膜２．シリコン窒化膜３ａ（耐
酸化性膜）を成長させた後、フォトレジスト法によりパ
ターニングを行ないＣＣＤ活性領域２０、ホトダイオー
ドカードリング領域２１、 ａを区画する。次にＮ型不
純物９例えはリンをイオン注入し、第１図＜１つ）に示
すように、熱酸化により所定の厚さの第２のシリコン酸
化膜４ ａおよび埋込チャネル５とＮ−型のガードリン
グ６ａを形成する。シリコン窒化膜を除去した後埋込チ
ャネル５とガードリング６ａで囲まれなホトダイオード
領域２２ａ上の第１のシリコン酸化膜２をレジスト膜７
で覆−）た後、Ｐ型の不純物１例えばボロンのイオン注
入を行ない、第１図＜ｃ）に示すように、チャネルスト
ッパ８を形成する。第１のシリコン酸化膜および第２の
シリコ酸化膜を除去した後所定の厚さのシリコン酸化膜
を成長し、その上にポリシリコンを堆積する。このシリ
コン酸化膜およびポリシリコンをパターニングすること
により電荷結合素子のゲート酸化膜９およびゲート電極
１０を形成する。所定パターンのレジスト膜１１を形成
する。しかる後、Ｎ型不純物２例えばリンのイオン注入
を行ない、Ｎ゛ｇ＠域１２を形成する。次に、第１図（
ｄ）に示すように、絶縁膜１例えばＰＳＧ膜を堆積し、
フぢトレンスト法により絶縁膜のパターン１３を形成す
る。金属膜１例えば白金膜を堆積し、熱処理を施した後
、所定のエツチング液によりパターニングしてショット
キーダイオード金属電極層１．４ ａを形成する。
ショットキー型イメージセンサでは暗電流が＃、ｉ、＞
なく、また同時に有効受光領域が大きなショットキーダ
イオードを形成する必要がある４暗電流を減らすために
は、ガードリングを形成する必要があるが、有効受光領
域を大きく確保するためにはガードリング面積を減らさ
なければならない。本発明の製造方法によればチャネル
ストッパ８と前記ショットキーダイオード有効受光領域
１５のパターニングを同一マスクにより行なう為、余分
な目合わせマージンを考慮せずにガードリングを必要最
小限面積に形成し、有効受光面積を大きく確保すること
ができる。
なく、また同時に有効受光領域が大きなショットキーダ
イオードを形成する必要がある４暗電流を減らすために
は、ガードリングを形成する必要があるが、有効受光領
域を大きく確保するためにはガードリング面積を減らさ
なければならない。本発明の製造方法によればチャネル
ストッパ８と前記ショットキーダイオード有効受光領域
１５のパターニングを同一マスクにより行なう為、余分
な目合わせマージンを考慮せずにガードリングを必要最
小限面積に形成し、有効受光面積を大きく確保すること
ができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図はシ
ョットキー型イメージセンサの例を示す半導体チップの
平面図、第３図（ａ）〜（ｄ）は従来例を説明するため
の工程順に配置した半導体チップの断面図である。なお
、第１図、第３図は第２図のｘ−ｘ’線断面部分を示し
たものである。 １・・・Ｐ型シリコン基板、２・・・第１のシリコン酸
化膜、３ａ、３ｂ−・・シリコン窒化膜、４ａ、４ｂ・
・・第２のシリコン酸化膜、５・・・埋込チャネル、６
ａ、６ｂ・・・ガードリング、７・・・レジスト膜、８
・・・チャネルストッパ、９・・・ゲート酸化膜、１０
・・ゲート電極、１］・・・レジスト膜、］、２・・・
Ｎ＋領領域１．３ ・・・絶縁膜のパターン、１．４ａ
１４ｂ−。 ショットキーダイオード金属電極層、】５・・・ショッ
トキーダイオード有効受光領域、１６・・・層間絶縁膜
、１７・・・反射電極、１８・・・カバー膜、１９−１
．１．９−２・・・垂直転送電極、２０・・・ＣＣＤ活
性領域、２１ａ、２１ｂ・・・ホトダイオードガードリ
ング領域、２２ａ、２２ｂ・・・ホトタイオード領域。
めの工程順に示した半導体チップの断面図、第２図はシ
ョットキー型イメージセンサの例を示す半導体チップの
平面図、第３図（ａ）〜（ｄ）は従来例を説明するため
の工程順に配置した半導体チップの断面図である。なお
、第１図、第３図は第２図のｘ−ｘ’線断面部分を示し
たものである。 １・・・Ｐ型シリコン基板、２・・・第１のシリコン酸
化膜、３ａ、３ｂ−・・シリコン窒化膜、４ａ、４ｂ・
・・第２のシリコン酸化膜、５・・・埋込チャネル、６
ａ、６ｂ・・・ガードリング、７・・・レジスト膜、８
・・・チャネルストッパ、９・・・ゲート酸化膜、１０
・・ゲート電極、１］・・・レジスト膜、］、２・・・
Ｎ＋領領域１．３ ・・・絶縁膜のパターン、１．４ａ
１４ｂ−。 ショットキーダイオード金属電極層、】５・・・ショッ
トキーダイオード有効受光領域、１６・・・層間絶縁膜
、１７・・・反射電極、１８・・・カバー膜、１９−１
．１．９−２・・・垂直転送電極、２０・・・ＣＣＤ活
性領域、２１ａ、２１ｂ・・・ホトダイオードガードリ
ング領域、２２ａ、２２ｂ・・・ホトタイオード領域。
Claims (1)
- 一導電型半導体基板表面上に第一の酸化膜を形成した後
前記第一の酸化膜上に耐酸化性膜を選択的に形成して電
荷結合素子活性領域および受光素子ガードリング領域を
区画し、前記耐酸化性膜をマスクとして前記電荷結合素
子活性領域および前記受光素子ガードリング領域に他導
電型不純物を導入したのち選択酸化を行ない前記素子活
性領域および前記受光素子ガードリング領域上に所定の
厚さの第二の酸化膜を形成し、前記耐酸化性膜を除去し
たのち前記受光素子ガードリング領域で囲まれた受光素
子領域上の第一の酸化膜をレジスト膜で覆い、その後、
前記第二の酸化膜および前記レジスト膜をマスクとして
他導電型不純物を導入して前記電荷結合素子活性領域と
前記受光素子ガードリング領域の境界にチャネルストッ
パを形成する工程とを含むことを特徴とするショットキ
ー型イメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155542A JPH07120777B2 (ja) | 1988-06-22 | 1988-06-22 | ショットキー型イメージセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155542A JPH07120777B2 (ja) | 1988-06-22 | 1988-06-22 | ショットキー型イメージセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025476A true JPH025476A (ja) | 1990-01-10 |
| JPH07120777B2 JPH07120777B2 (ja) | 1995-12-20 |
Family
ID=15608333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155542A Expired - Fee Related JPH07120777B2 (ja) | 1988-06-22 | 1988-06-22 | ショットキー型イメージセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120777B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114720A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 赤外イメージセンサ及びその製造方法 |
-
1988
- 1988-06-22 JP JP63155542A patent/JPH07120777B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114720A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 赤外イメージセンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120777B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481494C (zh) | 具有读出二极管的集成电路 | |
| KR100698082B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| KR100595876B1 (ko) | 이미지센서의 포토다이오드 제조방법 | |
| JPH025476A (ja) | ショットキー型イメージセンサの製造方法 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPS59188966A (ja) | 固体撮像装置の製造方法 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2005191400A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0254561A (ja) | 半導体装置 | |
| JP2526556B2 (ja) | ショットキバリヤダイオ−ドの製造方法 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JP3052293B2 (ja) | 固体撮像素子の製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0389562A (ja) | 半導体装置 | |
| JP3881134B2 (ja) | Ｍｏｓセンサーおよびその製造方法 | |
| JP2768452B2 (ja) | 固体撮像装置の製造方法 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JPS58225668A (ja) | 固体撮像装置およびその製造方法 | |
| JP2004335800A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |