JPH0254957A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0254957A
JPH0254957A JP63205930A JP20593088A JPH0254957A JP H0254957 A JPH0254957 A JP H0254957A JP 63205930 A JP63205930 A JP 63205930A JP 20593088 A JP20593088 A JP 20593088A JP H0254957 A JPH0254957 A JP H0254957A
Authority
JP
Japan
Prior art keywords
lead
leads
package
semiconductor pellet
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63205930A
Other languages
English (en)
Other versions
JP2696532B2 (ja
Inventor
Toshihiro Yasuhara
安原 敏浩
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63205930A priority Critical patent/JP2696532B2/ja
Publication of JPH0254957A publication Critical patent/JPH0254957A/ja
Priority to US07/536,932 priority patent/US4987474A/en
Application granted granted Critical
Publication of JP2696532B2 publication Critical patent/JP2696532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、リードの配線
技術の改良に係り、例えば、デュアル・イン・ライン形
の樹脂封止パッケージを備えている半導体集積回路装置
(以下、DILP・IC1または、単にICということ
がある。)の製造に利用して有効な技術に関する。
〔従来の技術〕
従来から、メモリー系の半導体集積回路装置においては
、300m1 !  (7,62m)の折り曲げ幅を有
するデュアル・イン・ライン形の樹脂封止パッケージが
使用されている。
最近、メモリー系の半導体集積回路装置は集積度の高ま
りに伴って、その半導体ペレットが長手方向に大きくな
ってきている。また、メモリー系の半導体集積回路装置
においては、半導体ペレットにおけるポンディングパッ
ドが、細長く形成された半導体ペレットにおける両方の
短辺に偏って配置されているという特徴がある。
そのため、メモリー系の半導体集積回路装置においてそ
の集積度がさらに高まった場合、デュアル・イン・ライ
ン形の樹脂封止パッケージにおいて300m1lの折り
曲げ幅を維持するのは、もねめで困難になるという問題
点がある。すなわち、横幅が制限されているデュアル・
イン・ライン形(7) 樹1m i1止パッケージにお
いて、長大化され、かつ、ポンディングパッドが短辺に
偏って配置されている半導体ペレットを収めようとした
場合、パッケージ内におけるインナリードについての配
線スペースが不足してしまうためである。
そこで、長大化され、かつ、ポンディングパッドが短辺
に偏って配置されている半導体ペレットを封止する場合
であっても、インナリードの配線スペースを充分に確保
することができる樹脂封止パッケージを備えている半導
体装置を提供することが要望される。
このような要望に応するために、次のような半導体装置
が提案されている。
すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子を構成している複数本のリードと、各リード
と前記半導体ペレットとの間にそれぞれ橋絡されている
ボンディングワイヤと、これら半導体ペレット、リード
およびボンディングワイヤ群を樹脂封止するパッケージ
とを備えている半導体装置であって、前記リード群のう
ち少なくとも一部のリードにおけるインナ部(以下、イ
ンナリードということがある。)を前記パッケージ内に
おいて前記半導体ペレットの下方に配線し、このインナ
リードと半導体ペレットとの間に絶縁層を介設したもの
である。
この半導体装置によれば、リード群のうち少なくとも一
部のインナリードが、その一部を樹脂封止パッケージ内
において半導体ペレットの下方に配線されているため、
当1亥インナリードについての配線スペースを充分に確
保することができる。
したがって、例えば、横幅が制限されているデュアル・
イン・ライン形の樹脂封止パッケージにおいて、長大化
され、かつ、ポンディングパッドがその短辺に偏って配
置されている半導体ペレットを収めようとした場合であ
っても、パッケージ内においてインナリードを充分に配
線することができる。
また、前記半導体ペレットの下方に配線されたインナリ
ードと、半導体ペレットとの間に絶縁層が介設されてい
るため、半導体ペレットとリード群との絶縁は良好に保
たれるとともに9.半導体ペレットを樹脂封止パッケー
ジ内において強固に固定することができる。
なお、このような半導体装置を述べである例としては、
日本国特許庁公開特許公報、特開昭57−114261
号、特開昭61−218139号、および、特開昭61
−258458号、がある。
〔発明が解決しようとする課題〕
前述したような半導体装置においては、温度サイクルが
加わり、または、加えられた場合、半導体ペレット、リ
ード、樹脂封止パッケージ、および半導体ペレットとリ
ードとの間に介設された絶縁層を構成する各材料につい
ての熱膨張係数差に基因すると考察されるクラックが、
樹脂封止パッケージに局所的に発生するという問題点が
あることが、本発明者によって明らかにされた。
本発明の目的は、このようなりラックの発生を防止する
ことができる半導体装置およびその製造方法を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細会の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本圃において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、半導体ペレットと、互いに電気的に独立され
て外部端子をそれぞれ構成している複数木のリードと、
各リードのインナ部と前記半導体ペレットとの間にそれ
ぞれ橋絡されているボンディングワイヤと、これら半導
体ペレット、リードのインナ部およびボンディングワイ
ヤを樹脂封止するパッケージとを備えており、前記リー
ド群のうち少なくとも一部のリードは、そのインナ部の
一部が前記パッケージ内において前記半導体ペレットの
下方にそれぞれ配線されており、このインナ部群と前記
半導体ペレットどの間には絶!&層が介設されている半
導体装置において、前記半導体ペレットの下方に配線さ
れたリード群のうち少なくとも一部のリードには、この
リードの前記半導体ペレットの外縁に対向する境界線に
おける樹脂部の占拠面積比を大きくさせるための貫通孔
を、この境界線に内外方向に跨がって開設したものであ
る。
また、前記半導体装置において、前記半導体ペレフトの
下方に配線されたリード群のうち少なくとも一部のリー
ドは、少なくとも前記半導体ペレット下面の周辺に対応
する部分について、リード間の応力を低減させるように
、各リードの幅方向に複数本に分岐したものである。
さらに、前記半導体装置において、前記絶縁層を矩形の
シート形状に形成されている絶縁シートにより構成する
とともに、この絶縁シートはその短辺の寸法が前記半導
体ペレットの短辺の寸法よりも小さ(設定したものであ
る。
〔作用〕
前記した第1の手段によれば、半導体ペレットの下方に
配線されたインナリードに開設されている貫通孔により
、インナリードの実効面積が減少されているとともに、
樹脂部の実効面積が増加されているため、リードと樹脂
部との接着強度が高められる。その結果、温度サイクル
が加わる状況下において発生する応力によるパッケージ
内部における樹脂クランクの発生は防止されることにな
る。
また、前記したインナリードが幅方向に複数本に分岐さ
れている第2の手段によれば、万一、リード群の上面に
樹脂部との剥離が発生したとしても、個々の亀裂状の隙
間幅を狭くすることができるため、リードの強度、およ
びリードの固定強度を低下させることなく、リード端の
応力を低減させることができる。その結果、温度サイク
ルが加わる状況下において発生する応力による樹脂クラ
ックの発生は防止されることになる。
半導体ペレットとリード群との間に介設されたvA縁レ
シート短辺側寸法を半導体ペレットの短辺側寸法よりも
小さくした前記第3の手段によれば、絶縁シート端部に
発生する樹脂部における応力集中を穫端に低減させるこ
とができるため、温度サイクルが力lわる状況下におい
て発生する応力による絶縁シート端部からの樹脂クラッ
クの発生を防止することができる。
〔実施例1〕 第1図は本発明の一実施例であるDILP−ICを示す
一部切断斜視図、第2図はその側面図中央縦断面図、第
3図はその正面図中央縦断面図である。
本実施例において、本発明に係る半導体装置はDILP
・IC17として構成されており、半導体ベレッ)14
と、互いに電気的に独立されて外部端子を構成しており
、後記する樹脂封止パッケージの外部に引き出されてい
るアウタ部(以下、アウタリードという。)7、および
パッケージの内部に配線されているインナ部(以下、イ
ンナリードという、)8から成る複数本のり一部6と、
各インナリードと前記半導体ペレットとの間にそれぞれ
橋絡されているボンディングワイヤ15と、これら半導
体ペレット、インナリードおよびボンディングワイヤ群
を樹脂封止するパッケージ16とを備えている。そして
、前記インナリード8群のうち少なくとも一部のインナ
リード8Bが、その一部を前記パッケージ内において前
記半導体ペレットの下方に配線されており、半導体ペレ
ットの下方に配線されたインナリード8B群の一部上に
絶縁シート11が固着されているとともに、この絶縁シ
ート上に半導体ペレットがボンディングされている。さ
らに、各インナリード8Bには貫通孔10が半導体ペレ
ット14の外縁の内外にわたるように開設されている。
また、パッケージの外部において、アウタリード群はバ
ット・ウィング形状に屈曲成形されており、対向するリ
ードの折り曲げ幅は300m1lに設定されている。こ
のように構成されているDILPiCは、次のような製
造方法により製造されている。
以下、本発明の一実施例であるこのDILP・Icの製
造方法が説明される。この説明により、前記DILP・
ICについての構成の詳細が明らかにされる。
本実施例において、本発明に係るDILP−ICの製造
方法には、第4図に示されている多連リードフレーム1
が使用されている。この多連り−1フレームは4270
イやコバール等のような鉄系(鉄またはその合金)材料
、または、燐青銅や無酸素銅等のような銅系(銅または
その合金)材料からなる薄い(例えば、肉厚が0.25
+w)板材を用いられて、打ち抜きプレス加工またはエ
ツチング加工等のような適当な手段により一体成形され
ている。この多連リードフレーム1には複数の単位リー
ドフレーム2が一方向に1列に並設されている。
単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3.3は所定の間隔
で平行で、かつ、一連にそれぞれ延設されている。隣り
合う単位リードフレーム2.2間には一対のセクション
枠4が両外枠3.3間に互いに平行に配されて一体的に
架設されており、これら外枠、セクション枠により形成
される略長方形の枠体内に単位リードフレーム2が構成
されている。
各単位リードフレーム2において、両外枠3.3には一
対のダム部材5が両セクション枠4.4の内側位置にお
いて互いに平行に、かつ略対称形状になるようにそれぞ
れ配されて一体的に架設されている6両ダム部材5.5
には複数本のり一部6が長手方向に等間隔に配されて、
互いに平行で、ダム部材5と直交するように一体的に突
設されている。ダム部材5における隣り合うリード6.
6間の部分は後述するパッケージ成形時に後記するレジ
ンの流れをせき止めるダム5aを実質的に構成するよう
になっている。
各リード6の外側部分は後述するように樹脂封止パッケ
ージの外部に突出されるため、アウタリード7をそれぞ
れ構成するようになっており、各アウタリード7はその
先端部がセクション枠4に機械的にそれぞれ接続される
ことにより、それに保持された状態になっている。
他方、各リード6の内側部分は後述するように樹脂封止
パッケージの内部に封入されるため、インナリード8を
それぞれ構成するようになっている。そして、各インナ
リード8の自由端部である内側端部は、単位リードフレ
ーム2の空所内における両短辺側の所定位置を通る一直
線上に整列するようにそれぞれ配設されており、これら
端部は後記する半導体ペレットのポンディングパッドに
対向されることにより、ワイヤボンディング部9をそれ
ぞれ実質的に構成するようになっている。
本実施例において、このインナリード8群は2種類に大
別することができる。すなわち、一方は通常のDILP
ICにおけるインナリードと同様、単位リート′フレー
ム2の空所内の周辺部における空スペースを利用して配
線されるインナリード(以下、周辺部インナリード8A
という。)の−群であり、他方は、通常のDILP−I
Cにおけるインナリードと全く異なり、単位リードフレ
ーム2の空所内の中央部における空スペースを利用して
配線されるインナリード(以下、中央部インナリード8
Bという。)の−群である。周辺部インナリード8Aは
そのワイヤボンディング部9Aが周辺部側から中央部に
向けて延設されており、中央部インナリード8Bはその
ワイヤボンディング部9Bが中央部側から周辺部に向け
て延設されている。但し、周辺部および中央部いずれの
インナリード8A、8Bにおけるワイヤボンディング部
9A、9Bも所定の位万で一直線上に整列されている。
そして、中央部インナリード8B群は後記する半導体ペ
レットの下方に配線されることになる。
このようにして、本実施例に係る単位リードフレーム2
においては、中央部インナリード8B群が単位リードフ
レーム2の空所内における中央部領域に配線されている
ため、当該空所全体をきわめてを効に使用することがで
き、その結果、単位リードフレーム2の空所が細長く設
定されている場合であっても、インナリード8群の全て
を、互いに接触し合うことなく、適正かつ安全に配線す
ることができる。
さらに、本実施例においては、各中央部インナリード8
Bには貫通孔10がそれぞれ開設されている。この貫通
孔10は、このインナリード8Bの後記する半導体ペレ
ットの外縁に対向する境界線における樹脂部の占拠面積
比を大きくさせるための孔であり、この貫通孔の作用の
詳細は後に説明される。この貫通孔10は長円形形状に
形成されており、前記境界線に跨がって、内外にそれぞ
れ延長されている。すなわち、貫通孔10は半導体ペレ
ットの真下位置から、ダム部材5に至るまで延長されて
いる。
このように構成されているリードフレーム1には各単位
リードフレーム2毎に絶縁シート・ボンディング作業、
ペレット・ボンディング作業、続いて、ワイヤ・ボンデ
ィング作業が実施される。
これらのボンディング作業はリードフレーム1が直列方
向にピッチ送りされることにより、各単位リードフレー
ム2毎に順次実施される。そして、これらのボンディン
グ作業により、第5図および第6図に示されている中間
製品が製造される。
まず、絶縁シート・ボンディング作業により、絶縁シー
ト11が単位リードフレーム2における中央部インナリ
ード8B群上に、接着剤からなるボンディングJi51
2を介設されて接着される。このとき、絶縁シートll
はその外側縁辺が中央部インナリード8B群にそれぞれ
開設されている貫通孔10の長手方向における略中央部
と直交するように配置される。
本実施例において、この絶縁シート11はポリイミド系
樹脂フィルムのように絶縁性が良好な材料を用いられて
形成されている。絶縁シート11は後記する半導体ペレ
ットの平面形状よりも若干大きめの長方形形状に形成さ
れている。絶縁性維持と、機械的強度との相関関係から
、絶縁シートlは厚さが125μm程度であることが望
ましい。
ボンディング層12を形成する接着剤としては、ポリエ
ーテルアミドイミド等のような熱可塑性のものが使用さ
れている。
次に、前工程において所要の集積回路が作り込まれた半
導体ペレット(以下、ペレットという。
)14が各単位リードフレーム2における絶縁シートl
l上に、接着剤からなるボンディング層13を介設され
てボンディングされる。このとき、ペレット14は絶縁
シート11に対して略同心的に配設される。
ペレットを絶縁シートに固着するボンディング層13を
形成するための接着剤としては、例えば、ポリピロメリ
ット酸イミド、ポリケトンイミド等の熱硬化性ポリイミ
ド系樹脂接着剤の上に非導電性のペースト材、例えば、
シリコーンゴム、エポキシゴム、エポキシ系樹脂、ポリ
イミド系樹脂等を積層した多層接着剤が使用されている
ここで、本実施例において、ペレット14は4メガビツ
ト・ランダム・アクセス・メモリー(以下、4MDRA
Mということがある。)系の半導体集積回路素子として
製作されており、第7図に示されているように、回路レ
イアウトされている。
すなわち、ペレット14の中央部にはメモリーマット2
0が設けられ、そのX方向の中央部にはY軸に並行にY
デコーダ21がメモリーマット20に沿って設けられ、
そのY方向の中央部にはX軸に並行にワードドライバ2
2、およびXデコーダ23がメモリーマット20に沿っ
て設けられている。また、長手方向の一端部には、それ
ぞれRAS系回路24、CAS系・WE系回路25およ
びX9、IOおよびY9.10アドレスバンフア26が
設けられ、その内側にメインアンプ27が設けられ、隅
部にはDoutバッファ28が設けられている。他端に
はRAS系回路24、Xアドレスバッファ29、Xジェ
ネレータ30、X、 Xジェネレータ31.Yアドレス
バッファ32および5HR−PCジェネレータ33が設
けられている。また、短手方向の右側端部にはセンスア
ンプ・コ・モン入出力・コモンソース34が設けられ、
左側端部の上端部にはメモリーマット20の上端子20
Aが設けられ、下端部にはメモリーマット20の下端子
20Bが設けられている。
そして、第8図に示されているように、このペレット1
4に設けられている各回路の電極(パッド)Al〜A 
+sおよびP、 S−P、はペレットの長手方向の両端
部、すなわち、両方の短辺部分に配設されている。1t
i (パッド)At〜A+sはボンディング用パッドで
あり、電極(パッド)P1〜P、は電気的特性試験時に
使用されるブロービング用のパッドである。
次に、ワイヤボンディング工程において、絶縁シート1
1にボンディングされたペレット14のt掘バッドA1
〜A11と、各単位リードフレーム2におけるインナリ
ード8のワイヤボンディング部9との間に、ワイヤ15
がその両端部をそれぞれボンディングされて橋絡される
このボンディングワイヤ15の素材としては、例えば、
直径30μmの金(Au)線材が使用される。
また、ワイヤボンディング装置としては、超音波熱圧着
式ワイヤボンディング装置(図示せず)が使用される。
このワイヤボンディング装置にはボンディング工具とし
てキャピラリーが使用されており、ペレット側の第1ボ
ンディング部は、放電電極によってワイヤ素材の先端部
に溶融生成されたボールがペレットの電極パッドにキャ
ピラリーにより押しつけられることにより、形成される
また、インナリード側の第2ボンディング部は、ワイヤ
素材の中間部がインナリードのボンディング部にキャピ
ラリーにより超音波エネルギを付勢されながら押しつけ
られることにより、形成される。なお、インナリード8
の表面におけるボンディング部9の領域には、銀めっき
被III (図示せず)が被着されている。
これにより、ペレット14に作り込まれている集積回路
は、電極パッド、ワイヤ15、インナリード8およびア
ウタリード7を介して電気的に外部に引き出されること
になる。
このようにしてペレットおよびワイヤ・ボンディングさ
れた多連リードフレームには、各単位リードフレーム毎
に樹脂封止するパッケージ群が、第9図および第10図
に示されているようなトランスファ成形装置を使用され
て単位リードフレーム群について同時成形される。
第9図および第“lO:図に示されているトランスファ
成形装置50はシリンダ装置等(図示せず)によって互
いに型締めされる一対の上型51と下型52とを備えて
おり、上型51と下型52との合わせ面には上型キャビ
ティー凹部53aと下型キャビティー凹部53bとが互
いに協働してキャビティー53を形成するように複数組
没設されている。そして、キャビティー53は前記絶縁
シート11を収容し得るように構成されている。
上型51の合わせ面にはボット54が開設されており、
ボット54にはシリンダ装置(図示せず)により進退さ
れるプランジャ55が成形材料としての樹脂(エポキシ
系の樹脂にシリカ等の強化材料を添加したもの、以下、
レジンという。)を送給し得るように挿入されている。
他方、下型52の合わせ面にはカル56がボット54と
の対向位置に配されて没設されているとともに、複数条
のランナ57がボット54にそれぞれ接続するように放
射状に配されて没設されている。各ランナ57の他端部
は下側キャビティー凹部53bにそれぞれ接続されてお
り、その接続部にはゲート58がレジンをキャビティー
53内に注入し得るように形成されている。また、下型
52の合わせ面には逃げ凹所59がリードフレームの厚
みを逃げ得るように、多連リードフレーム1の外形より
も若干大きめの長方形で、その厚さと略等しい寸法の一
定温さに没設されている。
前記構成にかかる多連リードフレーム1を用いて樹脂封
止形パッケージを前記トランスファ成形装置を用いて成
形する場合、上型51および下型52における各キャビ
ティー53は各単位リードフレーム2における一対のダ
ム部材5.5間の空間にそれぞれ対応される。
トランスファ成形時において、前記構成にかかる多連リ
ードフレーム1は下型52に没設されている逃げ凹所5
9内に、各単位リードフレーム2における絶縁シート1
1およびペレット14が各キャビティー53内にそれぞ
れ収容されるように配されてセットされる。このとき、
第10図に示されているように、中央部インナリード8
B群にそれぞれ開設されている貫通孔10のそれぞれが
キャビティー四部53bの開口縁から内外に突出するよ
うに、成形型およびリードフレームの各構成が設定され
ている。
続いて、上型51と下型52とが型締めされ、ボンド5
4からプランジャ55によりレジン60がランナ57お
よびゲート58を通じて各キャビティー53に送給され
て圧入される。ゲート58からキャビティー53に注入
されたレジン60はキャビティ−53内全体に拡散され
て行く。
このとき、中央部インナリード8Bのそれぞれに貫通孔
10が開設されていることにより、レジン60はこれら
の貫通孔10を容易に流通することができるため、レジ
ン60はキャビティー53の上下空間に効果的に拡散し
て行き、キャビティ−53内全体に確実に充填される。
また、レジン60はこの貫通孔10の内部にも充填され
ることになる。そして、貫通孔10の内部に充填された
レジン60の一部は、貫通孔10のキャビティー53内
から外部へ延長されている部分にまで達することになる
注入後、レジンが熱硬化されて樹脂封止形パッケージ1
6が成形されると、上型51および下型52は型開きさ
れるとともに、エジェクタ・ピン(図示せず)によりパ
ッケージ16群が離型される。
このようにして、第11図に示されているように、パッ
ケージ16群を成形された多連リードフレーム1はトラ
ンスファ成形装置50から脱装される。そして、このよ
うに樹脂成形されたパッケージ14の内部には、絶縁シ
ート11、ペレット14、インナリード8およびボンデ
ィングワイヤ15が樹脂封止されることになる。
その後、樹脂封止パッケージ16はダム5aと両側のア
ウタリード7.7との間に生成されたぼり、および前記
貫通孔IOの露出部空間内に生成されたばりを除去され
る。
次いで、多連リードフレームは図示しない電解めっき装
置や、はんだディンプ装置等のような適当な手段により
、金属露出面全体にわたってはんだ被膜を被着される。
また、多連リードフレームは、リード切断成形工程にお
いて各単位リードフレーム毎に順次、リード切断装置(
図示せず)により、外枠およびダムを切り落とされた後
、リード成形装置(図示せず)により、アウタリードを
バット・ウィング形状に屈曲成形される。このとき、ア
ウタリード7の屈曲部7aには貫通孔lOが開設されて
いるため、屈曲成形が過度の歪力を生ずることなく、適
正に実行されることになる。
以上のような製造方法によって、第1図〜第3図に示さ
れているDILP−1c17が製造されたことになる。
次に作用を説明する。
前記製造方法により製造されたDILP−ICは出荷前
に抜き取り検査を実施される。抜き取り検査としては、
温度サイクル試験や熱衝撃試験が含まれる環境試験が実
施される。また、このDILP−ICがプリント配線基
板等に実装される際、はんだディンプ処理や、リフロー
はんだ処理によっても、このDILP・ICは加熱され
るため、温度サイクルが加わる状況下に置かれる。さら
に、このDILP−ICが実装された後の稼働中におい
ても、自己発熱や、他の電子機器等の影害を受けて加熱
されるため、温度サイクルが加わる状況下に置かれるこ
とがある。
ところで、このような環境試験、または実装時に温度サ
イクルがDILP−ICに加わった場合、インナリード
群がペレットの下方に配線され、この中央部インナリー
ド群とベレッ1−との間に絶縁層が介設されている樹脂
封止パッケージを備えた半導体装置においては、樹脂封
止パッケージにりラックが発生するという問題点がある
ことが、本発明者によって明らかにされた。
すなわち、温度サイクル時においては、リードフレーム
の製作に使用されている全屈材料の熱膨張係数(42N
i−Feのtx=o、4X10−’/”C,Cuのcr
= 1. 7 X 10−’/−C)と、封止樹脂に使
用されている樹脂材料の熱膨張係数(レジンのα= 1
.OX 10−S/”C)との差に起因する応力により
、樹脂封止パッケージの体内にクラックがインナリード
との接触箇所に局所的に発生される。
しかし、本実施例においては、中央部インナリード8B
には貫通孔10がペレット14の真下位置からパッケー
ジ16の外部に至るまで延びるように開設されているた
め、温度サイクルのが加わった場合に発生する応力によ
るクラックの発生は防止されることになる。
すなわち、貫通孔10が開設されている中央部インナリ
ード8Bは、貫通孔が゛開設されていない従来の中央部
インナリードに比べて、その封止樹脂部分に対する面積
比が小さいため、中央部インナリード8Bと、封止樹脂
部分との接着強度は高くなる。その結果、温度サイクル
が加わった場合に発生ずる応力が中央部インナリード8
Bとそれに接着している樹脂部分との間に作用したとし
ても、中央部インナリード8Bと樹脂部分との接着はこ
れに耐えることができるため、その封止樹脂部分におい
てクラックが発生することはない。
ここで、第12図はレジン熱膨張係数αと、温度サイク
ル状況下においてクラックが1%全発生る時のサイクル
数との関係について実験した結果を示す線図である。
第12図において、(Alは中央部インナリードに長方
形状の貫通孔が開設されている本実施例の場合を示す特
性曲線であり、(B)は中央部インナリードに貫通孔が
開設されていない従来例の場合を示す特性曲線である。
第13図はパッケージ端におけるレジン占有面積率と、
温度サイクル数との関係について実験した結果を示す線
図である。
第13図において、(A)はレジン熱膨張係数αが1.
Ox 10−’/’cの場合の特性直線であり、(B)
はレジン熱膨張係数αが1.7X10−’/°Cの場合
の特性曲線である。
第14図は、本実施例におけるリードフレームの硬度と
、90度繰り返し曲げリード破断回数との関係について
実験した結果を示す線図である。
第14図において、(A)はインナリードに長方形状の
貫通孔10が開設された本実施例の場合を示す特性曲線
であり、0.5.0.45.0゜4.0.25等の数字
は、長方形状の貫通孔が開設されている部分のリード幅
である。(B)はインナリードに貫通孔が開設されてい
ない従来例の場合を示す特性曲線である。
これら各線図に示されている実験結果からも、本実施例
によれば前述した効果が得られることが理解されるであ
ろう。
前記実施例によれば次の効果が得られる。
(1)  インナリード群のうち少なくとも一部のイン
ナリードを樹脂封止パッケージ内において半導体ペレッ
トの下方に配線することにより、インナリード群につい
ての配線スペースを充分に確保することができるため、
高集積化されたメモリー系の半導体集積回路装置の場合
のように、デュアル・イン・ライン形の樹脂封止パッケ
ージにおいて、長大化され、かつ、ポンディングパッド
がその短辺に偏って配置されている半導体ペレットを収
めようとした場合であっても、樹脂封止パッケージ内に
おいてインナリードを適正に配線することができる。
(2)  前記(+)により、4MDRAMのように高
集積化されたペレットが搭載されるDILP・ICにお
いても、折り曲げ間隔につき300m1 Iの規格を維
持することができるため、メモリー系の半導体集積回路
装置において、所望の汎用性ないし互換性を維持するこ
とができる。
(3)  インナリード群のうち少なくとも一部のイン
ナリードを樹脂封止パッケージ内において半導体ペレッ
トの下方に配線することにより、半導体ペレットの外方
における空きスペースを相対的に大きく設定させること
ができるため、インナリードの配線についての設計の自
由度を相対的に高めることができ、半導体ペレットにお
けるポンディングパッドの配置変更に対処し易くさせる
ことができる。
(4)  インナリード群のうち少なくとも一部のもの
が中央部の空所に配線されているリードフレームを用意
しておき、このリードフレームにおけるその中央部イン
ナリード群上に絶縁シートを固着し、この絶縁シート上
に半導体ペレットをボンディングすることにより、半導
体ペレットを樹脂封止パッケージ内において強固に固定
することができるとともに、半導体ペレットとインナリ
ードとの絶縁を良好に維持することができるため、前記
(1)においても、樹脂封止パッケージを備えている半
導体装置の性能の低下を防止することができる。
(5)  中央部インナリードに封止樹脂部の面積比を
増加させるための貫通孔を開設することにより、そのイ
ンナリードと封止樹脂部との接着強度を高めることがで
きるため、温度サイクルが加わる状況下において発生す
る応力による封止樹脂クラックの発生を防止することが
できる。
(6)貫通孔をパッケージの外部にまで延設することに
より、アウタリードの屈曲成形時における曲げ荷重を緩
和させることができるため、その屈曲成形時にリードと
パッケージ開口縁との間に隙間が発生されるのを防止す
ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、中央部インナリードに開設される貫通孔社、第
15図〜第22図に示されているように、適宜変形する
ことができる。
第15図に示されている貫通孔10Aは、樹脂封止パッ
ケージ1Gの内部においては大きい幅に形成されており
、パッケージ16の外部においては小さい幅になるよう
に形成されている。
この貫通孔10Aによれば、パッケージの内部において
は、封止樹脂部の占拠面積比を充分に確保することがで
きるとともに、パッケージの外部においては、ばつの発
生程度を最小限度に抑制することができる。しかも、ア
ウタリード7において断面積の減少が抑制されるため、
アウタリードの強度の低下を回避することができる。
また、本実施例おいては、貫通孔10Aの外部の小幅部
分はアウタリード7の屈曲部までは延長されていない、
したがって、この部分にばりが生成された場合において
も、アウタリード7の屈曲成形作業が影響を受けること
はない、また、ばりの発生程度はきわめて軽微であるた
め、ぼり取り作業を省略することも可能である。
第16図に示されている貫通孔10Bはパッケージ16
の外部に露出した部分が小幅に形成されているとともに
、この小幅部分がアウタリード7の屈曲部にまで延長さ
れている。
この実施例によれば、小幅部分の寸法設定により、アウ
タリード7の屈曲成形時における曲げ荷重の低減効果と
、屈曲後におけるアウタリードの強度とについての調和
を図ることができる。
第17図に示されている貫通孔1.OCはその外側端部
が半円形状に形成されており、その半円形状部のみがパ
ッケージ16の外部に露出するように設定されている。
本実施例によれば、パッケー、ジー16の内部において
封止樹脂の占拠面積比を充1分に高めることができる。
第18図に示されている貫通孔LODはその外側端部が
両隅部につき若干面取り部を有する矩形形状に形成され
ており、その矩形形状部の部分がパッケージ16から微
小寸法だけ露出するように設定されている。
本実施例によれば、第17図に示されている場合に比べ
て、ばりの生成程度を抑制することができる。
第19図に示されている貫通孔10Eはその外側端部が
パッケージ16の内外境界線上に位置するように構成さ
れている。
本実施例によれば、パッケージ16の内部において封止
樹脂の占拠面積比を充分に高めることができるとともに
、貫通孔10Eが外部に露出するのを回避することがで
きる。したがって、ばりの生成を回避することができる
とともに、アウタリード7についての強度の低下を回避
することができる。
第20図に示されている貫通孔10Fはその外側端部が
パッケージ16の内部におけるその境界線付近に位置す
るように構成されている。
本実施例によれば、前述したようなパッケージ16の成
形時において、成形型の合わせ精度に誤差が生じた場合
等においても、貫通孔10Fの端部がパッケージ16の
外部に露出してしまう事態を回避することができる。
第21図および第22図に示されている変形例において
アウタリード7に樹脂から形成されたリブIOGがパッ
ケージ16外部に露出した貫通孔10と一体的に形成さ
れている。このリブIOGは貫通孔10に樹脂が充填さ
れるとともに、アウタリード7の屈曲部内側空間に突設
された状態に形成されている0貫通孔IOが開設された
アウタリード7はこのリブIOGにより補強されること
になる。
〔実施例2〕 第23図は本発明の他の実施例を示す一部切断斜視図で
ある。
本実施例において、ペレット14の真下に配線された中
央部インナリード8B群のそれぞれは、半導体ペレット
14下面の周辺に対向する部分がリードの幅方向に2分
割されており、この各分割部1日と18との間の間隙1
8aには樹脂部が形成されている。
本実施例によれば、中央部インナリード8Bのペレット
14により高い熱応力を受ける部分が、幅の狭い複数の
部分に分割され、かつ互いに間隔をあけて離されている
ので、リード間の封止樹脂部に作用する応力が低減され
、その結果、樹脂封止パッケージ16の内部においてク
ランクが発生するのを防止することができる。その作用
は次の通り説明される。
ところで、中央部のインナリード部群上にペレットが絶
縁シートを介して搭載された場合、半導体ペレットが搭
載されていない部分のリード上面は、半導体ペレットと
封止樹脂との線膨張係数差に起因した熱応力が加わる。
樹脂の線膨張係数は通常、半導体ペレットに比べて大き
いので、半導体ペレットの周囲のリード部分には、樹脂
モールド温度からの冷却によって、第24図にF、で示
されているような引張応力が作用し、その応力は半導体
ペレットの下端部近傍において特に大きくなる。
リードと封止樹脂との接着界面は、引張応力に対しては
、ごく弱い接着強度しか有していないので、半導体ペレ
ットの周囲のリード上面では封止樹脂部が容易に剥離し
、この部分は引張応力を負担することができなくなる。
このため、隣接するリード間では、引張応力が第25図
にF!で示されているようにリードの上端部に集中し、
温度サイクル試験等の過酷な温度環境下では、第26図
に示されているように、リード間に樹脂クランクCが発
生するという問題があった。ここで、第25図および第
26図は、第24図のX−X線に沿う各断面図である。
そして、半導体ペレット下端部の直下部近傍では、各リ
ードの上面が剥離して、引張応力場の中に、亀裂状の隙
間が周期的に並んだような状態となっている。引張応力
場に亀裂が周期的に並んだ場合の亀裂端の応力は、亀裂
長さが短い程、また、亀裂長さと、亀裂間隔との比が小
さい程、小さくなる。この周期亀裂のモデルにおける亀
裂長さは、樹脂封止パッケージに封止されている個々の
リード幅に、また、亀裂間隔はリード間隔に対応してい
る。
したがって、半導体ペレット下端部直下の中央部リード
幅を狭くすれば、隣接するインナリード間に充填された
樹脂のインナリード端における応力を低減させることが
できる。しかし、従来構造のままで中央部インナリード
幅を狭くすると、リードの強度および樹脂によるリード
の固定強度が不足するので、充分にリード幅を狭くする
ことばできない。
そこで、中央部インナリードを幅方向に複数本に分割す
る本実施例によれば、リード上面に剥離が生じても個々
の亀裂状隙間の幅を狭くすることができるので、リード
の強度およびリードの固定強度を低下させることなく、
リード端の応力を低減させることができる。
なお、第23図に示されているDILP・■C17Aの
製造方法は前記実施例と同様である。すなわち、まず、
絶縁シート11が中央部インナリード8B群上に、その
縁辺が分割部18.18間の間隙L8aに直交するよう
に配されて接着される。次いで、絶縁シート11上にペ
レット14が接着される。続いて、ペレット14のパッ
ドと、インナリード8のボンディング部9との間にワイ
ヤ15が橋絡される。その後、樹脂封止パッケージ16
が絶縁シート11、ペレット14、インナリード8およ
びワイヤ15を樹脂封止するように成形される。
本実施例によれば、ペレットの真下に配線されたインナ
リードが幅方向に分割されることにより、このリードの
全体断面積をあまり減少させることなく、幅を小さく抑
制することができるため、リード強度および樹脂による
リードの固定強度を低下させることなく、リード間の応
力を低減することができ、その結果、リード間の樹脂ク
ラックの発生を防止することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではな(、その要臀を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、中央部インナリードの分割は、2分割だけでな
く、3本以上に分割しても良い。但し、分割された複数
本の分割部間の間隙の幅が狭いと、その部分の樹脂の応
力が高くなって、クラックが発生し易くなる。クラック
を生じさせないためには、分割された分割部の個々の幅
の狭い部分相互の間に、できるだけ広い間隙を設けるこ
とが望ましく、最低でも、リードの板厚以上の幅の間隙
を設けることが必要である。
中央部インナリードの分割部の形状は、図示したような
平行な直線状のみでなく、途中で屈曲させても、また途
中で幅を変化させても良い。分割部の長さは、間隙の幅
と同程度もしくはそれより若干短くても良い。
中央部インナリード8Bがボンディング部9Bの側にお
いてペレット14の上端部直下を通過する部分では、イ
ンナリード8Bの幅をリード固定強度に関係なく、自由
に狭くすることができるので、必ずしも前記実施例のよ
うに幅方向に分割する必要はない。
また、中央部インナリードの分割は、すべてのインナリ
ードについて行う必要はなく、例えば、ペレット側辺に
おける中央部直下のリード等のように、特に、応力条件
が厳しいリードのみに限定して行ってもよい。
リードをパッケージを外部に引き出す方向は、第23図
に示されているように2方向に限定されるものではなく
、■方向、あるいは3方向以上であってもよい。また、
パッケージの側面からだけではなく、パッケージの上面
、または下面からリードを引き出しても良い。
さらに、第23図においては、アウタリードをパッケー
ジの外部で下方に折り曲げる場合を例にとって示しであ
るが、パッケージ外部でのリードは任意の方向、形状に
折り曲げてよいし、また、折り曲げなくともよい。
樹脂封止パッケージの外形と、ペレットの端部との間に
寸法的余裕がある場合、または、外形が四辺形のパッケ
ージの4方向からリードを引き出す場合には、ボンディ
ングワイヤの接続を第27図に示されているようにペレ
ットのリード外部引出し側で行ってもよい。この場合、
インナリード8へのワイヤ15による接続は、第27図
に示されているように、1本のインナリード8を複数本
に分割した部分18.18のうちのいずれか1本に対し
てのみ行っても、また、複数本に対して重複して行って
も、さらに分割していない部分に対して行ってもよい。
第23図および第27図ではいずれも、タブを廃して、
リード群のみによってペレットが支えられる構造が示さ
れている。しかし、この実施例は、リードの一部をペレ
ットの直下部に配設する構造であれば、特開昭61−2
18139号公報記載のような、タブを併用した構造の
場合にも有効である。また、ペレットをリードに取付け
る向き広間公報、および特開昭61−218139号公
報に記載されているように、ペレットの回路形成面、非
回路形成面のいずれをリード側に向けてもよい。
ペレットとリードの間の絶縁層の形成はフィルム状の絶
縁シート11によるほか、リードの上面あるいはペレッ
トの下面に酸素被膜を形成させたり、電気絶縁性のコー
ティングを施して形成してもよい。接着剤として絶縁性
接着剤を使用することも有効である。
また、絶縁を施す範囲も、ペレット下面の全面である必
要はなく、ペレットとリードとが接触する部分のみに限
定しても、また部分的に絶縁シートを挿入して、ペレッ
ト下面とり一部3上面との間に隙間を設けてもよい。
第28図はこの実施例の変形例であるリード部分を示す
斜視図であり、リードから上の部分が取り除かれて示さ
れている。分割されたり一部8は、分割部分の両側で連
結されて閉ループを形成する必要はなく、第28図に示
されているように分割されたままペレット14の下部に
延ばされていても良い。
第29図は他の変形例であるリード部分を示す斜視図で
ある。リード8の分割された個々の部分18の幅の合計
の値は、パッケージ16外部でのり−ド8の最大幅に比
べて、必ずしも小さくする必要はない。第29図に示さ
れているように、リード8の分割部18の個々の幅が狭
く、かつ、互いに十分な間隔をもって離れていれば、合
計の幅が外部のリード幅より広くなっても、タラワクを
防止する効果があり、強固なリード強度および固定強度
を得ることができる。
第30図は、さらに別の変形例であるリード部分を示す
斜視図である。ペレット14の寸法が大型化するにした
がって、ペレット14の端部がパッケージ16の側端に
接近し、ペレットによって発生する熱応力は、ペレット
下端部のみでなく、パッケージ側端、ペレット端間の領
域全体に強く作用するようになる。特に、パッケージ1
6の側端部では、樹脂モールド後のアウタリード7の切
断・成形によって、リードと樹脂との接着界面が剥離し
易く、ペレット下端部の場合同様、隣接するリード間の
樹脂に高い応力集中が生じ易い。第30図の実施例のよ
うに、ペレット14下端部直下でのリードの分割をパッ
ケージ16の外部まで延長すれば、ペレットの端部がパ
ッケージ16の側端に接近している場合にも、隣接する
リード間の樹脂クランクを防止することができる。
第31図はさらに別の変形例であるリード部分を示す斜
視図である。ペレット下端とパッケージ側端との間の領
域の樹脂部に作用する応力は、第24図に示されている
ようにペレット下端部とパッケージ側端部において特に
高くなっているので、それら以外の部分に、分割部分1
8、■8同士を互いに連結する部分18bを設け、リー
ドの幅方向の分割を複数箇所に独立させてもよい。この
場合、連結部18bによって発生する応力集中は、分割
部18の場合と同様、連結部18bの幅が狭いほど軽減
されるので、連結部18bの幅は、分割部18の幅と同
等もしくはそれ以下とすることが望ましい。、但し、こ
こで連結部18bの幅とは、リードの幅方向と垂直な方
向に測った幅をいう。
第32図はさらに別の変形例であるリード部分を示す斜
視図である。アウタリード7の屈曲部がパッケージ16
の側端に接近している場合、第30図および第31図の
実施例のように、リード屈曲部7aのリード幅が、パッ
ケージ16の側端部の合計のリード幅より広くなってい
ると、リード成形時の幅の広い部分を折り曲げるのに要
する大きな力が、幅の狭いパッケージ16側端部のリー
ドに作用するので、リードと樹脂部との接着界面および
リード周辺の樹脂部が損傷を受は易い。第32図のよう
に、リードの分割をリード折り曲げ部7aを越える部分
までさらに延長することによって、リード成形時のリー
ド、樹脂接着界面近傍の損傷を防止することができる。
第33図および第34図はさらに別の変形例であるリー
ド部分を示す斜視図である。隣接するり一部間の樹脂部
が受ける応力は、樹脂部側端部よりも、ペレット14下
端部の方が大きくなっている。また、リード強度および
リード固定強度を確保するためには、パッケージ16側
端部近傍のリード幅をできるだけ広くすることが望まし
い、そこで、リード8の分割された個々の部分18の幅
を、第33図の例に示されているように徐々に、あるい
は第34図の例に示されているように段階的に変化させ
、パッケージ側端部近傍における幅を、ペレット14下
端部より広くすることによって、樹脂クラック防止効果
を損なうことな(、リード強度およびリード固定強度を
向上させることができる。この方法は、リードの分割を
、パッケージ16の外部まで延長して行う場合だけでな
く、パッケージ16の内部において、パッケージ側端近
傍まで行う場合にも有効である。
さらに、第35図に例示すように各リードの分割部19
は複数の線材で構成してもよい、要するに封止樹脂がリ
ード分割部内に入り込んでいれば足りる。
(実施例3) 第36図は本発明は別の他の実施例を示す平面断面図、
第37図はその正面断゛面図、第38図〜第40図はそ
の作用を説明するための各説明図である。
本実施例においては、ペレット14と、その真下に配線
された中央部インナリード8B群との間に介設された絶
縁シートLLAは、その短辺側の寸法がペレット14の
短辺側の寸法よりも小さくなるように形成されている。
ところで、ペレットが中央部に配線されたインナリード
群上に絶縁シートを介されて固着されている樹脂封止パ
ッケージであって、絶縁シートの寸法がペレットの寸法
よりも大きい従来の構造においては、このパッケージに
温度サイクルが与えられると、第38図および第39図
に示されているように、パッケージの内部においてクラ
ックC1、およびC2が発生することがある。
絶縁シートの端部からのクラックCIが発生する原因は
、絶縁シートが軟質(フィルム)で応力を殆ど分担しな
いため、その端部に接する樹脂部に、ペレットの材料と
、材料としての樹脂との線膨張係数の差による熱応力が
集中し、その樹脂部が疲労破壊するためである。
また、リード8.8間に発生するレジンクラックC1は
リードコーナ部の応力集中により発生する。このクラッ
クの発生には、絶縁シートのコーナ部から発生したクラ
ックC1により、リード間の応力が増大されることが原
因の一つになっている。したがって、リードコーナ部の
クランクC2は絶縁シートコーナ部からのクランクC1
に比し、従属的なりラックである。
以上のような構成による樹脂封止パッケージでは、ペレ
ットがリードフレームのタブに固着されている通常のパ
ッケージに比べ、熱疲労寿命はl/10程度に低下する
ことがあり、信転性の点で必ずしも満足できるものでは
なかった。このため、温度サイクル等による信鎖性の向
上が要望されていた。
本実施例は、電気絶縁物の短辺側の寸法を素子短辺側の
寸法よりも小さくすることにより、この問題点を解決し
たものである。
次に作用を説明する。
第40図は、ペレットの寸法を一定とし、絶縁シートの
寸法を変えた場合における樹脂封止パッケージの封止樹
脂部に発生する応力の変化を示す線図である。
第40図から理解されるように、X>oに設定されてい
る従来の構造においては、絶縁シート端部の点aにおい
て、応力集中のため、過大な応力が発生し、クラックの
原因になる。ここで、Xは次式で与えられる値である。
X−(絶縁シート寸法−ペレット寸法)/2このXの値
が小さくなるにつれて絶縁シートの点aの応力は若干減
少する。これは、Xの値が小さくなるにつれて絶縁シー
トと、パッケージ端部との距Ndが大きくなるためであ
る。しかし、レジンクランクが発生しないほどには低下
しない。
第40図に示されているように、絶縁シートの寸法がペ
レット寸法より小さくなると(Xが負の値になる)、a
点の応力集中は不連続的に小さくなり、殆ど応力集中は
なくなる。逆に、このとき、ペレット端部の点すの応力
が大きくなるが、樹脂部とペレットとの間の剥離が生じ
なければ、発生応力はさほど高くならず、クラックを生
じないレベルに抑えられる。
そこで、このような場合においては、例えば、ペレット
を構成する材料と接着性の良好なレジンを選べばよい。
そして、従来構造においてX=+IQOμmに構成され
ている場合と、本実施例においてx=−100tImに
構成されている場合とを比較すると、発生応力は、第4
0図に示されているように、従来の場合はσ1に、本実
施例の場合はσ2になり、本実施例の応力σ2は従来品
の応力σ、に比し約40%低下する。
なお、絶縁シートの短辺側寸法を素子短辺側寸法よりも
100μm程度小さくしても、製造上、なんらの不都合
も生じない。
本実施例によれば、ペレットと中央部インナリードとの
間にある絶縁シートの短辺側寸法を、ペレットの短辺側
寸法よりも小さくすることにより、絶縁シート端部に発
生する樹脂部の応力集中を極端に低減することができる
ため、絶縁シート端部からのレジンクラックの発生を防
止することができる。
第41図は本実施例の変形例を示す拡大部分縦断面図で
あり、中央部インナリード8Bには段差19がその絶縁
シート11A外縁との略対向する位置に配されて、下向
きに形成されており、この段差19によりペレット下面
とリード上面との距離eが拡げられている。
その効果は第42図、および第43図により説明される
。第42図にはタブレスパッケージ部分横断面図が示さ
れており、図中のZ−2部のレジン応力分布が第43図
に示されている。ペレット側面においてレジン応力が最
も高く、パッケージ厚み方向距離において、ペレットか
ら離れるにつれてレジン応力は急激に低下する。このた
め、リードに段差をつけることにより、リード上面付近
のレジン応力は第43図に示されているようにσ3から
σ4に低下し、これにより、リードからのレジンクラッ
クの発生を防止することができる。
第44図は別の変形例を示す拡大部分断面図であり、第
41図に示されでいる構造に加え、ベレッt−m面外周
部に溝が刻設されている。これにより、ペレットと樹脂
とが安定的に固定されるため、ペレットと樹脂部との剥
離によるペレット端部のレジンの応力集中を防止するこ
とができる。
〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
ペレットがインナリードに絶縁層を介されて固着されて
いる樹脂封止パッケージを備えている半導体装置におい
て、そのリードと封止樹脂部との接着強度を高めること
ができ、また、リード間の応力を低減させることができ
、また、絶縁層端部に発生する封止樹脂部の応力集中を
低減することができるため、温度サイクルによりパッケ
ージにクラックが発生するのを防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるDILP・ICを示す
一部切断斜視図、 第2図はその側面図中央縦断面図、 第3図はその正面図中央樅断面図である。 第4図〜第11図は本発明の一実施例であるDILP−
ICの製造方法を示すものであり、第4図はそれに使用
される多連リードフレームを示す一部省略平面図、 第5図および第6図は絶縁シート、ペレットおよびワイ
ヤボンディング後を示す平面図および正面図縦断面図、 第7図はペレットの回路レイアウトを示す平面図、 第8図はペレットのパッドレイアウトを示す平面図、 第9図は樹脂封止パッケージの成形工程を示す縦断面図
、 第10図は同じく一部省略平面図、 第11図は樹脂封止パッケージ成形後の多連リードフレ
ームを示す一部省略平面図である。 第12図、第13図および第14図はその作用を説明す
るための各線図である。 第15図、第16図、第17図、第18図、第19図、
第20図、第21図および第22図は本実施例の各変形
例をそれぞれ示す各拡大部分斜視図である。 第23図は本発明の他の実施例であるD I L P・
ICを示す一部切断斜視図、 第24図、第25図、第26図はその作用を説明するた
めの各説明図である。 第27図は実施例2の変形例を示す一部切断斜視図、 第28図、第29図、第30図、第31図、第32図、
第33図、第34図および第35図は同じく他の各変形
例をそれぞれ示すリード部の各斜視図、 第36図は本発明は別の他の実施例を示す平面断面図、 第37図はその正面断面図、 第38図、第39図および第40図はその作用を説明す
るための各説明図である。 第41図は実施例3の変形例を示す拡大部分縦断面図、 第42図および第43図はその作用を説明するための各
説明図、 第44図は他の変形例を示す拡大部分縦断面図である。 1・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セクション枠、5・・・
ダム部材、5a・・・ダム、6・・・リード、7・・・
アウタリード(アウタ部)、8・・・インナリード、8
A・・・周辺部インナリード、8B・・・中央部インナ
リード、9.9A、9B・・・ワイヤボンディング部、
10,10A〜IOF・・・貫通孔、IOG・・・リブ
、11・・・絶縁シート、12.13・・・ボンディン
グ層、14・・・ベレント、15・・・ボンディングワ
イヤ、16・・・樹脂封止パッケージ、17・・・DI
LP−IC(半導体装U)、18・・・分割部、18a
・・・間隙、19・・・段差。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットと、互いに電気的に独立されて外部
    端子をそれぞれ構成している複数本のリードと、各リー
    ドのインナ部と前記半導体ペレットとの間にそれぞれ橋
    絡されているボンディングワイヤと、これら半導体ペレ
    ット、リードのインナ部およびボンディングワイヤを樹
    脂封止するパッケージとを備えており、前記リード群の
    うち少なくとも一部のリードは、そのインナ部の一部が
    前記パッケージ内において前記半導体ペレットの下方に
    それぞれ配線されており、このインナ部群と前記半導体
    ペレットとの間には絶縁層が介設されている半導体装置
    において、前記半導体ペレットの下方に配線されたリー
    ド群のうち少なくとも一部のリードには、このリードの
    前記半導体ペレットの外縁に対向する境界線における樹
    脂部の占拠面積比を大きくさせるための貫通孔が、この
    境界線に内外方向に跨がって開設されていることを特徴
    とする半導体装置。 2、前記貫通孔が前記パッケージの外方であって、前記
    リードのアウタ部における屈曲部まで延長されているこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 3、前記貫通孔が前記パッケージの外方であって、前記
    リードのアウタ部における屈曲部よりも内寄りの位置ま
    で延長されていることを特徴とする特許請求の範囲第1
    項記載の半導体装置。 4、前記貫通孔におけるパッケージの外方に延長された
    部分が、パッケージの内側部分よりも小幅に形成されて
    いることを特徴とする特許請求の範囲第2項または第3
    項記載の半導体装置。 5、前記貫通孔の端末が前記パッケージの内部に位置さ
    れていることを特徴とする特許請求の範囲第1項記載の
    半導体装置。 6、前記リードのワイヤボンディング部群が、前記パッ
    ケージ内において前記半導体ペレットの短辺に対向する
    位置に偏在して配設されていることを特徴とする特許請
    求の範囲第1項記載の半導体装置。 7、半導体ペレットと、互いに電気的に独立されて外部
    端子をそれぞれ構成している複数本のリードと、各リー
    ドのインナ部と前記半導体ペレットとの間にそれぞれ橋
    絡されているボンディングワイヤと、これら半導体ペレ
    ット、リードのインナ部およびボンディングワイヤを樹
    脂封止するパッケージとを備えており、前記リード群の
    うち少なくとも一部のリードは、そのインナ部の一部が
    前記パッケージ内において前記半導体ペレットの下方に
    それぞれ配線されており、このインナ部群と前記半導体
    ペレットとの間には絶縁層が介設されている半導体装置
    において、前記半導体ペレットの下方に配線されたリー
    ド群のうち少なくとも一部のリードは、少なくとも前記
    半導体ペレット下面の周辺に対応する部分について、リ
    ード間の応力を低減させるように、各リードの幅方向に
    複数本に分岐されていることを特徴とする半導体装置。 8、前記リードの分岐部分が複数本の線材により構成さ
    れていることを特徴とする特許請求の範囲第7項記載の
    半導体装置。 9、半導体ペレットと、互いに電気的に独立されて外部
    端子をそれぞれ構成している複数本のリードと、各リー
    ドのインナ部と前記半導体ペレットとの間にそれぞれ橋
    絡されているボンディングワイヤと、これら半導体ペレ
    ット、リードのインナ部およびボンディングワイヤを樹
    脂封止するパッケージとを備えており、前記リード群の
    うち少なくとも一部のリードは、そのインナ部の一部が
    前記パッケージ内において前記半導体ペレットの下方に
    それぞれ配線されており、このインナ部群と前記半導体
    ペレットとの間には絶縁層が介設されている半導体装置
    において、前記絶縁層が矩形のシート形状に形成されて
    いる絶縁シートにより構成されているとともに、この絶
    縁シートはその短辺の寸法が前記半導体ペレットの短辺
    の寸法よりも小さく設定されていることを特徴とする半
    導体装置。 10、前記絶縁シートには段差が短辺の端部付近に配さ
    れて、前記リード群における絶縁シートの接着端より外
    側が下げられることにより、前記半導体ペレットとリー
    ド群表面との距離が大きくなるように形成されているこ
    とを特徴とする特許請求の範囲第9項記載の半導体装置
    。 11、前記半導体ペレットの裏面には溝部が前記絶縁シ
    ートの短辺外端よりも外側に配されて形成されているこ
    とを特徴とする特許請求の範囲第10項記載の半導体装
    置。 12、リード群のうち少なくとも一部のものが、そのイ
    ンナ部の一部が中央部の空所に配線されているとともに
    、このインナ部の少なくとも一部には貫通孔が長手方向
    に延在するように開設されており、かつ、リード群のワ
    イヤボンディング部が所定位置に配列されているリード
    フレームが用意される工程と、前記中央部のリード群上
    に絶縁シートが固着される工程と、前記絶縁シート上に
    半導体ペレットがボンディングされる工程と、前記半導
    体ペレットと前記リード群のワイヤボンディング部のそ
    れぞれとの間にボンディングワイヤが橋絡される工程と
    、前記半導体ペレット、リードのインナ部およびボンデ
    ィングワイヤ群を樹脂封止するパッケージが樹脂成形さ
    れる工程とを備えていることを特徴とする半導体装置の
    製造方法。
JP63205930A 1987-09-18 1988-08-19 半導体装置およびその製造方法 Expired - Fee Related JP2696532B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63205930A JP2696532B2 (ja) 1988-08-19 1988-08-19 半導体装置およびその製造方法
US07/536,932 US4987474A (en) 1987-09-18 1990-06-12 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63205930A JP2696532B2 (ja) 1988-08-19 1988-08-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0254957A true JPH0254957A (ja) 1990-02-23
JP2696532B2 JP2696532B2 (ja) 1998-01-14

Family

ID=16515094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63205930A Expired - Fee Related JP2696532B2 (ja) 1987-09-18 1988-08-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2696532B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550402A (en) * 1992-11-27 1996-08-27 Esec Sempac S.A. Electronic module of extra-thin construction
JP2011253874A (ja) * 2010-06-01 2011-12-15 Denso Corp 電子装置
JP2013162009A (ja) * 2012-02-07 2013-08-19 Hitachi Industrial Equipment Systems Co Ltd モールド変圧器
CN107564821A (zh) * 2016-06-30 2018-01-09 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296541A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63222453A (ja) * 1987-03-11 1988-09-16 Mitsui Haitetsuku:Kk 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296541A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS63222453A (ja) * 1987-03-11 1988-09-16 Mitsui Haitetsuku:Kk 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550402A (en) * 1992-11-27 1996-08-27 Esec Sempac S.A. Electronic module of extra-thin construction
JP2011253874A (ja) * 2010-06-01 2011-12-15 Denso Corp 電子装置
JP2013162009A (ja) * 2012-02-07 2013-08-19 Hitachi Industrial Equipment Systems Co Ltd モールド変圧器
CN107564821A (zh) * 2016-06-30 2018-01-09 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法
CN107564821B (zh) * 2016-06-30 2024-02-27 恩智浦美国有限公司 具有引线框和内部引线与外部引线的封装半导体装置和形成方法

Also Published As

Publication number Publication date
JP2696532B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US6433421B2 (en) Semiconductor device
US6951982B2 (en) Packaged microelectronic component assemblies
US4984059A (en) Semiconductor device and a method for fabricating the same
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
US5652461A (en) Semiconductor device with a convex heat sink
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US4987474A (en) Semiconductor device and method of manufacturing the same
US6930380B2 (en) Semiconductor device
US6750080B2 (en) Semiconductor device and process for manufacturing the same
JPH04348045A (ja) 半導体装置及びその製造方法
US20250183136A1 (en) Lead stabilization in semiconductor packages
US6037662A (en) Chip scale package
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH06132456A (ja) 半導体パッケージ用絶縁リードフレーム
JPH0254957A (ja) 半導体装置およびその製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JPH01280343A (ja) 樹脂封止型半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200235610Y1 (ko) 적층형반도체패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH02180061A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees