JPH025539Y2 - - Google Patents

Info

Publication number
JPH025539Y2
JPH025539Y2 JP1984062144U JP6214484U JPH025539Y2 JP H025539 Y2 JPH025539 Y2 JP H025539Y2 JP 1984062144 U JP1984062144 U JP 1984062144U JP 6214484 U JP6214484 U JP 6214484U JP H025539 Y2 JPH025539 Y2 JP H025539Y2
Authority
JP
Japan
Prior art keywords
heat sink
power transistor
integrated circuit
hybrid integrated
locking groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984062144U
Other languages
English (en)
Other versions
JPS60174252U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984062144U priority Critical patent/JPS60174252U/ja
Publication of JPS60174252U publication Critical patent/JPS60174252U/ja
Application granted granted Critical
Publication of JPH025539Y2 publication Critical patent/JPH025539Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は混成集積回路、特にパワートランジス
タを組込んだ混成集積回路の封止構造の改良に関
する。
(ロ) 従来技術 従来の混成集積回路は第１図に示す如く、セラ
ミツクスあるいは表面を陽極酸化したアルミニウ
ム等の絶縁基板１と、該基板１上に任意の形状に
設けた導電路２と、該導電路２上に半田で固着さ
れたヒートシンク３と、ヒートシンク３に固着さ
れたパワートランジスタ４と、パワートランジス
タ４を被覆保護する封止樹脂層５と、基板１の周
端に接着シート６で接着され全体を覆う蓋体７と
で構成されていた。
斯る構造の混成集積回路はテレビ、ラジオ、ス
テレオ等の比較的良好な使用環境を有する電子機
器では十分な封止と評価されていた。しかしなが
ら自動車の電装部品等の如く極めて使用環境の悪
いものにおいては十分な封止構造とは言えず、特
に電力を消費するパワートランジスタの劣化が極
めて問題となつていた。即ちヒートサイクルの結
果、封止樹脂層５にクラツクが発生し、クラツク
から入る酸素により半田酸化が起こり、パワート
ランジスタ４とヒートシンク３との熱抵抗が増大
してパワートランジスタ４が二次破壊されるので
ある。
そこで本考案者が更に改良をした混成集積回路
を第２図に示す。斯る混成集積回路はセラミツク
スあるいは表面を陽極酸化したアルミニウム等の
絶縁基板１１と、該基板１１上に任意の形状に設
けた銅箔より成る導電路１２と、導電路１２上に
半田で固着されたヒートシンク１３と、ヒートシ
ンク１３上に固着したパワートランジスタ１４
と、ヒートシンク１３に設けた係止溝１９と、パ
ワートランジスタ１４を被覆する封止樹脂層１５
より成る。
ヒートシンク１３は13mm角で厚さ３mmの銅片を
用い、第３図に示す如く逆テーパー面１８を有す
る係止溝１９を設け、封止樹脂層１５のヒートサ
イクルによるヒートシンク１３からの剥離を防止
する点に特徴を有している。しかしながらこの係
止溝１９は第４図に示す如く、ヒートシンク１３
の周辺に環状に形成されていた。このためにヒー
トシンク１３の面積の小さいものではパワートラ
ンジスタ１４を半田で固着する際に往復移動させ
て良好なろう付を実現するときに係止溝１９が障
害となり、パワートランジスタ１４を十分に往復
移動できない欠点があつた。
(ハ) 考案の目的 本考案は斯上した欠点に鑑みてなされ、パワー
トランジスタの良好な封止構造を有する混成集積
回路を実現するものである。
(ニ) 考案の構成 本考案に依れば、絶縁基板上にヒートシンクを
介して固着したパワートランジスタを具備する混
成集積回路に於いて、前記ヒートシンクの四角に
逆テーパー面を有する係止溝を設け、該係止溝よ
り中央方向に延在するガイド溝を設け、前記パワ
ートランジスタを被覆し前記両溝内に充填される
封止樹脂層を設けて構成される。
(ホ) 実施例 本考案の一実施例を第２図および第５図を参照
して説明する。本考案は第２図に示す従来の混成
集積回路に於いてヒートシンク１３に設けた係止
溝１９の形状に特徴を有する。
第５図に示す如く、正方形状のヒートシンク１
３の四角に円弧状の逆テーパー面を有する係止溝
１９を設ける。係止溝１９はヒートシンク１３の
各辺の中間部分には形成されないのが特徴であ
り、少くとも固着するパワートランジスタ１４の
一辺の長さより長く離間されている。係止溝１９
から中心方向に対角線上を延在するガイド溝２０
が設けられる。ガイド溝２０は通常の断面がＵ字
形状であれば良く、逆テーパー面を設ける必要が
ない。
斯上したヒートシンク１３では点線で示すとこ
ろにパワートランジスタ１４を固着する場合、パ
ワートランジスタ１３を往復移動させて良好なろ
う付を行うとき係止溝１９は四角に分離して配置
されているので全く障害とならない。また封止樹
脂層１５を中央部のパワートランジスタ１４上に
滴下すると同心円状に周辺に広がつて行くが、ガ
イド溝２０にすぐに封止樹脂層１５が到達するの
で係止溝１９に容易且つ確実に充填できる。
(ヘ) 考案の効果 本考案に依れば溝１９の逆テーパー面１８によ
りパワートランジスタ１４の封止樹脂層１５のヒ
ートサイクルによる剥離を未然に防止できるの
で、良好な封止構造を実現できる。また封止樹脂
層１５はガイド溝２０を介して係止溝１９に導く
ことができるので、確実に良好な封止を行なえ
る。更に係止溝１９を四角に分離して配置するの
で、ヒートシンク１３を小型化してもパワートラ
ンジスタ１４の固着が容易である。
【図面の簡単な説明】
第１図および第２図は従来の混成集積回路を説
明する断面図、第３図および第４図は従来用いた
ヒートシンクを説明する断面図および上面図、第
５図は本考案にヒートシンクを説明する上面図で
ある。 主な図番の説明、１３はヒートシンク、１４は
パワートランジスタ、１５は封止樹脂層、１６は
接着シート、１７は封止蓋、１８は逆テーパー
面、１９は係止溝、２０はガイド溝である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 絶縁基板上にヒートシンクを介して固着したパ
    ワートランジスタを具備する混成集積回路に於い
    て、前記ヒートシンクの四角に逆テーパー面を有
    する係止溝を設け、該係止溝より中央方向に延在
    するガイド溝を設け、前記パワートランジスタを
    被覆し前記両溝内に充填される封止樹脂層を具備
    することを特徴とする混成集積回路。
JP1984062144U 1984-04-25 1984-04-25 混成集積回路 Granted JPS60174252U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984062144U JPS60174252U (ja) 1984-04-25 1984-04-25 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984062144U JPS60174252U (ja) 1984-04-25 1984-04-25 混成集積回路

Publications (2)

Publication Number Publication Date
JPS60174252U JPS60174252U (ja) 1985-11-19
JPH025539Y2 true JPH025539Y2 (ja) 1990-02-09

Family

ID=30591078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984062144U Granted JPS60174252U (ja) 1984-04-25 1984-04-25 混成集積回路

Country Status (1)

Country Link
JP (1) JPS60174252U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262990A (ja) * 2007-04-10 2008-10-30 ▲がい▼笛森光電股▲ふん▼有限公司 発光ダイオード封入構造、及びその製造方法。

Also Published As

Publication number Publication date
JPS60174252U (ja) 1985-11-19

Similar Documents

Publication Publication Date Title
US5856913A (en) Multilayer semiconductor device having high packing density
JP6653199B2 (ja) 半導体装置
US3825803A (en) Semiconductor lead and heat sink structure
CN111952270A (zh) 半导体装置
US4367523A (en) Rectifier bridge unit
JPH025539Y2 (ja)
JPH0410742B2 (ja)
JPS6233330Y2 (ja)
US11949219B2 (en) Electrical junction box
JP2698259B2 (ja) ヒートシンクの製造方法
JP7106891B2 (ja) 半導体装置
JP2019096828A (ja) 回路構成体
JP3957341B2 (ja) 複合半導体装置
JPH0338746B2 (ja)
JPS6311735Y2 (ja)
JPH0338745B2 (ja)
JP2020188161A (ja) 半導体装置
WO2020230349A1 (ja) 半導体モジュール
US6525418B2 (en) Semiconductor device
JP2020188162A (ja) 半導体装置
JP2575836Y2 (ja) 半導体装置
JP2024013111A (ja) 半導体素子および半導体装置
JPH0412677Y2 (ja)
JPS62208653A (ja) ハイブリツドｉｃ
JPH0351992Y2 (ja)