JPH025540A - バンプ電極結合の形成方法 - Google Patents
バンプ電極結合の形成方法Info
- Publication number
- JPH025540A JPH025540A JP63157303A JP15730388A JPH025540A JP H025540 A JPH025540 A JP H025540A JP 63157303 A JP63157303 A JP 63157303A JP 15730388 A JP15730388 A JP 15730388A JP H025540 A JPH025540 A JP H025540A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- electrode
- bump
- bonding
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバンプ電極結合方法に関し、特に一対の半導体
チップを相互のバンプ電極同士と対向させて結合するバ
ンプ’、［ｆｉ結合方法に関する。
チップを相互のバンプ電極同士と対向させて結合するバ
ンプ’、［ｆｉ結合方法に関する。
近年、半導体基板状に赤外゛線検出素子が配置されてい
る光電変換用半導体チップと、検出信号を処理する回路
が形成されたシリコンＩＣ半導体チップとをバンプした
ハイブリット型赤外線イメージセンサ−が知られている
。こうしたバンプ電極結合は、例えば、特開昭５９−１
５５１６２号公報に示されているように、両チップのそ
れぞれ対応する位置にインジウム等の軟質金属からなる
円柱状のバンプ電極を形成し、目合わせして熱圧着して
いた。
る光電変換用半導体チップと、検出信号を処理する回路
が形成されたシリコンＩＣ半導体チップとをバンプした
ハイブリット型赤外線イメージセンサ−が知られている
。こうしたバンプ電極結合は、例えば、特開昭５９−１
５５１６２号公報に示されているように、両チップのそ
れぞれ対応する位置にインジウム等の軟質金属からなる
円柱状のバンプ電極を形成し、目合わせして熱圧着して
いた。
上述した従来のバンプ電極結合の形成方法では、対応す
るバンプ電極同士が必ずＩ〜も充分には機械的、電気的
に結合されていなかった。すなわち、インジウム等の軟
質金属は酸化され易いため、表面に酸化被膜が形成され
ており、円柱の端部であるバンプ電極の接合面では加熱
と加圧をｌ〜でも酸化被膜を押ｌ〜付けるだけで破れに
＜＜、結合の邪魔をしてしまう、こう１〜た不充分な結
合は両チップ間の剥離、導通不良どいった故障や、接触
抵抗の増加からくるノイズの増大といった特性の劣化を
招く欠点がある。特に、一つのハイブリ・ソド型赤外線
イメージセンザーチップでバンプ電極の接続数は数千点
以上あり、結合率、８すなわち充分に結合された接続点
の割合を高めることができないという欠点があった。
るバンプ電極同士が必ずＩ〜も充分には機械的、電気的
に結合されていなかった。すなわち、インジウム等の軟
質金属は酸化され易いため、表面に酸化被膜が形成され
ており、円柱の端部であるバンプ電極の接合面では加熱
と加圧をｌ〜でも酸化被膜を押ｌ〜付けるだけで破れに
＜＜、結合の邪魔をしてしまう、こう１〜た不充分な結
合は両チップ間の剥離、導通不良どいった故障や、接触
抵抗の増加からくるノイズの増大といった特性の劣化を
招く欠点がある。特に、一つのハイブリ・ソド型赤外線
イメージセンザーチップでバンプ電極の接続数は数千点
以上あり、結合率、８すなわち充分に結合された接続点
の割合を高めることができないという欠点があった。
本発明の目的は、バンプ電極同士の結合が充分に行え、
結合率を向上させることが可能な半導体装置の製造方法
を提供することにある６〔課題を解決するための手段〕 本発明のバンプ電極結合の形成方法は、各々の表面に複
数のバンプ電極を設けた一対の半導体チップを対応する
前記バンプどうし対向させて結合させるバンプ電極結合
の形成方法において、軟質金属からなる第１のバンプ電
極に、硬質金属に前記軟質金属を被覆させた前記第１の
バンプ電極より小さい径の第２のバンプ電極が食い込む
ように結合させることを含んで構成される。
結合率を向上させることが可能な半導体装置の製造方法
を提供することにある６〔課題を解決するための手段〕 本発明のバンプ電極結合の形成方法は、各々の表面に複
数のバンプ電極を設けた一対の半導体チップを対応する
前記バンプどうし対向させて結合させるバンプ電極結合
の形成方法において、軟質金属からなる第１のバンプ電
極に、硬質金属に前記軟質金属を被覆させた前記第１の
バンプ電極より小さい径の第２のバンプ電極が食い込む
ように結合させることを含んで構成される。
本発明のバング電極結合の形成方法は、一方の第】のバ
ンプ電極は軟質金属で、他方の第２のバンプ電極は第１
のバンプ電極より径を小さくし、硬質金属に軟質金属を
被覆させたものであるため、両者を加圧すると、第２の
バンプ電極は第１のバンプ電極にスパイク状に食い込み
、その際、酸化膜を破り取っていくため、両バンプ電様
の接続部は清浄な金属面が現れ、充分な熱圧着が行われ
る。
ンプ電極は軟質金属で、他方の第２のバンプ電極は第１
のバンプ電極より径を小さくし、硬質金属に軟質金属を
被覆させたものであるため、両者を加圧すると、第２の
バンプ電極は第１のバンプ電極にスパイク状に食い込み
、その際、酸化膜を破り取っていくため、両バンプ電様
の接続部は清浄な金属面が現れ、充分な熱圧着が行われ
る。
次に、本発明の実施例について図面を参照Ｉ〜で説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示したバンプ電極の断面図、第２図、第３
図はそれぞれ本発明の一実施例を説明するためのバンプ
電極の斜視図及び断面図である。第２図に示すように、
結合すべき一対の半導体チップ１，２の各々の対応する
電極接続部に第１のバンプ電極４ａ及び第２のバンプ電
極４ｂを設置する。この時、第３図に示すように、一方
の半導体チップ１に形成する第１のバンプ電ｆｆ１４ａ
は、円柱状の軟質金属であるインジウム電極３であり、
他方の半導体チップ２の第２のバンプ電極４ｂは、硬質
金属である銅電極５にインジウム被覆６を被覆し７且、
その径を第１のバンプ電、棒３より小さくしたものであ
る、次に、両半導体千ツブ】−１２を向い合わせ、各々
のバンプ電極４ａ、４ｂが所定の対応する位置となるよ
う、目合わ仕する０次に、第１１図（ａ＞に示すように
、これらを加熱後、各々の対応しているバンプ電極４ａ
、＝１ｂが接触している状態から、第１図（Ｃ）に示す
ように、第２のバンプ電極が第１のバンプ電極に食い込
Ｘ７だ状態に変形するまで加圧することにより、熱圧着
、すなわちバンプ電極結合の形成が完了する。この時、
本発明では、上記の変形中に、第１図（ｂ）に示すよう
に、酸化被膜７が破れて、バンプ電極の接合部８に清浄
な金属表面が現れるため、この接合部で充分な熱圧着結
合が行われる。
めの工程順に示したバンプ電極の断面図、第２図、第３
図はそれぞれ本発明の一実施例を説明するためのバンプ
電極の斜視図及び断面図である。第２図に示すように、
結合すべき一対の半導体チップ１，２の各々の対応する
電極接続部に第１のバンプ電極４ａ及び第２のバンプ電
極４ｂを設置する。この時、第３図に示すように、一方
の半導体チップ１に形成する第１のバンプ電ｆｆ１４ａ
は、円柱状の軟質金属であるインジウム電極３であり、
他方の半導体チップ２の第２のバンプ電極４ｂは、硬質
金属である銅電極５にインジウム被覆６を被覆し７且、
その径を第１のバンプ電、棒３より小さくしたものであ
る、次に、両半導体千ツブ】−１２を向い合わせ、各々
のバンプ電極４ａ、４ｂが所定の対応する位置となるよ
う、目合わ仕する０次に、第１１図（ａ＞に示すように
、これらを加熱後、各々の対応しているバンプ電極４ａ
、＝１ｂが接触している状態から、第１図（Ｃ）に示す
ように、第２のバンプ電極が第１のバンプ電極に食い込
Ｘ７だ状態に変形するまで加圧することにより、熱圧着
、すなわちバンプ電極結合の形成が完了する。この時、
本発明では、上記の変形中に、第１図（ｂ）に示すよう
に、酸化被膜７が破れて、バンプ電極の接合部８に清浄
な金属表面が現れるため、この接合部で充分な熱圧着結
合が行われる。
尚、以上説明した実施例ではバンプ電極の接続点数は９
点と少ないが、これが数千点以」二の数であっても同様
な効果を得ることができる。更に、軟質金属としてイン
ジウムの他に、アンチモン。
点と少ないが、これが数千点以」二の数であっても同様
な効果を得ることができる。更に、軟質金属としてイン
ジウムの他に、アンチモン。
ビスマス、鉛、亜鉛等でも同様に適用でき、又、硬質金
属として銅やニッケル等を用いることができる。
属として銅やニッケル等を用いることができる。
以上説明したように、本発明は、軟質金属からなる第１
のバンプ電極に、硬質金属に軟質金属を被覆させ、且、
第１のバンプ電極より小さい径の第２のバンプ電極が食
い込むように結合させることにより、バンプ電極表面に
形成ｉ−でいる酸化被膜を破ることができるため、これ
らの接合部において充分な熱圧着が行われ、機械的、電
気的に充分結合された、結合率の高く接触抵抗の低いバ
ンプ電極結合を形成することが可能となる効果がある。
のバンプ電極に、硬質金属に軟質金属を被覆させ、且、
第１のバンプ電極より小さい径の第２のバンプ電極が食
い込むように結合させることにより、バンプ電極表面に
形成ｉ−でいる酸化被膜を破ることができるため、これ
らの接合部において充分な熱圧着が行われ、機械的、電
気的に充分結合された、結合率の高く接触抵抗の低いバ
ンプ電極結合を形成することが可能となる効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するだ
めの工程順に示したバング電極の断面図、第２図。第３
図はそれぞれ本発明の一実施例を説明するためのバンプ
電極の斜視図及び断面図である。 】、２・・・半導体チップ、３・・・−インジウム電極
、４ａ・・・第１のバンプ電極、４ｂ・・・第２のバン
プ電極、５・・・銅電極、６・・・インジウム被覆、７
・・・酸化被膜、８・・・接合部。
めの工程順に示したバング電極の断面図、第２図。第３
図はそれぞれ本発明の一実施例を説明するためのバンプ
電極の斜視図及び断面図である。 】、２・・・半導体チップ、３・・・−インジウム電極
、４ａ・・・第１のバンプ電極、４ｂ・・・第２のバン
プ電極、５・・・銅電極、６・・・インジウム被覆、７
・・・酸化被膜、８・・・接合部。
Claims (1)
- 各々の表面に複数のバンプ電極を設けた一対の半導体チ
ップを対応する前記バンプどうし対向させて結合させる
バンプ電極結合の形成方法において、軟質金属からなる
第１のバンプ電極に、硬質金属に前記軟質金属を被覆さ
せた前記第１のバンプ電極より小さい径の第２のバンプ
電極が食い込むように結合させることを含むことを特徴
とするバンプ電極結合の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157303A JP2555875B2 (ja) | 1988-06-24 | 1988-06-24 | バンプ電極結合の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157303A JP2555875B2 (ja) | 1988-06-24 | 1988-06-24 | バンプ電極結合の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025540A true JPH025540A (ja) | 1990-01-10 |
| JP2555875B2 JP2555875B2 (ja) | 1996-11-20 |
Family
ID=15646715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157303A Expired - Fee Related JP2555875B2 (ja) | 1988-06-24 | 1988-06-24 | バンプ電極結合の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555875B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466635A (en) * | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
| US5523697A (en) * | 1993-09-03 | 1996-06-04 | Micron Technology, Inc. | Testing apparatus for engaging electrically conductive test pads on a semiconductor substrate having integrated circuitry for operability testing thereof |
| US5585282A (en) * | 1991-06-04 | 1996-12-17 | Micron Technology, Inc. | Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor |
| US5849633A (en) * | 1994-03-07 | 1998-12-15 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| JP2007165671A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置の製造方法 |
| WO2010143369A1 (ja) * | 2009-06-10 | 2010-12-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2011049306A (ja) * | 2009-08-26 | 2011-03-10 | Honda Motor Co Ltd | 接続抵抗値の予測方法 |
| WO2012120245A1 (fr) * | 2011-03-10 | 2012-09-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Composant de connexion muni d'inserts creux |
| WO2016064350A1 (en) * | 2014-10-23 | 2016-04-28 | Agency For Science, Technology And Research | Method of bonding a first substrate and a second substrate |
-
1988
- 1988-06-24 JP JP63157303A patent/JP2555875B2/ja not_active Expired - Fee Related
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585282A (en) * | 1991-06-04 | 1996-12-17 | Micron Technology, Inc. | Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor |
| US6614249B1 (en) | 1993-09-03 | 2003-09-02 | Micron Technology, Inc. | Methods of forming apparatuses and a method of engaging electrically conductive test pads on a semiconductor substrate |
| US5523697A (en) * | 1993-09-03 | 1996-06-04 | Micron Technology, Inc. | Testing apparatus for engaging electrically conductive test pads on a semiconductor substrate having integrated circuitry for operability testing thereof |
| US7330036B2 (en) | 1993-09-03 | 2008-02-12 | Micron Technology, Inc. | Engagement Probes |
| US7116118B2 (en) | 1993-09-03 | 2006-10-03 | Micron Technology, Inc. | Method and apparatus for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| US7098475B2 (en) | 1993-09-03 | 2006-08-29 | Micron Technology, Inc. | Apparatuses configured to engage a conductive pad |
| US7026835B2 (en) | 1993-09-03 | 2006-04-11 | Micron Technology, Inc. | Engagement probe having a grouping of projecting apexes for engaging a conductive pad |
| US6124721A (en) * | 1993-09-03 | 2000-09-26 | Micron Technology, Inc. | Method of engaging electrically conductive test pads on a semiconductor substrate |
| US6127195A (en) * | 1993-09-03 | 2000-10-03 | Micron Technology, Inc. | Methods of forming an apparatus for engaging electrically conductive pads and method of forming a removable electrical interconnect apparatus |
| US6833727B2 (en) | 1993-09-03 | 2004-12-21 | Micron Technology, Inc. | Method and apparatus for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| US6670819B2 (en) | 1993-09-03 | 2003-12-30 | Micron Technology, Inc. | Methods of engaging electrically conductive pads on a semiconductor substrate |
| US6380754B1 (en) | 1993-09-03 | 2002-04-30 | Micron Technology, Inc. | Removable electrical interconnect apparatuses including an engagement proble |
| US6392426B2 (en) | 1993-09-03 | 2002-05-21 | Micron Technology, Inc. | Methods of forming apparatuses and a method of engaging electrically conductive test pads on a semiconductor substrate |
| US6686758B1 (en) | 1993-09-03 | 2004-02-03 | Micron Technology, Inc. | Engagement probe and apparatuses configured to engage a conductive pad |
| US6462571B1 (en) | 1993-09-03 | 2002-10-08 | Micron Technology, Inc. | Engagement probes |
| US6573740B2 (en) | 1993-09-03 | 2003-06-03 | Micron Technology, Inc. | Method of forming an apparatus configured to engage an electrically conductive pad on a semiconductive substrate and a method of engaging electrically conductive pads on a semiconductive substrate |
| US6657450B2 (en) | 1993-09-03 | 2003-12-02 | Micron Technology, Inc. | Methods of engaging electrically conductive test pads on a semiconductor substrate removable electrical interconnect apparatuses, engagement probes and removable engagement probes |
| US6255213B1 (en) | 1994-03-07 | 2001-07-03 | Micron Technology, Inc. | Method of forming a structure upon a semiconductive substrate |
| US5849633A (en) * | 1994-03-07 | 1998-12-15 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US6441320B2 (en) | 1994-03-07 | 2002-08-27 | Micron Technology, Inc. | Electrically conductive projections having conductive coverings |
| US6248962B1 (en) | 1994-03-07 | 2001-06-19 | Micron Technology, Inc. | Electrically conductive projections of the same material as their substrate |
| US6093643A (en) * | 1994-03-07 | 2000-07-25 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US5869787A (en) * | 1994-03-07 | 1999-02-09 | Micron Technology, Inc. | Electrically conductive projections |
| US5872404A (en) * | 1994-06-02 | 1999-02-16 | Lsi Logic Corporation | Interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
| US5466635A (en) * | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
| JP2007165671A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置の製造方法 |
| WO2010143369A1 (ja) * | 2009-06-10 | 2010-12-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2010287640A (ja) * | 2009-06-10 | 2010-12-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2011049306A (ja) * | 2009-08-26 | 2011-03-10 | Honda Motor Co Ltd | 接続抵抗値の予測方法 |
| WO2012120245A1 (fr) * | 2011-03-10 | 2012-09-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Composant de connexion muni d'inserts creux |
| FR2972569A1 (fr) * | 2011-03-10 | 2012-09-14 | Commissariat Energie Atomique | Composant de connexion muni d'inserts creux |
| WO2016064350A1 (en) * | 2014-10-23 | 2016-04-28 | Agency For Science, Technology And Research | Method of bonding a first substrate and a second substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2555875B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3538290B2 (ja) | 配線部材およびこれを有するリードフレーム | |
| EP0265927A2 (en) | Wire stacked bonding method | |
| JPH025540A (ja) | バンプ電極結合の形成方法 | |
| JP3382340B2 (ja) | 半導体素子のバンプ形成方法 | |
| EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JP2782914B2 (ja) | バンプ電極結合の形成方法 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JPH0513537B2 (ja) | ||
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP3215244B2 (ja) | 素子パッケージおよびその製造方法 | |
| JP3297262B2 (ja) | Ｔａｂテープ及び半導体装置 | |
| JP3122523B2 (ja) | 半導体装置の製造方法 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JP3122170B2 (ja) | 電子回路装置及びその製造方法 | |
| JPH09102514A (ja) | バンプボンディング方法およびバンプボンディング構造 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JPH0428241A (ja) | 半導体装置の製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JPH0687830U (ja) | 赤外線検出器 | |
| JPH0682705B2 (ja) | 半導体装置の実装方法 | |
| JPH04179135A (ja) | 半導体装置の製造方法およびそれに用いるテープキャリヤー | |
| JPH03209838A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |