JPH0255574A

JPH0255574A - スイッチングコンバータ

Info

Publication number: JPH0255574A
Application number: JP20403188A
Authority: JP
Inventors: Masato Fujino; 正人藤野; Tsukasa Nagatsuma; 長妻　司
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1988-08-17
Filing date: 1988-08-17
Publication date: 1990-02-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａｔ産業上の利用分野この発明は定電圧電源回路として用いられるスイッチン
グコンバータに関する。

（ｂｌ従来の技術従来、スイッチングコンバータは用途に応して種々の構
成が採られているが、一般に出力容量か大きく出力電圧
変動率の小さい直流電源回路としてスイッチング素子を
ＰＷＭ制御する他励型のスイッチングコンバータが用い
られている。

第５図にその従来のスイッチングコンバータの基本的な
回路図を示す。図に示すようにトランスの１次巻線Ｎ１
にスイッチング１ランシスタＱ１が接続され、ＰＷＭ制
御回路２かスイッチング１ランシスタＱ１のゲートを制
御するように構成されている。１〜ランスの２吹製ｖＡ
Ｎ　２にはぜ流り・イオードＤ１および平滑コンデンサ
Ｃ１が接続され負荷に直流電圧を供給する。この出力端
子間には抵抗Ｒ３，Ｒ，ｌからなる抵抗分圧回路が設け
られ、その出力電圧がＰＷＭ制御回路２に帰還されてい
る。Ｐ　Ｗ　Ｍ制御回路２は発振回路１の発振周波数で
Ｑｌをオンオフ制御するが、その際Ｒ３，Ｒ４からなる
分圧出力電圧が一定値になるようにＱｌのオンデユーテ
イ比を制御する。

（Ｃ）発明が解決しようとする課題このようなスイッチングトランジスタをＰＷＭ制御する
スイッチングコンバータの設計条件は、入力電圧、出力
電流の最大、最小値やスイッチング周波数などである。

一般には定格入力定格負荷で最大効率が得られるように
設旧される。ところが出力電流（ｆＡ−荷電流）が一定
であっても、入力端子が変化すればスイッチングコンバ
ータとしての効率か低下する。すなわち負荷電流か一定
であれば入力電圧が定格入力電圧より低くなる程、また
高くなる程最大効率の条件が満足しなくなる。

このため広範囲の入力電源電圧の条件下で使用される従
来のスイッチングコンバータは、設計された定格入力電
圧以外の条件ではスイッチングコンバータの損失が大き
かった。

この発明の目的は入力電源電圧が広範囲に変化しても、
入力電源電圧に応して最大効率が得られるようにしたス
イッチングコンバータを捉供することにある。

（ｄｉ課題を解決するための手段この発明は、トランスの１次′？！５線に流れる電流を
断続するスイッチング素子と、トランスの２次巻線に発生する電圧を整流平滑する回路
と、負荷供紹電圧を検出するとともに、その電圧が一定値を
保つように前記スイッチング素子のオンデユーテイ比を
変化さゼるスイッチング制御回路とを備えたスイッチン
グコンバータにおいて、入力電源電圧を検出する回路を
設けるとともに、入力電源電圧が高いとき前記スイッチ
ング素子のスイッチング周波数を低くし、入力電源電圧
が低いとき前記スイッチング素子のスイッチング周波数
を高くするスイッチング周波数制御回路を設けたことを
特徴としている。

（ｅ）作用 −ｉにスイッチングコンバータの損失はトランスによる
損失とスイッチング素子による損失とに分けられる。ま
たトランスによる損失は大きく銅損と、鉄損に分けられ
る。以下各損失についてのスイッチング周波数依存性に
ついて示す。

（１−１）　　′を同損銅損は１次巻線と２次巻線の銅損があり、これをまとめ
た全鋼ｆｆ１Ｐｃは次の式で示される。

Ｐｃ　　−（１／Ａｐ＋１／Ａｓ）　　／）　　・　ｊ
ｌ！　　（Ｎｐ■■））２　・　（Ｒａ／Ｒｄ）　　・
・・（１）Ａｐ　：　１次巻線の導体占有断面積Ａｓ：２次巻線の導体占有断面積 ρ　；銅の抵抗率ｐ　：平均巻線１．４Ｎｐ：１次巻線数 ■ｐ：１次側実効電流Ｒａ／Ｒｄ：ＡＣ抵抗とＤＣ抵抗の比これらの各係数のなかでスイッチング周波数に依存する
係数ばＲａ／　Ｒｄのめであり、これは例えば巻線線径
が０．５ｍｍの場合、スイッチング周波数が２０ＫＨｚ
　〜２００ＫＨｚで１．０２〜１１８の変化である。こ
れはスイッチング周波数と損失との間に正の相関関係が
あるがその変化率は極めて小さい。したがって銅損はス
イッチング周波数に殆ど依存しない。

（１−２）鉄損鉄損はヒステリシス損と渦電流損とがあるが、これらは
次式で示される。

Ｐｉ＝Ｐｈ＋Ｐｅ −Ｋ　ｈ　−ｆ−Ｂｍ”　Ｖ　ｅ十Ｋｃ・ｆ２　・８ｍ２・４■ｅ・・（２）ここてＰ　ｈ　：ヒステリシス損Ｐｅ：渦電流損Ｋｈ：ヒステリシス損定数Ｋｅ：渦電流損定数 ■ｅ：コア実効体積Ｂｍ；動作時最大磁束密度である。またＢ　ｍはＢｍ−Ｅ−Ｔ／（ＡＣ−Ｎｐ）・・・ただしＥ：　入力電圧Ｔ：　１周期のスイッチング素子のオン期間ＡＣ：コア
中足断面積である。ここで例えばスイッチング素子のオンデユーテ
イを３０％とすればＴは ’ｒ＝０．３／ｆ　（ｆ　ニスイツチング周波数）した
がってＢｍ＝０．３Ｅ／　（Ａｃ−Ｎｐ−ｆ）　　・・（４１
となり、これを（２）式に代入ずれば鉄損ＰｉはＰ　１
＝Ｋｈ　（０，３Ｅ／　（Ａｃ−Ｎｐ））　２°４・Ｖ
ｅ　・ｆ−”＋Ｋｅ　（０，３Ｂ／（Ａｃ−Ｎｐ）ｌ　
”　Ｖｅ　−ｆ−”・・・・（５）となり、スイッチング周波数と鉄損とは負の相関関係に
ある。

（１−３）全トランス損失したがってトランス全体としての損失の周波数依存性は
負であり、スイッチング周波数が高くなるほどＩ・ラン
ス損失が低くなる。

（２）スイッチング素子による損失スイッチング素子による損失は、スイッチング素子のオ
ン時に流れる電流とオフ時にかかる電圧との交差部分て
生じるため、スイッチング周波数が悶くなるほとその損
失も増加する。

（３）スイッチングコンハーク全体の損失スイッチング
コンハーク全体の損失は他の回路部品等で消費される損
失を無視すればＩ・ランス損失とスイ・ノチング素子損
失との和であり、この関係を第３図に示す。第３図にお
いてＰｓはスイッチング素子損失、ｐｔはトランス損失
、Ｐはこの両損失を加算したコンバータ全体の損失であ
り、末尾の数字１は入力電源電圧が低い場合、２は入力
電源電圧か高い場合をそれぞれ示している。このように
スイッチングコンハーク全体の損失は周波数依存性か負
のトランス損失と周波数依存性が正のスイッチング素子
損失との和であるため、最も損失の低いスイッチング周
波数か存在する。入力電源電圧が低い場合は、スイッチ
ング素子による損失か全体的に減少し、トランス損失（
そのうち銅損）か全体的に増大する。逆に入力電源電圧
か高い場合は、スイッチング素子損失が増大し、トラン
ス１４６失（そのうち銅損）が減少する。このため第３
図中ｆ１．．ｆ２で示すように、入力電源電圧が高いほ
ど最低損失の得られるスイッチング周波数か低（なり、
逆に入力電源電圧が低いほど最低損失の得られるスイッ
チング周波数が高くなる。

この発明のスイッチングコンハークは、基本的にスイッ
チング制御回路が負荷供給電圧を検出するとともに、そ
の負荷供給電圧が一定値を保つようにスイ・ノチング素
子のオンデユーテイ化を１１．す御する。これによりス
イッチング素子かトランスの１次巻線に流れる電流を断
続し、トランスの２次巻線に起電圧か発生し、整流平滑
回路によって整流平滑されることにより定電圧化された
直流電圧か得られる。さらにスイッチング周波数制御回
路は、入力電源電圧検出回路で検出された入力電源電圧
が高いときスイッチング素子のスイッチング周波数を低
くし、逆に入力電源電圧が低いときスイッチング素子の
スイッチング周波数を高くするたとえは負荷電流が一定
であれは入力電源電圧か高いときトランス損失か減少す
るが、このときスイッチング周波数制御手段がスイッチ
ング周波数を低くするためコンハーク全体の損失はより
低下する。逆に入力電源電圧が低いときトランス損失か
増大するか、スイッチング周波数制御手段かスイッチン
グ周波数を高くすることにより、コンバータ全体として
の損失は低下方向に変化する。

第１図はごの発明の構成を示す回路図である。

第１図において３はスイッチング周波数制御回路であり
、スイッチング素子Ｑ１をＰ　Ｗ　Ｍ制御する回路２と
スイッチング周波数を制御する発振回路１から構成され
ている。ＰＷＭ制御回路２はスイッチング素子Ｑ１をオ
ンオフ制御する。これによりトランスの２次巻線Ｎ２に
発生ずる起電圧がＤｌ、Ｃ１により整流平滑される。ま
た出力端子間に設けられているＲ３．Ｒ１１からなる抵
抗分圧回路の出力電圧によりＰＷＭ制御回路２がＱｌの
オンデユーテイ比を制御して出力電圧を一定に保ってい
る。さらに入力電源ラインと接地間にはＲ１Ｒ２からな
る抵抗分圧回路が設けられていて、発振回路１がその分
圧値によって発振周波数（スイッチング周波数）を変化
さゼる。発振回路１は第３図に示したように入力電源電
圧に応してコンバータ損失が最低となるスイッチング周
波数で発振する。このようにして広範囲の入力電源電圧
に対してスイッチングコンバータの損失が低く保たれる
。

（ｆ）実施例この発明の実施例であるスイッチングコンバタの回路図
を第２図に示す。同図において３はスイッチング制御回
路を構成するコントロール用ＩＣ１４はこのＩＣに一定
電圧の電源を供給する電圧安定化回路である。図示のと
おりトランスＴ１の１次巻線Ｎ１にスイッチング素子Ｑ
１が接続され、コントロールＩＣ３がＱｌをオンオフ制
御する。トランスの２次巻線Ｎ２にはＤｉ、ＣＩからな
る整流平滑回路か設けられ、さらに負荷供給電圧を検出
するＲ３．Ｒ４からなる抵抗分圧回路が設けられている
。ＩＣ３はこの分圧値が一定となるように０１のオンデ
ユーテイ比を変化させている。トランスＴ２は入力電源
電圧を降圧するトランスであり、その出力はダイオード
ブリッジＤＢ２により整流され、Ｃ３により平滑され、
さらに定電圧化回路４により定電圧化されてＩＣ３の電
源として供給されている。一方、入力電源にはダイオー
ドブリッジＤＢＩおよび平滑コンデンサＣ４が接続され
、その整流平滑出力がトランスＴ１の１次巻線Ｎ１の一
端に接続されている。またこのダイオードブリッジＤＢ
Ｉの出力と接地間にはＲ１，Ｒ２からなる抵抗分圧回路
が接続されていて、これにより入力電源電圧を検出して
いる。

コントロールＩＣ３内には発振回路Ｏ３Ｃが構成されて
いて、基準電圧出力端子ＶｒとＯＳＣの一方の入力端子
間の抵抗とＯＳＣの他方の入力端子と接地間の容量によ
り発振周波数が決定される。図示のとおりＶｒとＯＳＣ
の一方の入力端子間には抵抗Ｒ５とこれに並列に抵抗Ｒ
６およびトランジスタＱ２からなる回路が接続されてい
る。またＱｌのベースにはＲ１，Ｒ２からなる分圧回路
の出力が接続されている。したがって入力電源電圧が高
くなればＱｌのベース電位か上昇し、Ｑｌのオン抵抗が
増大する。これによりＶｒとＯＳＣの一方の入力端子間
の抵抗値が増大し、発振時定数が大きくなって発振周波
数が低下する。逆に入力電源電圧が低いときＱｌのベー
ス電位が低下するため、Ｑｌのオン抵抗が減少する。こ
れによりＶｒとＯＳＣの一方の入力端子間の抵抗値が低
下し、発振周波数が上昇する。このときの発振周波数は
、たとえば第４図に示すように入力電源電圧Ｖｉｎの変
化に係わらずスイッチングコンバータの損失が常に最低
となるように定める。そのためにＲ１，Ｒ２およびＲ６
の値を設定する。

（ｇ）発明の効果以上のようにこの発明によれば、入力電源電圧の変化に
係わらすスイッチングコンバータの損失を常に最低に保
つことができるため広範囲の入力電源電圧に対応して効
率の高いスイッチングコンバータを構成することができ
る。

【図面の簡単な説明】

第１図はこの発明の構成を示す回路図、第２図はこの発
明の実施例であるスイッチングコンバータの回路図であ
る。第３図はスイッチングコンバータのスイッチング周
波数に対する損失の関係を示す図、第４図は入力電源電
圧をパラメータとしたスイッチング周波数に対するスイ
ッチングコンバータの損失の関係を示す図である。第５
図は従来のスイッチングコンバータの基本的な回路図で
ある。出願人　　株式会社　材用製作所

Claims

【特許請求の範囲】

（１）トランスの１次巻線に流れる電流を断続するスイ
ッチング素子と、トランスの２次巻線に発生する電圧を整流平滑する回路
と、負荷供給電圧を検出するとともに、その電圧が一定値を
保つように前記スイッチング素子のオンデューティ比を
変化させるスイッチング制御回路とを備えたスイッチン
グコンバータにおいて、入力電源電圧を検出する回路を
設けるとともに、入力電源電圧が高いとき前記スイッチ
ング素子のスイッチング周波数を低くし、入力電源電圧
が低いとき前記スイッチング素子のスイッチング周波数
を高くするスイッチング周波数制御回路を設けたことを
特徴とするスイッチングコンバータ。