JPH0256046A - プロセッサーシステム - Google Patents
プロセッサーシステムInfo
- Publication number
- JPH0256046A JPH0256046A JP63206641A JP20664188A JPH0256046A JP H0256046 A JPH0256046 A JP H0256046A JP 63206641 A JP63206641 A JP 63206641A JP 20664188 A JP20664188 A JP 20664188A JP H0256046 A JPH0256046 A JP H0256046A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral circuit
- processor
- hardware
- bit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要）
プロセッサーと入力用周辺回路と駆動用周辺回路とをデ
コーダを介して相互接続したプロセッサーシステムに関
し、 拡張前後のハードウェア構成に同一のソフトウェアが適
用できるようにすることを目的とし、該駆動用周辺回路
の空きデータビットに所定の符号を書き込むための初期
化を行う初期化手段と、該プロセッサーによってアクセ
スされた該駆動用周辺回路において該空きデータビット
に該所定の符号が書き込まれたことを検出して該入力用
周辺回路の空きデータビットに書き込むことにより、該
プロセッサーがハードウェアの拡張を認識できるように
するハードウェア拡張検出回路とで構成する。
コーダを介して相互接続したプロセッサーシステムに関
し、 拡張前後のハードウェア構成に同一のソフトウェアが適
用できるようにすることを目的とし、該駆動用周辺回路
の空きデータビットに所定の符号を書き込むための初期
化を行う初期化手段と、該プロセッサーによってアクセ
スされた該駆動用周辺回路において該空きデータビット
に該所定の符号が書き込まれたことを検出して該入力用
周辺回路の空きデータビットに書き込むことにより、該
プロセッサーがハードウェアの拡張を認識できるように
するハードウェア拡張検出回路とで構成する。
本発明は、プロセッサーシステムに関し、特にプロセッ
サーと入力用周辺回路と駆動用周辺回路とをデコーダを
介して相互接続したプロセッサーシステムに関するもの
である。
サーと入力用周辺回路と駆動用周辺回路とをデコーダを
介して相互接続したプロセッサーシステムに関するもの
である。
例えば電子交換機におけるような中央制御装置（ＣＣ）
としてのプロセッサーを搭載しソフトウェア制御ｎによ
り動作するシステムでは、ラインリレーの動作状態を示
す外部情報を走査するライン走査装置（ＬＳＣＮ）等の
入力用周辺回路（装置）や、ラインリンクネットワーク
（ＬＬＮ）の通話路スイッチを駆動するラインリンク通
話路駆動装置（ＬＳＣ）等の駆動用周辺回路（装置）を
アクセスするソフトアドレスをプロセ・ンサーが持って
おり、かかるソフトアドレスをシステム構成に応じて柔
軟に使用することが望まれている。
としてのプロセッサーを搭載しソフトウェア制御ｎによ
り動作するシステムでは、ラインリレーの動作状態を示
す外部情報を走査するライン走査装置（ＬＳＣＮ）等の
入力用周辺回路（装置）や、ラインリンクネットワーク
（ＬＬＮ）の通話路スイッチを駆動するラインリンク通
話路駆動装置（ＬＳＣ）等の駆動用周辺回路（装置）を
アクセスするソフトアドレスをプロセ・ンサーが持って
おり、かかるソフトアドレスをシステム構成に応じて柔
軟に使用することが望まれている。
第４図は斯かる従来のプロセッサーシステムの一例を示
したもので、プロセッサー１には、アドレスバスＡＢを
介してデコーダ４が接続されており、このデコーダ４に
は更にｎ個の周辺回路（例えばレジスタ）１０．〜１０
．．が接続されている。
したもので、プロセッサー１には、アドレスバスＡＢを
介してデコーダ４が接続されており、このデコーダ４に
は更にｎ個の周辺回路（例えばレジスタ）１０．〜１０
．．が接続されている。
プロセンサー１が周辺回路１０１にアクセスする時には
そのアドレス信号をアドレスバスＡＢを介してデコーダ
４に与え、デコーダ４でデコードしてアドレス指定され
た周辺回路１０１に与えることにより必要なデータをデ
ータバスＤＢを介して読み出す。
そのアドレス信号をアドレスバスＡＢを介してデコーダ
４に与え、デコーダ４でデコードしてアドレス指定され
た周辺回路１０１に与えることにより必要なデータをデ
ータバスＤＢを介して読み出す。
（発明が解決しようとする課題〕
このような従来のプロセッサーシステムに機能拡張のた
め新たに周辺回路１１を接続する場合、デコーダ４には
空き端子が無いとすれば、この周辺回路１１に対応して
別のデコーダ４０を用意するとともに拡張の前と後の両
方のハードウェア構成に対するソフトウェアを別々に用
意しなければならないという問題点があった。これは、
拡張前のプロセッサーに、拡張後のハードウェア構成に
対応したソフトウェアを搭載した場合、設置していない
ハードウェア（この場合の周辺回路１１）のアドレスを
アクセスしてしまい、これが原因となってプログラムの
暴走等の異常な動作を発生させてしまう危険性があるた
めである。
め新たに周辺回路１１を接続する場合、デコーダ４には
空き端子が無いとすれば、この周辺回路１１に対応して
別のデコーダ４０を用意するとともに拡張の前と後の両
方のハードウェア構成に対するソフトウェアを別々に用
意しなければならないという問題点があった。これは、
拡張前のプロセッサーに、拡張後のハードウェア構成に
対応したソフトウェアを搭載した場合、設置していない
ハードウェア（この場合の周辺回路１１）のアドレスを
アクセスしてしまい、これが原因となってプログラムの
暴走等の異常な動作を発生させてしまう危険性があるた
めである。
従って、本発明は、プロセッサーと入力用周辺回路と駆
動用周辺回路とをデコーダを介して相互接続したプロセ
ッサーシステムにおいて、拡張前後のハードウェア構成
に同一のソフトウェアが適用できるようにすることを目
的とする。
動用周辺回路とをデコーダを介して相互接続したプロセ
ッサーシステムにおいて、拡張前後のハードウェア構成
に同一のソフトウェアが適用できるようにすることを目
的とする。
上記の目的を達成するため、本発明に係るプロセッサー
システムは、第１図に原理的に示すように、駆動用周辺
回路３のアドレスの空きデータビットに所定の符号を書
き込むための初期化を行う初期化手段５と、プロセッサ
ー１によってアクセスされた駆動用周辺回路３において
該空きデータビットに該所定の符号が書き込まれたこと
を検出して該人力用周辺回路２の空きデータビットに書
き込むことにより、該プロセッサー１がハードウェアの
拡張を認識できるようにするハードウェア拡張検出回路
６とを備えている。
システムは、第１図に原理的に示すように、駆動用周辺
回路３のアドレスの空きデータビットに所定の符号を書
き込むための初期化を行う初期化手段５と、プロセッサ
ー１によってアクセスされた駆動用周辺回路３において
該空きデータビットに該所定の符号が書き込まれたこと
を検出して該人力用周辺回路２の空きデータビットに書
き込むことにより、該プロセッサー１がハードウェアの
拡張を認識できるようにするハードウェア拡張検出回路
６とを備えている。
第１図に示すように、入力用周辺回路２のデータピント
Ａ、、と駆動用周辺回路３のデータビットＢ、が空きビ
ットであるとすると、初期化手段５は例えばプログラム
処理により駆動用周辺回路３のビットＢ、に所定の符号
、例えば“１”を設定することで初期設定を行う。
Ａ、、と駆動用周辺回路３のデータビットＢ、が空きビ
ットであるとすると、初期化手段５は例えばプログラム
処理により駆動用周辺回路３のビットＢ、に所定の符号
、例えば“１”を設定することで初期設定を行う。
これによりプロセッサー１はデコーダ４を介して駆動用
周辺回路３をアクセスした時にその空きビットＢ、に同
じ所定の符号“１”を書き込む。
周辺回路３をアクセスした時にその空きビットＢ、に同
じ所定の符号“１”を書き込む。
そうすると、ハードウェア拡張検出回路６はこのビット
Ｂ、の符号から現在のハードウェア構成が拡張した構成
になっているか否かを検出して人力用周辺回路２の空き
ビットＡ、ｌに書き込む。
Ｂ、の符号から現在のハードウェア構成が拡張した構成
になっているか否かを検出して人力用周辺回路２の空き
ビットＡ、ｌに書き込む。
この入力用周辺回路２の空きビットＡ、、をプロセッサ
ー１がアクセスして１″であるか否かを判定することに
より初めてプロセッサーｌはハードウェア構成が拡張さ
れているか否かを認識することができ、ハードウェアが
拡張されている時にはその拡張ハードウェアをアクセス
できるようにし、拡張されていない時にはアクセスしな
いように動作する。
ー１がアクセスして１″であるか否かを判定することに
より初めてプロセッサーｌはハードウェア構成が拡張さ
れているか否かを認識することができ、ハードウェアが
拡張されている時にはその拡張ハードウェアをアクセス
できるようにし、拡張されていない時にはアクセスしな
いように動作する。
このようにして、ハードウェア拡張後のソフトウェア１
つを用意するだけで、新旧両方のハードウェア構成に対
処することが可能となる。
つを用意するだけで、新旧両方のハードウェア構成に対
処することが可能となる。
第２図は、第１図に示した本発明のプロセッサーシステ
ムの一実施例を示しており、この実施例では、入力用周
辺回路２としてＡ、〜Ａ、の８ビツト・レジスタを用い
ており、駆動用周辺回路３としてＢ０〜Ｂ７の８ビツト
・レジスタを用い、これらのレジスタ２及び３のそれぞ
れの空きデータビットをＡ７及びＢ４、ＢＳとする。従
って、ハードウェア拡張検出回路６はレジスタ３のデー
タビットＢ４とＢ、のＡＮＤゲートであり、その論理積
出力がレジスタ２の空きビットＡ、に入力されるように
構成されている。また、初期化手段５としてはメモリの
プログラムにより初期設定する。尚、第２図中ではアド
レスバス及びデータバスは省略されている。
ムの一実施例を示しており、この実施例では、入力用周
辺回路２としてＡ、〜Ａ、の８ビツト・レジスタを用い
ており、駆動用周辺回路３としてＢ０〜Ｂ７の８ビツト
・レジスタを用い、これらのレジスタ２及び３のそれぞ
れの空きデータビットをＡ７及びＢ４、ＢＳとする。従
って、ハードウェア拡張検出回路６はレジスタ３のデー
タビットＢ４とＢ、のＡＮＤゲートであり、その論理積
出力がレジスタ２の空きビットＡ、に入力されるように
構成されている。また、初期化手段５としてはメモリの
プログラムにより初期設定する。尚、第２図中ではアド
レスバス及びデータバスは省略されている。
このようなハードウェア構成を有するプロセッサーシス
テムの動作において、別の周辺回路としてのＣ０〜Ｃ？
の８ビツト・レジスタ２０を付加してハードウェアの拡
張を行おうとするとき、初期設定プログラム５はレジス
タ３のアドレスに対応したデータビットＢ、〜Ｂ７中の
データビットＢ、 、Ｂ、に所定の符号、例えば“１″
を設定する（第３図に示したプロセッサー１の処理ステ
ップＳ１）、即ち、ハードウェア拡張前においてはデー
タビｙ トＢ−、Ｂｓが共に“１”になることはない。
テムの動作において、別の周辺回路としてのＣ０〜Ｃ？
の８ビツト・レジスタ２０を付加してハードウェアの拡
張を行おうとするとき、初期設定プログラム５はレジス
タ３のアドレスに対応したデータビットＢ、〜Ｂ７中の
データビットＢ、 、Ｂ、に所定の符号、例えば“１″
を設定する（第３図に示したプロセッサー１の処理ステ
ップＳ１）、即ち、ハードウェア拡張前においてはデー
タビｙ トＢ−、Ｂｓが共に“１”になることはない。
これによりプロセッサー１はデコーダ４を介して駆動用
周辺回路３をアクセスした時、駆動用周辺回路３の空き
ビットＢａ、Ｂｓに同じ所定の符号“ｌ”を書き込む。
周辺回路３をアクセスした時、駆動用周辺回路３の空き
ビットＢａ、Ｂｓに同じ所定の符号“ｌ”を書き込む。
そうすると、ＡＮＤゲート６はこのビットＢ４、Ｂ、の
符号が共に１”の場合のみ現在のハードウェア構成が拡
張した構成になっていることを検出してレベル“１”の
出力を発生し、人力用周辺回路２の空きビットＡ、に書
き込む。
符号が共に１”の場合のみ現在のハードウェア構成が拡
張した構成になっていることを検出してレベル“１”の
出力を発生し、人力用周辺回路２の空きビットＡ、に書
き込む。
そして、入力用周辺回路２の空きとットＡ７をプロセッ
サー１がアクセスした時、′ｌ”であるか否かをプロセ
ッサーｌが判定する（同ステップＳ２）。
サー１がアクセスした時、′ｌ”であるか否かをプロセ
ッサーｌが判定する（同ステップＳ２）。
これにより初めてプロセッサー１はハードウェア構成が
拡張されているか否かを認識することができる（ステッ
プＳ３、Ｓ４）。
拡張されているか否かを認識することができる（ステッ
プＳ３、Ｓ４）。
従って、ハードウェアが拡張されている時にはその拡張
ハードウェアであるレジスタ２０をアクセスできるよう
にし、拡張されていない時にはアクセスしないように動
作するので、、ハードウェア拡張後のソフトウェア１つ
を用意するだけで、新旧両方のハードウェア構成に対処
することが可能となる。但し、旧ハードウェア構成では
拡張機能が無視されることは勿論のことである。
ハードウェアであるレジスタ２０をアクセスできるよう
にし、拡張されていない時にはアクセスしないように動
作するので、、ハードウェア拡張後のソフトウェア１つ
を用意するだけで、新旧両方のハードウェア構成に対処
することが可能となる。但し、旧ハードウェア構成では
拡張機能が無視されることは勿論のことである。
尚、上記の実施例では駆動用周辺回路の空きビットが２
ビツト、、分有る場合に、ついて説明したが、これはエ
ラーの確率を少なくするためであり、少ことができる。
ビツト、、分有る場合に、ついて説明したが、これはエ
ラーの確率を少なくするためであり、少ことができる。
このように、本発明のプロセッサーシステムによれば、
駆動用周辺回路の空きデータビットに所定の符号を書き
込むための初期化を行い、プロセッサーによってアクセ
スされた駆動用周辺回路において該空きデータビットに
該所定の符号が書き込まれたことを検出して入力用周辺
回路の空きデータビットに書き込むことにより、プロセ
ッサーがハードウェアの拡張を認識できるように構成し
たので、拡張される前と後の両方のハードウェアについ
て同一の新しいソフトウェアで動作させることができ、
また、拡張されたハードウェアも旧ソフトウェアでも動
作可能となる。従って、ソフトウェアは常に最新のもの
だけを用意して置けば済むことになる。
駆動用周辺回路の空きデータビットに所定の符号を書き
込むための初期化を行い、プロセッサーによってアクセ
スされた駆動用周辺回路において該空きデータビットに
該所定の符号が書き込まれたことを検出して入力用周辺
回路の空きデータビットに書き込むことにより、プロセ
ッサーがハードウェアの拡張を認識できるように構成し
たので、拡張される前と後の両方のハードウェアについ
て同一の新しいソフトウェアで動作させることができ、
また、拡張されたハードウェアも旧ソフトウェアでも動
作可能となる。従って、ソフトウェアは常に最新のもの
だけを用意して置けば済むことになる。
なくとも１ビツトあれば本発明の目的を達成する第１図
は本発明に係るプロセッサーシステムを原理的に示すブ
ロック図、 第２図は本発明に係るプロセッサーシステムの一実施例
を示すブロック図、 第３図は本発明に用いるプロセッサーの処理を概略的に
示すフローチャート図、 第４図は従来のプロセッサーシステムを示したブロック
図、である。 第１図において、 １・・・プロセッサー ２・・・入力用周辺回路、 ３・・・駆動用周辺回路、 ４・・・デコーダ、 ５・・・初期化手段、 ６・・・ハードウェア拡張検出回路。 図中、同一符号は同−又は相当部分を示す。
は本発明に係るプロセッサーシステムを原理的に示すブ
ロック図、 第２図は本発明に係るプロセッサーシステムの一実施例
を示すブロック図、 第３図は本発明に用いるプロセッサーの処理を概略的に
示すフローチャート図、 第４図は従来のプロセッサーシステムを示したブロック
図、である。 第１図において、 １・・・プロセッサー ２・・・入力用周辺回路、 ３・・・駆動用周辺回路、 ４・・・デコーダ、 ５・・・初期化手段、 ６・・・ハードウェア拡張検出回路。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 プロセッサー（１）と入力用周辺回路（２）と駆動用周
辺回路（３）とをデコーダ（４）を介して相互接続した
プロセッサーシステムにおいて、 該駆動用周辺回路（３）の空きデータビットに所定の符
号を書き込むための初期化を行う初期化手段（５）と、 該プロセッサー（１）によってアクセスされた該駆動用
周辺回路（３）において該空きデータビットに該所定の
符号が書き込まれたことを検出して該入力用周辺回路（
２）の空きデータビットに書き込むことにより、該プロ
セッサー（１）がハードウェアの拡張を認識できるよう
にするハードウェア拡張検出回路（６）と、 を備えたことを特徴とするプロセッサーシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206641A JPH0256046A (ja) | 1988-08-20 | 1988-08-20 | プロセッサーシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63206641A JPH0256046A (ja) | 1988-08-20 | 1988-08-20 | プロセッサーシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0256046A true JPH0256046A (ja) | 1990-02-26 |
Family
ID=16526719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63206641A Pending JPH0256046A (ja) | 1988-08-20 | 1988-08-20 | プロセッサーシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0256046A (ja) |
-
1988
- 1988-08-20 JP JP63206641A patent/JPH0256046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125011A (en) | Apparatus for masking data bits | |
| US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| JP3379762B2 (ja) | ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置 | |
| US6539472B1 (en) | Reboot control unit and reboot control method | |
| JPH0256046A (ja) | プロセッサーシステム | |
| JP2853386B2 (ja) | 選択呼出受信装置 | |
| JP2000020188A (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2751878B2 (ja) | マルチプロセッサ装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JP2000231512A (ja) | 高速メモリコピー方法およびコピー回路 | |
| JPH03154139A (ja) | キャッシュメモリ | |
| JP2826781B2 (ja) | データ転送方式 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JP2000181579A (ja) | 初期値設定変更装置 | |
| JP3242474B2 (ja) | データ処理装置 | |
| JPH1145209A (ja) | プログラム転送システム | |
| JPH10171628A (ja) | エンディアン変換回路 | |
| JPH0462653A (ja) | 電子計算機及び拡張デバイスモジュール | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPH10283223A (ja) | 制御系回路 | |
| JPH08202610A (ja) | レジスタ制御回路 |