JPH0256116A - ３値入力判別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は３種類のレベルを有するディジタル信号のレベ
ルを判別してバイナリ−信号に変換する３値入力判別装
置に関するものである。

従来例の構成とその問題点 従来、この種の判別装置としては第１図に示すように２
組のコンパレータを組み合わせたものが用いられてきた
。第１図において、１００は３値信号が供給される入力
端子であり、２００および３００がバイナリ−出力端子
であり、４００はプラス側給電端子である。

また、トランジスタ１，２，３，４，５，６゜７と抵抗
８，９．１０が第１の電圧コンパレータを構成し、トラ
ンジスタ１１，１２，１３．１４゜１５．１６．１７と
抵抗１８，１９．２０が第２の電圧コンパレータを構成
している。

ここで、以後の説明をわかり易くするために、入力端子
１００に供給される３値のディジタル信号は５Ｖ、２．
５Ｖ、ＯＶの３種類のレベルを有し、ソレラヲ、それぞ
れＨレベル、Ｍレベル、Ｌレベルであるとする。− また、プラス側給電端子４００に供給される電圧は５ｖ
で、この給電電圧は抵抗２１，２２．２３によって分圧
され、第１の袷ｉｔ圧分割点のａ点には１．５Ｖの電圧
が現われ、第２の給５ｉｉｔ圧分割点のｂ点には３，５
Ｖの電圧が現われているものとする。

さて、入力端子１００にＬレベルが供給されているとき
にはコンパレータを構成する差動トランジスタのうち、
基準電圧側のトランジスタがオン状態になって出力トラ
ンジスタ７および１７の両方がオン状態となり（前記ト
ランジスタ７．１７はオープンコレクタ出力となってい
るが、外部に何らかの負荷が接続されるものとする。）
、前記入力ｆａ子１００のレベルがＭレベルになると、
トランジスタＩがオン状態となって前記トランジスタ７
はオフ状態となる。

なお、このとき前記トランジスタ１７はオン状態を維持
する。

前記入力端子１００にＨレベルが供給されるとトランジ
スタ１１がオン状態となって前記トランジスタ１７もオ
フ状態となり、結局、人力レベルに対する出力レベルは
第１表の如くなる。

第１表 ところで、一般に３値−２値変換を用いるシステム（通
常、ＬＳＩされてＩＣの入力ビンに３確信号を供給する
ように構成される。）では、このような判別回路を数チ
ャンネル以上用いることが多くなるが、第１図の回路構
成を数チャンネル分構成する場合、回路がきわめて大規
模となり、消費電流も増大してしまう。

第１図の回路をマルチチャンネル化しても、共用できる
素子は分割抵抗２１〜２３とバイアス電流作成用の抵抗
２４，２５、トランジスタ２６ぐらいしかなく、これら
を共用すると配線がかえって複雑になるなどの問題があ
った。

また、消費電流についていえば、２組の電圧コンパレー
タの差動段には常に電流が流れており、各差動段のバイ
アス電流をそれぞれ５０μＡにしたとすると（ＩＣ化す
る場合には漏洩電流の問題があるのでむやみに小さくで
きない、）、ひとつのチャンネルあたり１００μＡは入
力レベルにかかわりなく流れることになり、無駄が多か
った。

発明の目的 本発明はチャンネルあたりの素子数が少なく、消費電流
も従来に比べて少ない３値入力判別装置を実現すること
を目的とする。

発明の構成 本発明の３値入力判別装置は、第１の基準電圧を発生さ
せる第１の基準電圧供給手段と、前記第１の基準電圧よ
りも低い第２の基準電圧を発生させる第２の基準電圧供
給手段と、入力端子に供給される入力電圧と前記第１の
基準電圧を比較する第１の比較回路°と、前記第１の比
較回路の出力によってオン・オフ動作を行なう第１の出
力トランジスタと、前記入力端子に供給される入力電圧
と前記第２の基準電圧を比較する第２の比較回路と、前
記第２の比較回路の出力によってオン・オフ動作を行な
う第２の出力トランジスタを具備するとともに、前記入
力端子と前記第１の比較回路、前記第１の出力トランジ
スタ、前記第２の比較回路。

前記第２の出力トランジスタによって構成される３値入
力判別手段を複数組備え、前記第１の基準電圧と前記第
２の基準電圧を複数組の３値入力判別手段で共用したこ
とを特徴とするもので、これによって構成素子数や消費
電流を減少せしめるものである。

実施例の説明 以下、本発明の実施例について図面を参照しながら説明
する。

第２図は本発明の３値入力判別装置の判別ブロックと基
準ブロックを示す回路結線図であり、第１図と同一の部
分については同一の符号を付している。

第２図において、プラス側給電線路Ｃとマイナス側給電
線路ｄの間には給電電圧分割用の抵抗２１．２２．２３
が直列に接続され、第１の分割点ａにはＰＮＰ型のトラ
ンジスタ２７のベースが接続され、前記トランジスタ２
７のコレクタはマイナス側給電線路ｄに接続され、同エ
ミッタはダイオード２８を介してＮＰＮ型のトランジス
タ２９のベースに接続され、前記トランジスタ２９のコ
レクタはプラス側給電線路Ｃに接続され、同ベースとプ
ラス側給電線路Ｃの間にはベースバイアス供給用の抵抗
３０が接続されている。

また、第２の分割点すにはＮＰＮ型のトランジスタ３１
のベースが接続され、前記トランジスタ３１のコレクタ
はプラス側給電線路Ｃに接続され、同エミッタはダイオ
ード３２を介してＰＮＰ型のトランジスタ３３のベース
に接続され、前記トランジスタ３３のコレクタはマイナ
ス側給電線路ｄに接続され、同ベースとマイナス側給電
線路ｄの間にはベースバイアス供給用の抵抗３４が接続
されている。

一方、入力端子１００には抵抗３５を介してＰＮＰ型の
トランジスタ３６のベースが接続され、前記トランジス
タ３６のエミッタは前記トランジスタ２９のエミッタに
接続され、同コレクタは抵抗３７を介して出力トランジ
スタ３８のベースに接続され、前記トランジスタ３日の
エミッタはマイナス側給電線路ｄに接続され、同コレク
タは第１の出力端子２００に接続され、同ベース・エミ
ッタ間には抵抗３９が接続されている。

さらに、前記入力端子１００には前記抵抗３５を介して
ＮＰＮ　ｌ−ランジスタ４０のベースが接続され、前記
トランジスタ４０のエミッタは前記トランジスタ３３の
エミッタに接続され、同コレクタは抵抗４１を介してト
ランジスタ４２のベースに接続されている。前記トラン
ジスタ４２のエミッタはプラス側給電線路Ｃに接続され
、同コレクタは抵抗４３を介して出力トランジスタ４４
のベースに接続され、同ベース・エミッタ間には抵抗４
５が接続され、前記トランジスタ４４のエミッタはマイ
ナス側給電線路ｄに接続され、同コレクタは第２の出力
端子３００に接続され、同ベース・工、ミッタ間には抵
抗４６が接続されている。

さて、第２図に示された回路について、その動作を説明
すると、まず、入力端子１００に供給される信号のレベ
ルがａ点のレベルよりも低くなるとトランジスタ３６が
オン状態になり、反対に、ａ点のレベルよりも高くなる
と前記トランジスタ３６はオフ状態となる。一方、前記
入力端子１００に供給される信号のレベルがｂ点のレベ
ルよリモ高くなるとトランジスタ４０がオフ状態になり
、反対に、ｂ点のレベルよりも低くなると前記トランジ
スタ４０はオフ状態となる。

前記トランジスタ３６．４０のオン・オフ動作に基づい
て、それぞれトランジスタ３８．４２がオン・オフ動作
を行なうから、入力レベルに対する出力レベルは第２表
の如くなる。

（以　下　余　白） 第２表 ところで、第２図に示した判別装置は基準電圧を作り出
している基準ブロンク５００と、入力信号のレベルを判
別する判別ブロック６００に分けることができるが、同
様の入力端子を数チャンネル設ける場合、第３図に示す
ように基準ブロック５００を共用して、判別ブロック６
００だけを増設すればよいので、従来に比べて回路構成
がきわめて簡単になる。

また、先の説明からも明らかなように入力信号がＭレベ
ルのときにはトランジスタ３６および４０のいずれにも
電流が流れず、入力信号がＬレベルやＨレベルのときに
はいずれか一方のトランジスタのみがオン状態になるだ
けであるから判別ブロック６００での消費電流は従来に
比べて大幅に減少する。

なお、本発明の３（！！入力判別装置は必ずしも第２図
および第３図の実施例に限定されるものではなく、必要
に応して種々の展開や変更が可能である。例えば、基準
ブロック５００は２種類の基準電圧を判別ブロック６０
０に供給する機能を有しておれば、特に実施例にこだわ
る必要はないし、判別ブロック６００においても、負荷
となるディジタル回路がＭＯ３回路などであれば、トラ
ンジスタ４４や抵抗４６は不要となる。（第２図の実施
例では負荷のディジタル回路として＋２Ｌ回路を仮定し
ているので、ＮＰＮ型トランジスタのオーブンコレクタ
形式をとっている。） 発明の効果 以上の説明から明らかなように、本発明の３値入力判別
装置は、第１の基準電圧を発生させる第１の基準電圧供
給手段（実施例においては、基準ブロック５００を構成
するトランジスタ２９）と、前記第１の基準電圧よりも
低い第２の基準電圧を発生させる第２の基準電圧供給手
段（実施例においては、基準ブロック５００を構成する
トランジスタ３３）と、入力端子１００に供給される入
力電圧と前記第１の基準電圧を比較する第１の比較回路
（実施例においては、トランジスタ３６によって第１の
比較回路が構成されている。）と、前記第１の比較回路
の出力によってオン・オフ動作を行なう第１の出力トラ
ンジスタ３８と、前記入力端子に供給される入力端子と
前記第２の基＄電圧を比較する第２の比較回路（実施例
においては、トランジスタ４０とトランジスタ４２によ
って第２の比較回路が構成されている。）と、前記第２
の比較回路の出力によってオン・オフ動作を行なう第２
の出力トランジスタ４４を具備するとともに、前記入力
端子と前記第１の比較回路、前記第１の出力トランジス
タ、前記第２の比較回路、前記第２の出力トランジスタ
によって構成される３値入力判別手段を複数組（判別ブ
ロック６００ａ６００ｂ、６００ｃ）備え、前記第１の
基準電圧と前記第２の基準電圧を複数組の３値入力判別
手段で共用しているので、従来よりも少ない消費電流で
動作させることができ、また回路構成も簡単にできるな
ど大なる効果を奏する。

【図面の簡単な説明】

第１図は従来例を示す回路結線図、第２図は本発明の装
置の判別ブロックと基準ブロックを示す回路結線図、第
３図は本発明の実施例を示す回路結線図である。 １００・・・・・・入力端子、５００・・・・・・基準
ブロック、６００ａ　　６００ｂ、６００ｃ・・・・・
・判別ブロック。 代理人の氏名　弁理士　粟野重孝　はか１２第　１　区

Claims (1)

【特許請求の範囲】
1. 第１の基準電圧を発生させる第１の基準電圧供給手段と
   、前記第１の基準電圧よりも低い第２の基準電圧を発生
   させる第２の基準電圧供給手段と、入力端子に供給され
   る入力電圧と前記第１の基準電圧を比較する第１の比較
   回路と、前記第１の比較回路の出力によってオン・オフ
   動作を行なう第１の出力トランジスタと、前記入力端子
   に供給される入力電圧と前記第２の基準電圧を比較する
   第２の比較回路と、前記第２の比較回路の出力によって
   オン・オフ動作を行なう第２の出力トランジスタを具備
   するとともに、前記入力端子と前記第１の比較回路、前
   記第１の出力トランジスタ、前記第２の比較回路、前記
   第２の出力トランジスタによって構成される３値入力判
   別手段を複数組備え、前記第１の基準電圧と前記第２の
   基準電圧を複数組の３値入力判別手段で共用したことを
   特徴とする３値入力判別装置。