JPH0368574B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は３種類のレベルを有するデイジタル信
号のレベルを判別してバイナリー信号に変換する
３値入力判別装置に関するものである。 従来例の構成とその問題点 従来、この種の判別装置としては第１図に示す
ように２組のコンパレータを組み合わせたものが
用いられてきた。第１図において、１００は３値
信号が供給される入力端子であり、２００および
３００がバイナリー出力端子であり、４００はプ
ラス側給電端子である。 また、トランジスタ１，２，３，４，５，６，
７と抵抗８，９，１０が第１の電圧コンパレータ
を構成し、トランジスタ１１，１２，１３，１
４，１５，１６，１７と抵抗１８，１９，２０が
第２の電圧コンパレータを構成している。 ここで、以後の説明をわかり易くするために、
入力端子１００に供給される３値のデイジタル信
号は5V，2.5V，0Vの３種類のレベルを有し、そ
れらを、それぞれＨレベル，Ｍレベル，Ｌレベル
であるとする。 また、プラス側給電端子４００に供給される電
圧は5Vで、この給電電圧は抵抗２１，２２，２
３によつて分圧され、第１の給電電圧分割点のａ
点には1.5Vの電圧が現われ、第２の給電電圧分
割点のｂ点には3.5Vの電圧が現われているもの
とする。 さて、入力端子１００にＬレベルが供給されて
いるときにはコンパレータを構成する差動トラン
ジスタのうち、基準電圧側のトランジスタがオン
状態になつて出力トランジスタ７および１７の両
方がオン状態となり（前記トランジスタ７，１７
はオープンコレクタ出力となつているが、外部に
何らかの負荷が接続されるものとする。）、前記入
力端子１００のレベルがＭレベルになると、トラ
ンジスタ１がオン状態となつて前記トランジスタ
７はオフ状態となる。 なお、このとき前記トランジスタ１７はオン状
態を維持する。 前記入力端子１００にＨレベルが供給されると
トランジスタ１１がオン状態となつて前記トラン
ジスタ１７もオフ状態となり、結局、入力レベル
に対する出力レベルは第１表の如くなる。

【表】 ところで、一般に３値−２値変換を用いるシス
テム（通常、LSIされてICの入力ピンに３値信号
を供給するように構成される。）では、このよう
な判別回路を数チヤンネル以上用いることが多く
なるが、第１図の回路構成を数チヤンネル分構成
する場合、回路がきわめて大規模となり、消費電
流も増大してしまう。 第１図の回路をマルチチヤンネル化しても、共
用できる素子は分割抵抗２１〜２３とバイアス電
流作成用の抵抗２４，２５、トランジスタ２６ぐ
らいしかなく、これらを共用すると配線がかえつ
て複雑になるなどの問題があつた。 また、消費電流についていえば、２組の電圧コ
ンパレータの差動段には常に電流が流れており、
各差動段のバイアス電流をそれぞれ50μAにした
とすると（IC化する場合には漏洩電流の問題が
あらのでむやみに小さくできない。）、ひとつのチ
ヤンネルあたり100μAは入力レベルにかかわりな
く流れることになり、無駄が多かつた。 発明の目的 本発明のチヤンネルあたりの素子数が少なく、
消費電流も従来に比べて少ない３値入力判別装置
を実現することを目的とする。 発明の構成 本発明の３値入力判別装置は、第１の基準電圧
を発生させる第１の基準電圧供給手段と、前記第
１の基準電圧よりも低い第２の基準電圧を発生さ
せる第２の基準電圧供給手段と、オン・オフ動作
を行なう第１および第２の出力トランジスタと、
入力端子に供給される入力電圧が前記第１の基準
電圧よりも低くなつたときに前記第１の出力トラ
ンジスタをオン状態にさせる第１の比較回路と、
入力端子に供給される入力電圧が前記第２の基準
電圧よりも高くなつたときに前記第２の出力トラ
ンジスタをオン状態にさせる第２の比較回路とを
具備するとともに、前記入力端子と前記第１およ
び第２の出力トランジスタ，前記第１および第２
の比較回路，前記第２の出力トランジスタによつ
て構成される３値入力判別手段を複数組備え、前
記第１の基準電圧と前記第２の基準電圧を複数組
の３値入力判別手段で共用したことを特徴とする
もので、これによつて構成素子数や消費電流を減
少せしめるものである。 実施例の説明 以下、本発明の実施例について図面を参照しな
がら説明する。 第２図は本発明の３値入力判別装置の判別ブロ
ツクと基準ロツクを示す回路結線図であり、第１
図と同一の部分については同一の符号を付してい
る。 第２図において、プラス側給電線路ｃとマイナ
ス側給電線路ｄの間には給電電圧分割用の抵抗２
１，２２，２３が直列に接続され、第１の分割点
ａにはPNP型のトランジスタ２７のベースが接
続され、前記トランジスタ２７のコレクタはマイ
ナス側給電線路ｄに接続され、同エミツタはダイ
オード２８を介してNPN型のトランジスタ２９
のベースに接続され、前記トランジスタ２９のコ
レクタはプラス側給電線路ｃに接続され、同ベー
スとプラス側給電線路ｃの間にはベースバイアス
供給用の抵抗３０が接続されている。 また、第２の分割点ｂにはNPN型のトランジ
スタ３１のベースが接続され、前記トランジスタ
３１のコレクタはプラス側給電線路ｃに接続さ
れ、同エミツタはダイオード３２を介してPNP
型のトランジスタ３３のベースに接続され、前記
トランジスタ３３のコレクタはマイナス側給電線
路ｄに接続され、同ベースとマイナス側給電線路
ｄの間にはベースバイアス供給用の抵抗３４が接
続されている。 一方、入力端子１００には抵抗３５を介して
PNP型のトランジスタ３６のベースが接続され、
前記トランジスタ３６のエミツタは前記トランジ
スタ２９のエミツタに接続され、同コレクタは抵
抗３７を介して出力トランジスタ３８のベースに
接続され、前記トランジスタ３８のエミツタはマ
イナス側給電線路ｄに接続され、同コレクタは第
１の出力端子２００に接続され、同ベース・エミ
ツタ間には抵抗３９が接続されている。 さらに、前記入力端子１００には前記抵抗３５
を介してNPNトランジスタ４０のベースが接続
され、前記トランジスタ４０のエミツタは前記ト
ランジスタ３３のエミツタに接続され、同コレク
タは抵抗４１を介してトランジスタ４２のベース
に接続されている。前記トランジスタ４２のエミ
ツタはプラス側給電線路ｃに接続され、同コレク
タは抵抗４３を介して出力トランジスタ４４のベ
ースに接続され、同ベース・エミツタ間には抵抗
４５が接続され、前記トランジスタ４４のエミツ
タはマイナス側給電線路ｄに接続され、同コレク
タは第２の出力端子３００に接続され、同ベー
ス・エミツタ間には抵抗４６が接続されている。 さて、第２図に示された回路について、その動
作を説明すると、まず、入力端子１００に供給さ
れる信号のレベルがａ点のレベルよりも低くなる
とトランジスタ３６がオン状態になり、反対に、
ａ点のレベルよりも高くなると前記トランジスタ
３６はオフ状態となる。一方、前記入力端子１０
０に供給される信号のレベルがｂ点のレベルより
も高くなるとトランジスタ４０がオフ状態にな
り、反対に、ｂ点のレベルよりも低くなると前記
トランジスタ４０はオフ状態となる。 前記トランジスタ３６，４０のオン・オフ動作
に基づいて、それぞれトランジスタ３８，４２が
オン・オフ動作を行なうから、入力レベルに対す
る出力レベルは第２表の如くなる。

【表】 ところで、第２図に示した判別装置を基準電圧
を作り出している基準ブロツク５００と、入力信
号のレベルを判別する判別ブロツク６００に分け
ることができるが、同様の入力端子を数チヤンネ
ル設ける場合、第３図に示すように基準ブロツク
５００を共用して、判別ブロツク６００だけを増
設すればよいので、従来に比べて回路構成がきわ
めて簡単になる。 また、先の説明からも明らかなように入力信号
がＭレベルのときにはトランジスタ３６および４
０のいずれにも電流が流れず、入力信号がＬレベ
ルやＨレベルのときにはいずれか一方のトランジ
スタのみがオン状態になるだけであるから判別ブ
ロツク６００での消費電流は従来に比べて大幅に
減少する。 なお、本発明の３値入力判別装置は必ずしも第
２図および第３図の実施例に限定されるものでは
なく、必要に応じて種々の展開や変更が可能であ
る。例えば、基準ブロツク５００は２種類の基準
電圧を判別ブロツク６００に供給する機能を有し
ておれば、特に実施例にこだわる必要はないし、
判別ブロツク６００においても、負荷となるデイ
ジタル回路がMOS回などであれば、トランジス
タ４４や抵抗４６は不要となる。（第２図の実施
例では負荷のデイジタル回路としてI²L回路を仮
定しているので、NPN型トランジスタのオープ
ンコレクタ形式をとつている。） 発明の効果 以上の説明から明らかなように、本発明の３値
入力判別装置は、第１の基準電圧を発生させる第
１の基準電圧供給手段（実施例においては、基準
ブロツク５００を構成するトランジスタ２９）
と、前記第１の基準電圧よりも低い第２の基準電
圧を発生させる第２の基準電圧供給手段（実施例
においては、基準ブロツク５００を構成するトラ
ンジスタ３３）と、入力端子１００に供給される
入力電圧と前記第１の基準電圧を比較する第１の
比較回路（実施例においては、トランジスタ３６
によつて第１の比較回路が構成されている。）と、
前記第１の比較回路の出力によつてオン・オフ動
作を行なう第１の出力トランジスタ３８と、前記
入力端子に供給される入力電圧と前記第２の基準
電圧を比較する第２の比較回路（実施例において
は、トランジスタ４０とトランジスタ４２によつ
て第２の比較回路が構成されている。）と、前記
第２の比較回路の出力によつてオン・オフ動作を
行なう第２の出力トランジスタ４４を具備すると
ともに、前記入力端子と前記第１の比較回路、前
記第１の出力トランジスタ、前記第２の比較回
路、前記第２の出力トランジスタによつて構成さ
れる３値入力判別手段を複数組（判別ブロツク６
００ａ，６００ｂ，６００ｃ）備え、前記第１の
基準電圧と前記第２の基準電圧を複数組の３値入
力判別手段で共用しているので、従来よりも少な
い消費電流で動作させることができ、また回路構
成も簡単にできるなど大なる効果を奏する。

【図面の簡単な説明】

第１図は従来例を示す回路結線図、第２図は本
発明の装置の判別ブロツクと基準ブロツクを示す
回路結線図、第３図は本発明の実施例を示す回路
結線図である。 １００……入力端子、５００……基準ブロツ
ク、６００ａ，６００ｂ，６００ｃ……判別ブロ
ツク。

Claims (1)

1. 【特許請求の範囲】 １ 第１の基準電圧を発生させる第１の基準電圧
   供給手段と、前記第１の基準電圧よりも低い第２
   の基準電圧を発生させる第２の基準電圧供給手段
   と、オン・オフ動作を行なう第１および第２の出
   力トランジスタと、入力端子に供給される入力電
   圧が前記第１の基準電圧よりも低くなつたとき前
   記第１の出力トランジスタをオン状態にさせる第
   １の比較回路と、入力端子に供給される入力電圧
   が前記第２の基準電圧よりも高くなつたとき前記
   第２の出力トランジスタをオン状態にさせる第２
   の比較回路とを具備するとともに、前記入力端子
   と前記第１および第２の出力トランジスタ、前記
   第１および第２の比較回路によつて構成される３
   値入力判別手段を複数組備え、前記第１の基準電
   圧と前記第２の基準電圧を複数組の３値入力判別
   手段で共用したことを特徴とする３値入力判別装
   置。 ２ ベースが入力端子に接続され、エミツタに第
   １の基準電圧が供給され、コレクタ電流が第１の
   出力トランジスタに供給される第１のトランジス
   タによつて第１の比較回路を構成し、ベースが前
   記入力端子に接続され、エミツタに第２の基準電
   圧が供給される第２のトランジスタと、ベースに
   前記第２のトランジスタのコレクタ電流が供給さ
   れ、コレクタ電流が第２の出力トランジスタに供
   給される第３のトランジスタによつて第２の比較
   回路を構成してなる特許請求の範囲第１項記載の
   ３値入力判別装置。