JPH0256828B2 - - Google Patents

Info

Publication number
JPH0256828B2
JPH0256828B2 JP59103856A JP10385684A JPH0256828B2 JP H0256828 B2 JPH0256828 B2 JP H0256828B2 JP 59103856 A JP59103856 A JP 59103856A JP 10385684 A JP10385684 A JP 10385684A JP H0256828 B2 JPH0256828 B2 JP H0256828B2
Authority
JP
Japan
Prior art keywords
electrodes
exposed
internal electrodes
internal
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59103856A
Other languages
English (en)
Other versions
JPS60247981A (ja
Inventor
Atsushi Ochi
Kazuaki Uchiumi
Masanori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59103856A priority Critical patent/JPS60247981A/ja
Publication of JPS60247981A publication Critical patent/JPS60247981A/ja
Publication of JPH0256828B2 publication Critical patent/JPH0256828B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明の方法は圧電又は電歪材料の電気、機械
エネルギー変換能力を利用した駆動素子、微小変
位素子等の電歪効果素子(エレクトロメカニカル
デベイス)の製造方法に関するものである。
(従来技術) 従来、圧電又は電歪効果を利用した素子として
は第1図a,bに示すような構造のものが製造さ
れてきた。まず円筒型の圧電又は電歪材料を0.2
〜1.0mm厚みにスライスし、上下面に電極2を焼
きつける。この薄板1を接着剤3で多数はり合わ
せる。必要によつてはボルト等を用いて最上面と
最下面とをはさみつけ固定させる。外部電極を一
層おきに相互に接続し、プラス側およびマイナス
側の外部端子4,5に接続する。両端子間に
200Vから1000Vの直流電圧を印加することによ
り、素子は薄板の積層方向に10-3程度の割合で伸
長する。また拘束状態で使用すれば3.5×107N/
m2程度の応力を発生する。
(従来技術の問題点) 本構造の素子は小型で大きな力を発生する、応
答スピードが40μsec程度とかなり速い等の特徴を
持つているが、いくつかの欠点を持つている。そ
の一つはスライスにより薄板を作製するため薄板
の薄さに限界があり、駆動するのに200V〜
1000V程度の高電圧が必要なこと。薄板を接着剤
ではり合せるため薄板の厚みに反比例してヤング
率の低い接着層の合計の厚みが増加し、駆動時の
変位や発生応力を吸収してしまう、量産性に難が
ある等の欠点がある。
(発明の目的) 本発明の目的は以上のような欠点を除去し
100V以下の低電圧で駆動可能な一体化固体素子
を安定に量産的に生産する製造方法を提供するこ
とである。
(発明の構成) 本発明は電歪材料と内部電極とが交互に積層さ
れた積層チツプコンデンサ型の積層体であつて、
内部電極層が一層おきに露出した対向する2側面
の他に全内部電極層が露出した対向する2側面を
有する積層体を作製する工程と、前記内部電極が
一層おきに露出した2側面に第1の外部電極を形
成する工程と、全内部電極層が露出した2側面の
一方の面について一層おきの内部電極層とその近
傍部分に絶縁物を形成し、他方の面について前記
絶縁物を形成した内部電極層と異なる一層おきの
内部電極層とその近傍部分に絶縁物を形成する工
程と、この絶縁物を形成した2側面のそれぞれの
対向する位置に前記露出した内部電極を横断して
接続する第2の外部電極を1組以上形成する工程
と、この積層体を第1と第2の外部電極の間又は
同第1と第2の外部電極の間及び複数組の第2の
外部電極の間にて接断する工程とを含むことを特
徴とする電歪効果素子の製造方法である。
(構成の詳細な説明) 本発明の製造方法は内部電極型を採用したこと
により電極間距離を容易に100μm以下まで狭め
ることができ、低電圧駆動が可能になつた。また
一体化固体素子となつた結果、接着剤の影響を除
去でき、より高速応答となつた。さらに大きな積
層体のままで処理することにより素子数10個分を
同時に電気的接続できるようになり量産可能な製
造方法となつた。
(実施例) 以下実施例に従つて本発明の詳細な説明を行な
う。マグネシウムニオブ酸鉛(Pb(Mg1/3Nb2/
3)O3)およびチタン酸鉛(PbTiO3)を主成分
とする電歪材料予焼粉末に微量の有機バインダを
添加し、これを有機溶媒中に分散させたスラリー
を準備した。通常の積層セラミツクコンデンサの
製造に使用されるキヤステイング製膜装置により
このスラリーをマイラーフイルム上に約100ミク
ロンの厚さに塗布し乾燥させた。これをフイルム
から剥離し、電歪材料グリーンシートを得た。一
部のグリーンシートには更に内部電極として白金
ペーストをスクリーン印刷した。これらのグリー
ンシートを数100枚重ね、熱プレスにより圧着一
体化した後1250℃で焼成し、電歪材料積層体を得
た。これを内部電極が一層おきに表面に露出する
ような位置で切断し2つの仮設外部電極を塗布焼
付けし、更に側面を切断して内部電極を露出させ
た。このようにして得られた電歪材料積層体を電
気泳動法に適用する。第2図および第3図はこの
電歪材料積層体の内部電極の露出した端面を示す
斜視図である。多数の内部電極13,14は一層
おきに交互に2つの仮設外部電極15,16にそ
れぞれ接続している。
次に帯電したガラス粉末を含む懸濁液を以下の
方法で作製する。ホウケイ酸亜鉛系結晶化ガラス
粉末30g、エタノール290ml、5%ヨウ素エタノ
ール溶液10mlを高速ホモジナイザーで混合する。
ヨウ素が電解質の役割を果たし、ガラス粉末はプ
ラスに帯電している。30分間超音波をかけた後、
30分間静置して沈殿物を除去し残りの懸濁液を使
用する。
前記電歪材料積層体の内部電極が露出した端面
の片面を粘着テープで被い懸濁液にぬれるのを防
いだ後、前記懸濁液を満たした容器に沈める。積
層体の付着させたい端面の前方1cmの距離のとこ
ろに付着させたい端面よりひとまわり大きなステ
ンレス製対向電極板を沈める。対向電極板を直流
電源のプラス端子に接続し、内部電極露出部14
の上には全く付着させないようにする目的で仮設
外部電極16を対向電極に接続し同電位とする。
15で示す仮設外部電極をマイナス端子に接続
し、20V300秒間電圧を印加する。終了後懸濁液
から引き上げ乾燥させると、第4図に示すように
内部電極露出部の上とその周辺の電歪材料表面に
巾100ミクロンのガラス粉末の付着17が得られ
た。
裏面の粘着テープを取り除いた後、705℃で10
分間保持することにより焼成固着させ、ガラス被
膜を形成する。
次に反対側の面にガラス被膜を形成する。既に
被膜を形成した面を粘着テープで被い保護した
後、図中番号16で示す仮設外部電極を直流電源
のマイナス端子に接続し一回目と同様な方法で電
圧を印加して14で示す内部電極の露出部とその
周辺のセラミツク上にガラス粉末を付着させる。
これを一回目と同様に焼成して帯状のガラス被膜
を形成する。第5図はガラス被膜形成後の積層体
の外観図である。図中番号18はガラス被膜を示
す。
次に残つた内部電極露出部および絶縁物を横断
するように数箇所に外部電極ペーストを塗布焼き
付けする。積層体裏面にも同様に外部電極を形成
する。第6図は複数個の外部電極を形成した電歪
材料積層体の外観図である。図中番号21は外部
電極である。その後図中の破線で示す部分で切断
し、図中番号20で示す部分を素子とする。
第7図は電気的接続を行なつた素子の外観図を
示す。図中番号22,23はそれぞれマイナス
側、プラス側の外部接続端子を示す。
(発明の効果) 本発明の方法により従来の単板はり合せ型の性
能をあらゆる面で上まわる一体化全固体素子の電
歪効果素子を安定に量産的に製造できるようにな
つた。すなわち駆動電圧が200V〜1000Vから
100V以下に低下し、応答スピードが40μsec程度
から10μsec以下にと改善された。また積層セラミ
ツクコンデンサの技術と電気泳動法を用いたガラ
ス被膜による絶縁の効果、多数の素子を同時に処
理することが可能になり、生産性、信頼性が大き
く向上した。
【図面の簡単な説明】
第1図a,bは圧電又は電歪効果を利用した単
板はり合せ型構造の素子およびその構成要素であ
る薄板を示す外観図である。図中1は圧電材料又
は電歪材料の薄板、2は焼きつけた電極、3は接
着層、4,5はそれぞれプラス側、マイナス側の
外部接続端子を示す。 第2図および第3図は電気泳動法を適用するた
めの仮設外部電極付電歪材料積層体の表側および
裏側を示す外観図である。図中11は歪を発生し
ない部分の電歪材料、12は歪を発生する部分の
電歪材料、13,14は内部電極、15,16は
仮設外部電極、 第4図および第5図は内部電極露出部とその周
辺のセラミツク上に一層おきにガラス粉末を付着
させた電歪材料積層体を示す外観図である。図中
17は付着させたガラス粉末またはガラス被膜、
18は付着したガラス粉末またはガラス被膜、 第6図は外部電極を形成した電歪材料積層体を
示す外観図である。図中21は外部電極、 第7図は電歪効果素子を示す外観図である。図
中22,23はそれぞれマイナス側、プラス側の
外部接続端子を示す。

Claims (1)

  1. 【特許請求の範囲】 1 電歪材料と内部電極とが交互に積層された積
    層チツプコンデンサ型の積層体であつて、内部電
    極層が一層おきに露出した対向する2側面の他に
    全内部電極層が露出した対向する2側面を有する
    積層体を作製する工程と、前記内部電極が一層お
    きに露出した2側面に第1の外部電極を形成する
    工程と、全内部電極層が露出した2側面の一方の
    面について一層おきの内部電極層とその近傍部分
    に絶縁物を形成し、他方の面について前記絶縁物
    を形成した内部電極層と異なる一層おきの内部電
    極層とその近傍部分に絶縁物を形成する工程と、
    この絶縁物を形成した2側面のそれぞれの対向す
    る位置に前記露出した内部電極を横断して接続す
    る第2の外部電極を1組以上形成する工程と、こ
    の積層体を第1と第2の外部電極の間又は同第1
    と第2の外部電極の間及び複数組の第2の外部電
    極の間にて切断する工程とを含むことを特徴とす
    る電歪効果素子の製造方法。 2 絶縁物の形成は積層体と対向電極板を帯電し
    た絶縁物粉末を含む懸濁液中に設置し、絶縁物を
    被覆する内部電極層露出部と対向電極板とを電極
    として電気泳動法によつて絶縁物被覆し、この後
    焼成固着させることにより行なう特許請求の範囲
    第1項記載の電歪効果素子の製造方法。
JP59103856A 1984-05-23 1984-05-23 電歪効果素子の製造方法 Granted JPS60247981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59103856A JPS60247981A (ja) 1984-05-23 1984-05-23 電歪効果素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59103856A JPS60247981A (ja) 1984-05-23 1984-05-23 電歪効果素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60247981A JPS60247981A (ja) 1985-12-07
JPH0256828B2 true JPH0256828B2 (ja) 1990-12-03

Family

ID=14365085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59103856A Granted JPS60247981A (ja) 1984-05-23 1984-05-23 電歪効果素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60247981A (ja)

Also Published As

Publication number Publication date
JPS60247981A (ja) 1985-12-07

Similar Documents

Publication Publication Date Title
JPS6317354B2 (ja)
JPH04253382A (ja) 電歪効果素子
JP2986706B2 (ja) 圧電素子及びそれを用いた圧電アクチュエータ
JPH0256830B2 (ja)
JPS6317355B2 (ja)
JPH0564873B2 (ja)
JPS6334636B2 (ja)
JPH0256826B2 (ja)
JPS6132835B2 (ja)
JP3881474B2 (ja) 積層型圧電アクチュエータ
JPH055387B2 (ja)
JPH0256827B2 (ja)
JPH0256828B2 (ja)
JPS6318352B2 (ja)
JPH1174576A (ja) 積層型圧電アクチュエータ
JPS60178678A (ja) セラミツク積層体電子部品の製造方法
JPS6086883A (ja) 電歪効果素子の製造方法
JP2613408B2 (ja) 積層型圧電アクチュエータ
JPH01184968A (ja) 積層型圧電素子の製造法
JPS63102384A (ja) 積層圧電アクチュエ−タ素子
JP3017784B2 (ja) 積層型変位素子
JPH0519313B2 (ja)
JPS6225475A (ja) 電歪効果素子およびその製造方法
JPS61289683A (ja) 圧電アクチユエ−タ
JPH02122679A (ja) 積層型圧電アクチュエータ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term