JPH0257018A - Power line carrier inverter device - Google Patents
Power line carrier inverter deviceInfo
- Publication number
- JPH0257018A JPH0257018A JP20896888A JP20896888A JPH0257018A JP H0257018 A JPH0257018 A JP H0257018A JP 20896888 A JP20896888 A JP 20896888A JP 20896888 A JP20896888 A JP 20896888A JP H0257018 A JPH0257018 A JP H0257018A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- frequency
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電力線搬送において信号注入手段に使用さ
れる電力線搬送用のインバータ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an inverter device for power line transport used as a signal injection means in power line transport.
第5図は、例えば、特開昭60−18026号公報に示
された従来のこの種のインバータ装置を示す回路図であ
る。同図において、ACは交流電源、■は整流回路、2
.2はサイリスク、3.3はダイオード、4は平滑用の
コンデンサ、5はトランジスタ5.5からなるインバー
タ、6は注入回路、7は注入量調整用の可変抵抗器、8
は整流回路1の位相御回路、9はインバータ5のベース
駆動回路、10は周波数シフト信号(FS信号)発生回
路、11は送信符号を作成する信号発生回路、12は送
信起動回路である。この送信起動回路12は第6図(A
)に示すような送信起動信号を出力する。この送信起動
信号を受けて信号発生回路11が所定の符号形式の信号
(第6図(B))を送出する。FIG. 5 is a circuit diagram showing a conventional inverter device of this type disclosed in, for example, Japanese Unexamined Patent Publication No. 18026/1983. In the figure, AC is an alternating current power supply, ■ is a rectifier circuit, and 2
.. 2 is a Sirisk, 3.3 is a diode, 4 is a smoothing capacitor, 5 is an inverter consisting of a transistor 5.5, 6 is an injection circuit, 7 is a variable resistor for adjusting the injection amount, 8
1 is a phase control circuit for the rectifier circuit 1, 9 is a base drive circuit for the inverter 5, 10 is a frequency shift signal (FS signal) generation circuit, 11 is a signal generation circuit for creating a transmission code, and 12 is a transmission activation circuit. This transmission starting circuit 12 is shown in FIG.
) Outputs a transmission activation signal as shown in (). In response to this transmission activation signal, the signal generating circuit 11 sends out a signal in a predetermined code format (FIG. 6(B)).
交流電源ACからの交流は整流回路1で直流に変換され
、コンデンサ4を充電する。コンデンサ4の充電エネル
ギーはインバータ5により制御された電圧・周波数の交
流に変換されたのち、注入回路6に供給される。注入回
路6の出力は、第4図に示す如く、変圧器14を介して
配電線15に注入され、変流器20を介して受信装置1
3で受信される。信号発生回路11は、上記したように
第6図(A)に示す信号を導入して、所定の符号形式を
有する信号(第6図(B))をF S信号発生回路10
に送出する。FS信号発生回路10は信号発生回路11
の出力がrHJである期間は低周波数信号を送出し、「
L」である期間は高周波数の信号を送出する。ヘ−ス駆
動回路9は送信駆動回路12の出力が°“H”である期
間、FSS信号発生回路10出力に応じ、インバータ5
のトランジスタ5Δ、513を○N10FF制御する。The alternating current from the alternating current power supply AC is converted into direct current by the rectifier circuit 1, and charges the capacitor 4. The charging energy of the capacitor 4 is converted into alternating current at a controlled voltage and frequency by an inverter 5, and then supplied to an injection circuit 6. As shown in FIG.
Received at 3. As described above, the signal generation circuit 11 introduces the signal shown in FIG. 6(A) and generates a signal having a predetermined code format (FIG. 6(B)).
Send to. The FS signal generation circuit 10 is a signal generation circuit 11
During the period when the output is rHJ, it sends out a low frequency signal and
A high frequency signal is transmitted during the period when the signal is "L". During the period when the output of the transmission drive circuit 12 is "H", the HAS drive circuit 9 outputs the inverter 5 according to the output of the FSS signal generation circuit 10.
The transistors 5Δ and 513 are controlled by ○N10FF.
この結果、注入装置6から、第6図< D )に示す信
号が送出される。この信号の、例えば、dlがマーク、
d2がスペースとなる。As a result, the injection device 6 sends out the signal shown in FIG. For example, dl of this signal is marked,
d2 becomes a space.
このように、従来の構成では、インバータ5から出力さ
れる信号のレベルは一定であるので、周波数が異なる上
記マーりdlとスペースd2のレベルが注入回路6のイ
ンピーダンスにより変化し、受信装置13側で受信失敗
を起こす恐れがあった。In this way, in the conventional configuration, since the level of the signal output from the inverter 5 is constant, the levels of the margin dl and the space d2, which have different frequencies, change depending on the impedance of the injection circuit 6, and the level of the signal output from the inverter 5 changes depending on the impedance of the injection circuit 6. There was a risk of reception failure.
この発明は上記問題を解消するためになされたもので、
注入回路から送出される信号のレベルに対する該注入回
路のインピーダンスの影響を無くすことができる電力搬
送用インバータ装置を提供することを目的とする。This invention was made to solve the above problem.
It is an object of the present invention to provide a power transfer inverter device that can eliminate the influence of the impedance of an injection circuit on the level of a signal sent from the injection circuit.
この発明は上記目的を達成するため、交流入力の電圧に
同期した位相基準信号を作成する位相基準発生回路と、
上記注入回路の出力の低周波出力レベルと高周波出力レ
ベルの逆比を設定する設定器と、上記周波数シフト信号
発生回路の出力を取り込んで周波数切換わりタイミング
を検出し、上記周波数切換わりタイミングに同期して」
−記整流器の点弧時間巾を変更する指令を上記位相制御
回路に送出する演算処理回路を有し、該演算処理回路は
上記コンデンサの電圧が低周波時と高周波時とで上記逆
比になるように上記点弧時間巾を上記位相基準信号を基
点として変更する構成としたものである。In order to achieve the above object, the present invention includes a phase reference generation circuit that creates a phase reference signal synchronized with an AC input voltage;
A setting device that sets the inverse ratio of the low-frequency output level and high-frequency output level of the output of the injection circuit, and the output of the frequency shift signal generation circuit that detects the frequency switching timing and synchronizes with the frequency switching timing. do"
- has an arithmetic processing circuit that sends a command to change the firing time width of the rectifier to the phase control circuit, and the arithmetic processing circuit has an inverse ratio as described above when the voltage of the capacitor is at a low frequency and at a high frequency. Thus, the firing time width is changed based on the phase reference signal.
この発明では、コンデンサの電圧が、注入回路の出力の
低周波時と高周波時とで設定値比になるように、整流回
路の点弧時間巾が制御され、−1−配設定値比は、上記
出力の低周波出力レベルと高周波出力レベルの逆比に設
定されるから、該低周波出力レベルと高周波出力レベル
は同じになる。In this invention, the firing time width of the rectifier circuit is controlled so that the voltage of the capacitor becomes a set value ratio between the low frequency and high frequency of the output of the injection circuit, and the -1-set value ratio is as follows: Since the low-frequency output level and the high-frequency output level of the output are set to be an inverse ratio, the low-frequency output level and the high-frequency output level are the same.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図において、16は位相基準発生回路であって、交
流電源ACの電圧を導入して、第2図(F)に示す波形
の基準信号を作成し、演算処理装置(CPU)18に送
出する。17は設定器であって、受信点(受信装置13
)におけるアンザパソク信号から、上記マークとスペー
スのレベルを演算し、両しベルの比が、例えば、1対3
であるならば、数値「3」を設定され、該数値をCPU
18に送出する。CPUI 8は上記位相基準信号の立
上りに同期して、サイリスタ2をONさせ、所定時間T
l後にOFFさせるゲート指令を位相制御回路8に送出
する。これにより、整流回路2は第2図(G)のように
位相制御された直流(斜線部分)を出力する。コンデン
サ4はこの斜線部分の最大値まで充電され、その後はイ
ンバータ5を通して注入回路6へ電力を送ることにより
漸減するザイクルを繰り返す(第2図(H))。すイリ
スタ2.2の点弧時間を第3図に示すように、T1から
T2へ長くすると、コンデンサ4に充電電圧は同図(J
)に示すように高くなり、T1の期間がスペース、T2
の期間がマーク信号となるように、CPU18により位
相制御回路8を制御すれば、第3図(K)に示すように
、スペース期間では電圧が低く、マーク信号期間では電
圧が高くなる信号を得ることができる。CPU18は設
定器17の設定値が、例えば、「3」であるならば、コ
ンデンサ4の電圧がマークとスペースで3対1となるよ
うに上記時間巾T1とT2を制御し、注入回路6から送
出される出力の低周波出力レベルと高周波出力レベルと
が同じになるようにする。CPU18はFS信号を取り
込んで、スペス期間からマーク信号期間へ、また、その
逆への移行タイミングを検出し、このタイミングに同期
して、上記点弧時間巾の切換えを指令する。また、CP
UI 8は第6図(A)に示した波形の信号を信号発生
回路11と送信駆動回路12に送出する。In FIG. 1, reference numeral 16 denotes a phase reference generation circuit, which inputs the voltage of the AC power supply, creates a reference signal with the waveform shown in FIG. 2 (F), and sends it to the arithmetic processing unit (CPU) 18 do. Reference numeral 17 is a setting device, and the receiving point (receiving device 13
), the levels of the mark and space are calculated, and the ratio of both levels is, for example, 1:3.
If so, the value "3" is set and the value is sent to the CPU.
Send on 18th. The CPU 8 turns on the thyristor 2 in synchronization with the rising edge of the phase reference signal and waits for a predetermined time T.
After l, a gate command to turn it off is sent to the phase control circuit 8. As a result, the rectifier circuit 2 outputs a phase-controlled direct current (shaded area) as shown in FIG. 2(G). The capacitor 4 is charged to the maximum value in the shaded area, and then the cycle of gradually decreasing power is repeated by sending power to the injection circuit 6 through the inverter 5 (FIG. 2 (H)). As shown in Figure 3, when the ignition time of Iristor 2.2 is increased from T1 to T2, the charging voltage to the capacitor 4 becomes as shown in Figure 3 (J
), the period of T1 becomes a space, and the period of T2
If the phase control circuit 8 is controlled by the CPU 18 so that the period becomes a mark signal, a signal is obtained in which the voltage is low in the space period and high in the mark signal period, as shown in FIG. 3(K). be able to. If the setting value of the setting device 17 is, for example, "3", the CPU 18 controls the time widths T1 and T2 so that the voltage of the capacitor 4 is 3:1 between the mark and the space, and the voltage from the injection circuit 6 is The low frequency output level and the high frequency output level of the output to be sent out are made to be the same. The CPU 18 takes in the FS signal, detects the transition timing from the spacing period to the mark signal period, and vice versa, and in synchronization with this timing, commands the switching of the firing time width. Also, C.P.
The UI 8 sends a signal having the waveform shown in FIG. 6(A) to the signal generation circuit 11 and the transmission drive circuit 12.
この発明は以上説明した通り、コンデンサの電圧が、注
入回路の出力の低周波時と高周波時とで設定値比になる
ように、整流回路の点弧時間巾を制御し、上記設定値比
は、上記出力の低周波出力レベルと高周波出力レベルの
逆比になるようにしたから、注入回路の出力の高周波レ
ベルと低周波レベルを同一にすることができるので、伝
送信号の受信率を従来に比して大幅に向上することがで
きる。As explained above, this invention controls the ignition time width of the rectifier circuit so that the voltage of the capacitor becomes the set value ratio between the low frequency and high frequency of the output of the injection circuit, and the set value ratio is Since the low-frequency output level and the high-frequency output level of the above output are made to be in the inverse ratio, the high-frequency level and the low-frequency level of the output of the injection circuit can be made the same, so the reception rate of the transmitted signal can be improved compared to the conventional one. This can be significantly improved compared to the previous model.
第1図はこの発明の実施例を示す回路図、第2図と第3
図は上記実施例の各部波形図、第4図は送受信系統を示
す図、第5図は従来のインバータ装置の回路図、第6図
は従来例における各部波形図である。
図において、2−整流回路、4−コンデンサ、5−イン
バータ、6−注入回路、9−ベース駆動回路、10−−
F S信号発生回路、11−信号発生回路、12−送信
起動回路、16−位相基準発生回路、17−設定器、1
B−CP U。
なお、図中、同一符号は同一または相当部分を示す。Figure 1 is a circuit diagram showing an embodiment of this invention, Figures 2 and 3 are
4 is a diagram showing the transmitting and receiving system, FIG. 5 is a circuit diagram of a conventional inverter device, and FIG. 6 is a waveform diagram of various parts in the conventional example. In the figure, 2 - rectifier circuit, 4 - capacitor, 5 - inverter, 6 - injection circuit, 9 - base drive circuit, 10 -
FS signal generation circuit, 11-signal generation circuit, 12-transmission starting circuit, 16-phase reference generation circuit, 17-setting device, 1
B-CPU. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
るコンデンサ、該直流を交流に変換して注入回路に送出
するインバータ、上記整流器を構成するスイッチング素
子を位相制御する位相制御回路、上記インバータを構成
するスイッチング素子を駆動する駆動回路、所定の符号
形式の信号を周波数シフト信号発生回路に送出する信号
発生回路、上記信号発生回路と上記駆動回路に送信起動
信号を送出する送信起動回路を備えるインバータ装置に
おいて、上記交流の電圧に同期した位相基準信号を作成
する位相基準発生回路と、上記注入回路の出力の低周波
出力レベルと高周波出力レベルの逆比を設定する設定器
と、上記周波数シフト信号発生回路の出力を取り込んで
周波数切換わりタイミングを検出し、上記周波数切換わ
りタイミングに同期して上記整流器の点弧時間巾を変更
する指令を上記位相制御回路に送出する演算処理回路を
有し、該演算処理回路は上記コンデンサの電圧が低周波
時と高周波時とで上記逆比になるように上記点弧時間巾
を上記位相基準信号を基点として変更することを特徴と
する電力線搬送用のインバータ装置。A rectifier that receives alternating current, a capacitor that smoothes the direct current output of the rectifier, an inverter that converts the direct current into alternating current and sends it to the injection circuit, a phase control circuit that controls the phase of the switching elements that make up the rectifier, and the inverter. An inverter comprising a drive circuit that drives the constituent switching elements, a signal generation circuit that sends a signal in a predetermined code format to a frequency shift signal generation circuit, and a transmission activation circuit that sends a transmission activation signal to the signal generation circuit and the drive circuit. The device includes a phase reference generation circuit that creates a phase reference signal synchronized with the alternating current voltage, a setting device that sets an inverse ratio between a low frequency output level and a high frequency output level of the output of the injection circuit, and the frequency shift signal. an arithmetic processing circuit that captures the output of the generator circuit, detects frequency switching timing, and sends a command to change the firing time width of the rectifier to the phase control circuit in synchronization with the frequency switching timing; An inverter for power line transport, characterized in that the arithmetic processing circuit changes the firing time width based on the phase reference signal so that the voltage of the capacitor is in the inverse ratio between low frequency and high frequency. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20896888A JPH0257018A (en) | 1988-08-23 | 1988-08-23 | Power line carrier inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20896888A JPH0257018A (en) | 1988-08-23 | 1988-08-23 | Power line carrier inverter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0257018A true JPH0257018A (en) | 1990-02-26 |
Family
ID=16565144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20896888A Pending JPH0257018A (en) | 1988-08-23 | 1988-08-23 | Power line carrier inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0257018A (en) |
-
1988
- 1988-08-23 JP JP20896888A patent/JPH0257018A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4147910A (en) | Power adjustment with variable frequency and duty-cycle control for induction heating apparatus | |
| US6141225A (en) | Auto-synchronized DC/DC converter and method of operating same | |
| CN107548536B (en) | Inductive current transmission method | |
| US5227712A (en) | Power supply for a battery charger | |
| JPH0257018A (en) | Power line carrier inverter device | |
| JPS6142392B2 (en) | ||
| JPH10191583A (en) | Non-contact power transfer device | |
| JPH0257019A (en) | Power line carrier inverter device | |
| US7375480B2 (en) | Method and device for the production of two-channel or multi-channel pulse-width modulated rectangular pulses | |
| SU1381667A1 (en) | Frequency converter with pulse-duration modulation | |
| CN104570848A (en) | Method and device for controlling load state and power through transmitting control information by using silicon controlled rectifier | |
| JP2679585B2 (en) | Switching power supply circuit | |
| JPS57196872A (en) | Controlling method of pulse width modulation control inverter | |
| JPH03114194A (en) | Induction heating cooking apparatus | |
| JP2800498B2 (en) | Transmitter for power line carrier | |
| JPH0795471B2 (en) | Induction heating cooker | |
| KR100239448B1 (en) | clock oscillator | |
| JPS598473Y2 (en) | frequency converter | |
| JPH0775332A (en) | Soft switching method by primary and secondary pwm control | |
| JP2691807B2 (en) | High frequency induction heating device | |
| CN104570847A (en) | Method and device for controlling load state and power through transmitting control information by using silicon controlled rectifier | |
| JP2685227B2 (en) | Electromagnetic cooker | |
| JP2900664B2 (en) | Induction heating device | |
| JPH0581990U (en) | Magnetron drive control system | |
| JPH0341799Y2 (en) |