JPH0257724B2 - - Google Patents

Description

【発明の詳細な説明】 （本発明の背景） 本発明は、厚膜製造技術により製造される小型
遅延線路に関する。更に詳細に言えば、小型であ
り、かつ増幅器等、その他の構成要素と組合せる
ことによつて、能動遅延線路となり、かつ他の構
成要素を組合せることなく、単独で使用する場合
には、受動遅延線路となる遅延線路に関する。

従来の遅延線路は、何らかの欠点を特つてい
る。また、従来の製造方法によつては、遅延線路
を、容易にかつ迅速に大量生産することは困難で
ある。従来の遅延線路の製造には、厚膜のプリン
ト技術は利用されていない。

さらに、従来技術の遅延線路は、多くの場合、
相当大きな空間を占め、かつ各回路を小型化する
のに適さない構造となつている。

従来の遅延回路における他の構造上の問題点
は、衝撃又は振動を受けると、損傷し易いことで
ある。一度衝撃、又は振動を受けると、その電気
的特性が変化してしまうことが多い。

さらに別の問題点は、従来の遅延回路が、適応
性に欠けることである。これらは、一般に、１つ
の遅延時間のみを与えるように構成されており、
複数の異なる遅延時間を得たい場合には、特別の
回路が必要であつた。

（本発明の目的） 従つて、本発明の第１の目的は、改良された小
型遅延線路を提供することである。

本発明の第２の目的は、容易にかつ迅速に大量
生産しうるような方法によつて製造される遅延線
路を提供することである。

本発明の第３の目的は、最小量の材料で、非常
に廉価に製造しうる遅延線路を提供することであ
る。

本発明の第４の目的は、厚膜技術を利用して製
造することができ、かつそれによつて、製造に必
要な工数を大幅に削減しうるような遅延線路を提
供することである。

本発明の第５の目的は、その占有空間が、非常
に小さい遅延線路を提供することである。

本発明の第６の目的は、堅固であり、かつその
電気的特性を変化せずに、衝撃及び振動を吸収し
うるような遅延線路を提供することである。

本発明の第７の目的は、従来の厚膜製造方法、
及び従来の厚膜材料及び製造装置を利用して製造
しうるような遅延線路を提供することである。

本発明の第８の目的は、単一の装置で、複数の
異なる遅延寺間がタツプされるようになつている
遅延線路を提供することである。

本発明の第９の目的は、安価に製造することが
でき、使用に際して耐久力があり、かつ機能にお
ける効率のよい遅延線路を提供することである。

（本発明の要旨） 本発明による遅延線路は、複数の遅延回路が、
プリントされて互いに積め重ねられたセラミツク
製の基盤を備えている。

前記各遅延回路は、前記基盤上にプリントされ
て、遅延線路の分布容量の接地側を形成する固体
導体パターンからなつている。

次に、遅延線路の電気的特性を所望のものとす
るために、適正な容易及び誘電率を有する第１誘
電体膜層を、前記固体導体パターン上にプリント
する。

この第１誘電体膜層の上面に、渦巻状の導体パ
ターンをプリントし、その渦巻の外端を、前記基
盤の縁部にある第１接点に接続し、かつ同じく内
端を、前記基盤の縁部にある第２接点に接続す
る。この内端を、前記基盤の外縁部に特つて来る
ためには、その渦巻状導体パターンの一部と交差
させねばならない。その際に、前記内端と渦巻状
導体パターンの一部との間に、電気的接触が生ず
るのを防止するために、小さな誘電体膜片を、そ
れらの間に介設する。

次に、第２誘電体膜層を、前記渦巻状導体パタ
ーンの上に、それを完全に被覆するようにして、
プリントする。

前記第１遅延回路の上に、第２固体導体パター
ンをプリントし、次に、前記第１遅延回路の場合
と同様にして、渦巻状パターンを積層することに
よつて、第２遅延回路を形成する。

このようにして、複数の誘電体回路が、順番に
積み重ねられる。

各遅延線路の全ての固体導体パターンは、共通
の接地ターミナルに接続される。しかしながら、
各遅延回路の渦巻状導体パターンは、ある遅延回
路の渦巻導体の内端を、隣接する他の遅延回路の
渦巻導体の外端と接続することにより、互いに直
列し、接続される。

従つて、前記遅延線路の縁部にある接点を、様
様に組合せてタツプすることによつて、各遅延回
路によつて起こされる遅延を、様々に変化させる
ことができる。

例えば、第１遅延回路と第２遅延回路とのタツ
プをはずして、第２遅延回路から第５遅延回路ま
でを使用しないようにすることができる。さら
に、第１遅延回路から第５遅延回路までのタツプ
をはずすことによつて、全ての遅延回路を組合せ
て使用することも可能である。

それぞれが平板状の渦巻コイルからなる遅延回
路を、互いに積み重ねることによつて、前記渦巻
コイル間に、相互インダクタンスが発生する。こ
の相互インダクタンスによつて、積み重ねられた
コイル全体としての総インダクタンスは、各コイ
ルが別個に有するインダクタンスの積算値より
も、はるかに大きな値となる。

通常のものよりも細長く延長された１枚大型基
盤上の各部分にプリントすることによつて、容易
に多量の遅延線路を製造することができる。

前記基盤は、細長いセラミツク製の基盤であ
り、この上には、予め直線が引かれており、遅延
線路の各遅延回路のプリント及び焼成後、その直
線に沿つて、20個から40個の部分に分割すること
ができる。

本発明による遅延線路は、その各入力端及び出
力端に、位相反転器を附設することによつて、能
動遅延線路として使用できる。

前記位相反転器には、遅延線路が備えている14
個の脚部と対応する14個の脚部を配設することが
できる。このような構造とすることによつて、前
記遅延線路及び位相反転器を、一体に形成して、
接続させることができる。

（本発明の詳細な説明） 以下、添付図面を参照しつつ、本発明の実施例
について説明する。

図において、符号10は、本発明による遅延線路
の一実施例を示す。遅延回路10は、硬質の基盤１
２と、複数の接点１４ａ，…１４ｇ，１６ａ，…
１６ｇと、複数の遅延回路アツセンブリ１８ａ，
…１８ｅとからなつている。

第１図示の遅延線路１０は、その外側全体が、
誘電体材料で被覆されており、外部からの影響
が、内部に及ばないように、保護している。

複数のリード端子２２ａ，…２２ｇ，２４ａ，
…２４ｇがそれぞれ接点１４ａ，…１４ｇ，１６
ｇ，…１６ｇと電気的に接触し、かつ、カプセル
２０から上方に突出している。

第１図示の遅延回路１０は、誘電体材料で被覆
されて構成されるが、トランジスタ、抵抗器等と
組合わせて、成型材料に埋込んで組立てることも
可能である。

基盤１２は、その形状が、上面２６と、下面２
７と、左右の端縁２８，３０と、前後の側縁３
２，３４とを備える長方形であると好都合であ
る。

第３ａ図乃至第３ｄ図に示すように、上面２６
に、第１遅延回路アツセブリ１８ａを取付ける。
第１遅延回路アツセンブリ１８ａの最下層部は、
導電性材料の堅い薄板３６からなり、公知の技術
によつて、基盤１２の上面２６にプリントされ
る。導電性のリード線３８も同様に、上面２６に
プリントされて、薄板３６を接点１８ａと接続す
る。

第３ｂ図を用いて、遅延回線１８ａの製造工程
の第２段階について説明する。

第１誘電体薄膜４０を、導電性薄板３６の上
に、それを完全に被覆するようにして被着する。
遅延線路の電気的特性が所望をものとなるよう
に、第１誘電体薄膜４０の厚さ及び材質は、適正
な容量又は誘電率を有するものを選択する。前記
誘電体薄膜の厚さ及び材料は、関連技術者におい
ては公知の手段により、適正なものが選択され
る。

第３ｃ図により、第１遅延線路１８ａの第３段
階の製造工程を説明する。

第１誘電体膜膜４０の上に、渦巻状の導線４２
をプリントする。渦巻導線４２の外端４４は、接
点１４ｇと電気的に接続され、かつその内端４６
は、その外側にある渦巻導線４２の上に配設され
ている交叉リード線４８を介して、接点１４ｆと
電気的に接続されている。誘電体からなる小介在
片５０が、交叉リード線４８と、それと交叉する
渦巻導線４２とが電気的に接触するのを防止する
ために、それらの間に設けられている。

第３ｄ図により、第１遅延回路１８ａの最終段
階の製造工程を説明する。

第２誘電体薄膜５１を、渦巻導線４２の全体を
被覆するように、それに重合させて被着する。

別の遅延回路１８ｂを、第１の遅延回路１８ａ
と同様の手法により形成し、第３ｄ図に示す第２
誘電体薄膜５１の上に設置する。

第１の遅延回路１８ａと第２の遅延回路１８ｂ
とは渦巻導線の内端４６及び外端４４の接点に対
する接続要領のみが相違している。

第４ａ図乃至第４ｄ図に示すように、これらの
全ての遅延回路の渦巻導線４２は、相互に直列に
接続されている。

第３ｃ図に示すように、第１遅延回路１８ａの
渦巻導線４２の外端は接点１４ｇと、同じく内端
は接点１４ｆと、それぞれ接続されている。

第４ａ図に示すように、第２遅延回路１８ｂの
渦巻導線の外端４４は、接点１４ｆと、同じく内
端４６は接点１４ｅと、それぞれ接続されてい
る。

第４ｂ図に示すように、遅延回路１８ｃの外端
４４は接点１８ｅと、同じく内端４６は接点１４
ｄと接続されている。

第４ｃ図示の遅延回路１８ｄの渦巻導線の外端
４４は接点１４ｄと、同じく内端４６は先点１４
ｃと接続されている。

第４ｄ図示の遅延回路１８ｅも、同様に、その
渦巻導線の外端４４は接点１４ｃと、同じく内端
は接点１４ｂと、それぞれ接続されている。

このようにして、全ての遅延回路１８ａ，…１
８ｅが相互に直列に接続されている。

図においては、５個の遅延回路１８ａ，…１８
ｅのみが示されているが、接点１４ｂから接点１
４ｇまでと、接点１６ａから接点１６ｇまでとを
利用して最大11個までの相異なる遅延回路を積層
して組立てることが可能である。

接点１４ａは、全ての遅延回路１８ａ，…１８
ｅの各導電性薄板３６に関して、共通の端子とし
て使用される。従つて、薄板３６を、共通の接地
と接続して、遅延線路１０内における分布容量の
接地側を形成するようにすることができる。

複数のリード端子２２，２４は、従来技術によ
り、それぞれ接点１４ａ，…１４ｇ及び１６ａ，
…１６ｇと接続させることができる。

各リード端子２２ａ，…２２ｇ，２４ａ，…２
４ｇの形状は、本発明の機能及び作用効果に支障
なく、変形させることができる。

例えば、各図に示されているリード端子は、垂
直リード軸部５２を備え、その下端には、上側水
平脚５４と、下側水平脚５６と、前記両水平脚を
連結する垂直脚５８とからなるＣ字型部材を備え
ている。

前記リード端子は、上述のような形状とするこ
とによつて、各水平脚５４，５６は、バネ作用に
より、各接点の上端面及び基盤１２の下面との間
に生ずる摩擦力によつて、容易に動かないように
して、それらを挟むようにして嵌合される。さら
に、はんだ付け、または他の従来手段により、固
定してもよい。

各図に示されている実施例において、各リード
端子２２は、遅延線路１０の上面から上方に延出
する垂直部材５２を備えているが、これらのリー
ド端子を、前記遅延線路の下面から下方へ延出さ
せたり、基盤１２の表面と平行をなす平面上の一
方向、又は他の所望の方向へ延出させても、本発
明の作用効果が損なわわれることはない。

各リード端子２２を取付けると、装置全体を、
誘電体からなるカプセル、又はプラスチツクカプ
セル２０に収容する。この際垂直部材５２のみ
が、カプセル２０から外方へ延出する。

第２図に示すように、各接点１４ａ，…１４
ｇ，１６ａ，…１６ｇの長さは、各遅延回路１８
ａ，…１８ｄの高さに対して、十分に大きい。従
つて、各接点１４，１６は、その適当な高さにお
いて、各遅延回路１８ａ，…１８ｇの渦巻導体の
各外端４４及び内端４６と接続することとなる。

上述の厚膜プリント技術を用いて、標準型の１
個の大型セラミツク製基盤上に、20個から40個の
遅延線路を、１度にプリントし、かつプリントが
完成した後に、小さな各部分に切断して分割する
ことによつて、１度に、多量の遅延線路を製造す
ることができる。

能動遅延線路、すなわち位相反転器が、各入力
端及び出力端に接続されている遅延線路が必要な
場合には、遅延線路を、その接続部において位相
反転器と接続し、次にその両装置を、成形材料を
用して、又は埋込みによつて、一体をなすように
成形する。

そうでない場合には、遅延線路は、他の部品と
は別個に使用するために、第１図に示すように、
プラスチツクカプセル２０内に成形することがで
きる。

本発明による遅延線路は、上述のような構成と
し、かつ上述したような製造方法により、容易に
かつ迅速に、大量生産することができる。

本発明によれば、最小限の材料を用いて、非常
に安価に製造することができるとともに、厚膜製
造方法を利用することにより、必要な工数を大幅
に削減することができる。

また、本発明による遅延線路は、その占有空間
を、非常に小さくすることができ、かつその構成
上並びに製造工程上、剛性が大であるから、電気
的特性をほとんど変化させることなく、衝撃及び
振動を吸収することができる。

さらに、本発明による遅延線路は、従来の厚膜
製造方法材料及び装置を利用して、製造すること
ができる。

本発明の別の利点は、使用者が、タツプを変え
て接続することによつて、異なる遅延時間を得る
ことができるということである。

たとえば、接点１４ｂと接点１４ｇを接続して
タツプすると、全体とし、遅延回路１８ａから遅
延回路１８ｅを組合せた遅延が得られることとな
る。

より短い遅延が必要な場合には、接点１４ｄと
１４ｇのタツプをはずせばよい。また、接点の組
合せを変えて、タツプをはずしても、別の遅延時
間が得られる。

すなわち、本発明による遅延線路は、様々に変
化させて使用することのできる広い応用性を備え
ている。

このように、本発明による遅延線路は、冒頭に
述べた目的を十分に達成しうるものである。

【図面の簡単な説明】

第１図は、本発明による遅延線路の１実施例を
示す斜視図である。第２図は、第１図の実施例の
内部を示す斜視図である。第３ａ図乃至第３ｄ図
は、本発明による遅延回路を構成する各膜層を示
す平面図である。第４ａ図乃至第４ｄ図は、第１
図の実施例を構成する遅延回路の渦巻状導体の異
つた配線を示す平面図である。第５図は、第１図
における５−５線拡大縦断面図である。 １０……遅延線路、１２……基盤、１４，１４
ａ，…１４ｇ，１６ａ，…１６ｇ……接点、１８
ａ…１８ｅ……遅延回路アツセンブリ、２０……
カプセル、２２，２２ａ，…２２ｇ，２４，２４
ａ，…２４ｇ……リード端子、２６……上面、２
７……下面、２８，３０……端縁、３２，３４…
…側縁、３６……薄板、３８……リード線、４０
……第１誘電体薄膜、４２……渦巻導体、４４…
…外端、４６……内端、４８……交叉リード線、
５０……介在片、５１……第２誘電体薄膜、５２
……垂直リード軸部、５４……上側水平脚、５６
……下側水平脚、５８……垂直脚。

Claims (1)

1. 【特許請求の範囲】 １ 上面と、下面と、複数の周縁とを有する基盤
   と、 電気的リード端子が接触しうるように、少なく
   とも前記周縁部の一部分に沿つて、互いに離隔し
   て配設されている複数の導電接点と、 最上層部の遅延回路アツセンブリと最下層部の
   遅延回路アツセンブリとを有し、前記基盤の上面
   に、互いに積層状態に重合して取付けられる複数
   の遅延回路アツセンブリとからなり、 前記遅延回路アツセンブリは、 導電材料からなる硬質の導電板と、 前記固体導電板上に重合されている第１誘電体
   膜層と、 前記第１誘電体膜層上にプリントされ、かつ内
   端と外端とを有する渦巻形状をなすとともに、前
   記内端が、その渦巻状導体の外側部分と交差し
   て、前記基盤と隣接する周縁部に終結するように
   なつている渦巻状導体と、 前記渦巻状導体の内端と交差部分とが、電気的
   に接触するのを防止するために、それらの間に介
   設されている誘電体部材と、 前記渦巻状導体上に、その全面を被覆するよう
   に重合されている第２誘電体膜層とからなり、 前記各固体導電板が、共通の接点に接続されて
   おり、かつ 前記各膜層における前記内端及び外端が、それ
   ぞれ別個の前記接点と接続されていることを特徴
   とする厚膜遅延線路。 ２ 複数の電気的リード端子が、１個ずつ各導電
   接点と、機械的に、かつ電気的に接続されている
   ことを特徴とする特許請求の範囲第１項に記載の
   厚膜遅延線路。 ３ 基盤が、長方形をなし、かつ１対の端縁と１
   対の側縁とを備え、各導電接点が、前記側縁と近
   接して前記基盤に取付けられていることを特徴と
   する特許請求の範囲第２項に記載の厚膜遅延線
   路。 ４ 各導電接点が、基盤から、その上面の上方に
   所定の高さまで延出しており、かつ前記高さが、
   複数の遅延回路を積層して得られる厚さの合計と
   概ね同一であることを特徴とする特許請求の範囲
   第３項に記載の厚膜遅延線路。 ５ 基盤と、導電接点と、遅延回路の積層体と
   が、誘電体材料で囲繞され、かつ被包されている
   ことを特徴とする特許請求の範囲第４項に記載の
   厚膜遅延線路。 ６ 上面と、下面と、複数の周縁を有する誘電体
   基盤に対して、複数の導電性接点を、少なくとも
   １つの前記周縁に沿つて、互いに離隔して配設す
   る工程と、 第１導電板状部材を、前記基盤の上面にプリン
   トし、それを第１誘電体膜層で被覆し、その上
   に、渦巻コイル状導体を印刷し、前記渦巻コイル
   状導体の外端を前記導電性接点の中の第１接点
   と、かつ同じく内端を第２接点と接続し、さら
   に、前記渦巻コイル状導体を、第２誘電体膜層と
   被覆することによつて、前記基盤の上面に、第１
   遅延回路アツセンブリを配置する工程と、 前記第１遅延回路アツセンブリの上に、それと
   同一である少なくとも１個の第２遅延回路アツセ
   ンブリを配置する工程と、 前記第２遅延回路アツセンブリの渦巻コイル状
   導体の外端を前記第２接点と接続し、かつ同じく
   内端を第３接点と接続することによつて、前記第
   ２遅延回路アツセンブリの渦巻コイル状導体と前
   記第１遅延回路アツセンブリの渦巻コイル状導体
   とを、連続的に接続する工程 とからなることを特徴とする厚膜遅延線路の製造
   方法。 ７ 各遅延回路アツセンブリの渦巻コイル状導体
   の内端を、その外側にある前記導体の一部分と交
   差させて、第２接点と近接する位置に配置し、か
   つ前記内端と前記導体の交差部分とが電気的に接
   触しないように、それらの間に誘電体部材を介設
   することによつて、前記内端を、前記第２接点と
   接続させることを特徴とする特許請求の範囲第６
   項に記載の製造方法。