JPH0258408A - レベル調整回路 - Google Patents
レベル調整回路Info
- Publication number
- JPH0258408A JPH0258408A JP20808288A JP20808288A JPH0258408A JP H0258408 A JPH0258408 A JP H0258408A JP 20808288 A JP20808288 A JP 20808288A JP 20808288 A JP20808288 A JP 20808288A JP H0258408 A JPH0258408 A JP H0258408A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- resistance
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はレベル調整回路に関し、特に、テレビジョン受
＠機のｇ声検波器の出力レベルを調整してスイッチ及び
マトリクス回路に与えるものに好適のレベル調整回路に
関する。
＠機のｇ声検波器の出力レベルを調整してスイッチ及び
マトリクス回路に与えるものに好適のレベル調整回路に
関する。
（従来の技術）
近時、テレビジョン受＠機においては、主信号と副信２
３とからなる＆声多唄信号の処理回路を備えたものが多
い。ステレオ放送受信時にｊ３いては、例えば、検波器
からの主信号はＬ−Ｒ信号（但し、しは左出力、Ｒは右
出力である。）であり、副信号はＬ＋Ｒ信号である。こ
れらの信号は夫々レベルが調整されスイッチ及びマトリ
クス回路により合成されてし信号及びＲ信号が取り出さ
れる。
３とからなる＆声多唄信号の処理回路を備えたものが多
い。ステレオ放送受信時にｊ３いては、例えば、検波器
からの主信号はＬ−Ｒ信号（但し、しは左出力、Ｒは右
出力である。）であり、副信号はＬ＋Ｒ信号である。こ
れらの信号は夫々レベルが調整されスイッチ及びマトリ
クス回路により合成されてし信号及びＲ信号が取り出さ
れる。
第２図は検波器からの主信号及び副信号のレベルを調整
してスイッチ及びマトリクス回路に供給する従来のレベ
ル調整回路を示す回路図であり、集積回路（ＩＣ）化さ
れている。
してスイッチ及びマトリクス回路に供給する従来のレベ
ル調整回路を示す回路図であり、集積回路（ＩＣ）化さ
れている。
前段回路のエミッタホロワ出力トランジスタＱｌのベー
スには出力信号ｔｚＱｌが導入される。トランジスタＱ
１のコレクタｔよ電圧源ＶＣＣに接続され、エミッタは
電流源Ｊ１を介して基ｔ￥−電位点に接続されると共に
１．（Ｉ１１子１に接続されている。端子１は外イ」け
された可変抵抗Ｖ１（１を介して阜準電位点に接続され
ており、可変抵抗ＶＲ４の摺動端と端子２との間には結
合コンデンサＣ１が接続゛されている。出力信号１１０
１は端子１に入カイ３号Ｖｔとして現れ、可変抵抗ＶＲ
ＩによりＭｎされ、結合コンデンサＣ１を介して端子２
に人力される。
スには出力信号ｔｚＱｌが導入される。トランジスタＱ
１のコレクタｔよ電圧源ＶＣＣに接続され、エミッタは
電流源Ｊ１を介して基ｔ￥−電位点に接続されると共に
１．（Ｉ１１子１に接続されている。端子１は外イ」け
された可変抵抗Ｖ１（１を介して阜準電位点に接続され
ており、可変抵抗ＶＲ４の摺動端と端子２との間には結
合コンデンサＣ１が接続゛されている。出力信号１１０
１は端子１に入カイ３号Ｖｔとして現れ、可変抵抗ＶＲ
ＩによりＭｎされ、結合コンデンサＣ１を介して端子２
に人力される。
端子２に導入された信号はトランジスタＱ２のベースに
供給される。トランジスタＱ２のエミッタは抵抗Ｒ１，
Ｒ２を介して七を動対をなすｌ・ランジスタＱ３のエミ
ッタに接続され、抵抗［く１゜Ｒ２の接続点は電流源１
２を介して基準電位点に）Ｂ続される。トランジスタＱ
２ 、Ｑ３の」レクタは負荷抵抗Ｒ３、Ｒ４を介して接
続され、抵抗３゜Ｒ４の接続点には電圧源Ｖｃｃから心
象電圧が供給される。１−ランジスタＱ２ 、Ｑ３のベ
ースには夫々抵抗Ｒ５、Ｒ６を介してバイアス端子Ｂか
らバイアスＶＢが供給される。’１４Ｔ−２に供給され
た信号は差動増幅器により増幅され、トランジスタＱ３
のコレクタから次段の回路に二出力（１１月１７ Ｑ７
が出力される。
供給される。トランジスタＱ２のエミッタは抵抗Ｒ１，
Ｒ２を介して七を動対をなすｌ・ランジスタＱ３のエミ
ッタに接続され、抵抗［く１゜Ｒ２の接続点は電流源１
２を介して基準電位点に）Ｂ続される。トランジスタＱ
２ 、Ｑ３の」レクタは負荷抵抗Ｒ３、Ｒ４を介して接
続され、抵抗３゜Ｒ４の接続点には電圧源Ｖｃｃから心
象電圧が供給される。１−ランジスタＱ２ 、Ｑ３のベ
ースには夫々抵抗Ｒ５、Ｒ６を介してバイアス端子Ｂか
らバイアスＶＢが供給される。’１４Ｔ−２に供給され
た信号は差動増幅器により増幅され、トランジスタＱ３
のコレクタから次段の回路に二出力（１１月１７ Ｑ７
が出力される。
このように、前段回路の出力信号υｏ１（＝入力信シコ
ｖｉ＞をセ）太し、可変抵抗ＶＲ１の抵抗値によって定
まるＯ乃至１の利得を与えて次段回路に供給しており、
このレベル調整においては、」ンデン會すＣ１による容
量結合であるので、前段回路のオフセラ１〜は次段回路
に伝達されない。
ｖｉ＞をセ）太し、可変抵抗ＶＲ１の抵抗値によって定
まるＯ乃至１の利得を与えて次段回路に供給しており、
このレベル調整においては、」ンデン會すＣ１による容
量結合であるので、前段回路のオフセラ１〜は次段回路
に伝達されない。
しかしながら、結合コンγンリーＣ７１Ｊ外付は部品ｒ
あるので、端子１及び端子２の２３１１１−ｆを１．９
ける必要があ、す、また、バイアス仝ん子［３を設ｉＪ
て１−ランジスタＱ２ 、Ｑ３にバイアスＶｅを供給し
なければならないという問題があった。
あるので、端子１及び端子２の２３１１１−ｆを１．９
ける必要があ、す、また、バイアス仝ん子［３を設ｉＪ
て１−ランジスタＱ２ 、Ｑ３にバイアスＶｅを供給し
なければならないという問題があった。
（発明が解決しようとづる課題）
このように、−１−述した従来のレベル調整回路にＪｊ
いては、前段ｔ１１ｊ路の出力信号をト：ン人するため
に２個の端子が必要であり、また、バイアスＶ［３を心
数と−づるという問題点があった。
いては、前段ｔ１１ｊ路の出力信号をト：ン人するため
に２個の端子が必要であり、また、バイアスＶ［３を心
数と−づるという問題点があった。
本発明はかかる問題点に鑑みでなされたちのＣあって、
次段回路に前段回路の直流オフセットをりえることなく
レベル調整が可能であり、しかも、端子数を減少させる
と共に、バイアスを不要とすることにより回路を筒中な
ものにりることが−Ｃ・きるレベル調整回路を提供する
ことを目的とＪる。
次段回路に前段回路の直流オフセットをりえることなく
レベル調整が可能であり、しかも、端子数を減少させる
と共に、バイアスを不要とすることにより回路を筒中な
ものにりることが−Ｃ・きるレベル調整回路を提供する
ことを目的とＪる。
［発明の構成］
（課題を解決づるための１段）
本発明は、＋Ｗｊ段回路の出力を導入しレベル調整して
次段回路に供給りるレベル調整回路において、可変抵抗
及びコンデンサによる直列回路を介して基準電位点に接
続され、前記前段回路の出力が抵抗を介して導入される
Ｇん了と、前記前段回路の出力がベースに導入される第
１のトランジスタと、この第１のトランジスタと共に差
シ」増幅器を構成し、ベースが前記端子に接続され前記
前段回路の出力が前記抵抗及び直列回路により抵抗分割
されて導入され、］レレフから前記可変抵抗の抵抗値に
基づいた出力を前記次段回路に供給づる第２のトランジ
スタとを具備したものである。
次段回路に供給りるレベル調整回路において、可変抵抗
及びコンデンサによる直列回路を介して基準電位点に接
続され、前記前段回路の出力が抵抗を介して導入される
Ｇん了と、前記前段回路の出力がベースに導入される第
１のトランジスタと、この第１のトランジスタと共に差
シ」増幅器を構成し、ベースが前記端子に接続され前記
前段回路の出力が前記抵抗及び直列回路により抵抗分割
されて導入され、］レレフから前記可変抵抗の抵抗値に
基づいた出力を前記次段回路に供給づる第２のトランジ
スタとを具備したものである。
（作用）
本発明にＪ３いて１；！、第２のトランジスタには前段
回路の出力が抵抗、ｉｉＪ変抵抗抵抗〕ンｒン→ノによ
り分割されて入力される。前段回路の出力の周波数が１
−分に高い場合には、二１ンデンリ−のインピーダンス
は略Ｏとなり、第２のトランジスタのコレクタからは抵
抗及び可変抵抗の抵抗値に１．％つくレベルの出力が得
られる。一方、前段回路の出力の直流成分に対しては、
コンデンサのインピーダンスが１分に大きいので、第１
及び第２の１〜ランジスタのベースのレベルは同一とな
り、第２のトランジスタのコレクタには直流成ｌ）に対
する出力【ま現れない。
回路の出力が抵抗、ｉｉＪ変抵抗抵抗〕ンｒン→ノによ
り分割されて入力される。前段回路の出力の周波数が１
−分に高い場合には、二１ンデンリ−のインピーダンス
は略Ｏとなり、第２のトランジスタのコレクタからは抵
抗及び可変抵抗の抵抗値に１．％つくレベルの出力が得
られる。一方、前段回路の出力の直流成分に対しては、
コンデンサのインピーダンスが１分に大きいので、第１
及び第２の１〜ランジスタのベースのレベルは同一とな
り、第２のトランジスタのコレクタには直流成ｌ）に対
する出力【ま現れない。
（実施例）
以下、図面に基づいて本発明の詳細な説明する。第１図
は本発明に係るレベル調整回路の一実施例を示す回路図
である。第１図において第２図と同一の構成要素に【ま
同一の符；−；を付しである。
は本発明に係るレベル調整回路の一実施例を示す回路図
である。第１図において第２図と同一の構成要素に【ま
同一の符；−；を付しである。
前段回路の出力トランジスタＱ１のベースには出力信号
ｆ／ Ｏｉが導入され、コレクタ１．ｉ電圧源Ｖｃｃに
接続され、エミッタは電流源１１を介して（を準電位点
に接続される。トランジスタＱ１のエミッタには人力信
号Ｕ ｉ、 （＝ Ｌ７０１ ）が現れる。１〜ラン
ジスタＱ１のエミッタは抵抗Ｒ１０を介してトランジス
タ０２のベースに接続されると共に、抵抗Ｒ１１を介し
−Ｃ端子３に接続される。トランジスタ０２は１−ラン
ジスタＱ３と共に差ｆＩＪ増幅器を構成しくおり、１〜
ランジスタＱ２ 、Ｑ３の］エミッタは抵抗Ｒ１，Ｒ２
を介して）ａ続されており、抵抗Ｒ＋ 、Ｒ２の接続点
は電流源Ｉ２を介してＬ（準電位愚に接続されている。
ｆ／ Ｏｉが導入され、コレクタ１．ｉ電圧源Ｖｃｃに
接続され、エミッタは電流源１１を介して（を準電位点
に接続される。トランジスタＱ１のエミッタには人力信
号Ｕ ｉ、 （＝ Ｌ７０１ ）が現れる。１〜ラン
ジスタＱ１のエミッタは抵抗Ｒ１０を介してトランジス
タ０２のベースに接続されると共に、抵抗Ｒ１１を介し
−Ｃ端子３に接続される。トランジスタ０２は１−ラン
ジスタＱ３と共に差ｆＩＪ増幅器を構成しくおり、１〜
ランジスタＱ２ 、Ｑ３の］エミッタは抵抗Ｒ１，Ｒ２
を介して）ａ続されており、抵抗Ｒ＋ 、Ｒ２の接続点
は電流源Ｉ２を介してＬ（準電位愚に接続されている。
ｈランジスタＱ２．Ｑ３の一ルククには電圧源Ｖｃｃか
ら抵抗Ｒ３、Ｒ，１を人々介しＣ′市市電電圧供給され
ており、１−ランジスタＱ３のベースは仝：七了３に接
続されている。端子３１．玉外（＝ｊ ｉｌされたＯＪ
変抵抗Ｖ Ｒ２及びコンデンサ０２が接続されている６
１−ランジスタＱ３のコレクタから図示しない次段回路
に出力信号ｉ７０２が供給される・次に、このように構
成された実施例回路の４３作について説明する。
ら抵抗Ｒ３、Ｒ，１を人々介しＣ′市市電電圧供給され
ており、１−ランジスタＱ３のベースは仝：七了３に接
続されている。端子３１．玉外（＝ｊ ｉｌされたＯＪ
変抵抗Ｖ Ｒ２及びコンデンサ０２が接続されている６
１−ランジスタＱ３のコレクタから図示しない次段回路
に出力信号ｉ７０２が供給される・次に、このように構
成された実施例回路の４３作について説明する。
前段回路の出力信号υｏ１はトランジスタＱ１のエミッ
タに人力信号１１ Ｌとして現れる。入力信号ＵＬは抵
抗ＲＩＯを介してトランジスタＱ２のベースに印加され
ると共に、抵抗Ｒ１１を介して端子３に印加される。こ
こで、トランジスタＱ２ 、 Ｑ３のベース電圧を夫々
ｔ’Ｂ２．ＵＢ３とりる。へカイ二号ｖｔの周波数が十
分高い揚台には、コンデンサＣ２のインピーダンスは十
分小さくなり、端子３の電圧Ｕ８３は下記（１）式にて
示される。
タに人力信号１１ Ｌとして現れる。入力信号ＵＬは抵
抗ＲＩＯを介してトランジスタＱ２のベースに印加され
ると共に、抵抗Ｒ１１を介して端子３に印加される。こ
こで、トランジスタＱ２ 、 Ｑ３のベース電圧を夫々
ｔ’Ｂ２．ＵＢ３とりる。へカイ二号ｖｔの周波数が十
分高い揚台には、コンデンサＣ２のインピーダンスは十
分小さくなり、端子３の電圧Ｕ８３は下記（１）式にて
示される。
Ｒ１１＋Ｒ兎２
但し、Ｒ１１は抵抗Ｒ１１の抵抗値であり、ＲＶＲ２は
可変抵抗ＶＲ２の抵抗値である。
可変抵抗ＶＲ２の抵抗値である。
従って、抵抗Ｒ１乃至Ｒ４の抵抗（ｆｉを夫々Ｒ１乃至
［く４とし、Ｒ１−Ｒ２＝Ｒｅ、Ｒ３＝Ｒ４＝ＲＬとす
ると、ｉ〜ランジスタＱ３のコレクタから出力される出
力信号１１ ｏ２は下記（２）式にて示される。
［く４とし、Ｒ１−Ｒ２＝Ｒｅ、Ｒ３＝Ｒ４＝ＲＬとす
ると、ｉ〜ランジスタＱ３のコレクタから出力される出
力信号１１ ｏ２は下記（２）式にて示される。
Ｒｅ
実施例回路においてはｇ Ｂ２ ＝ ｔｙ 、：である
。従って、」ｌ記（１）、（２）式から下記（３）式が
導かれる。
。従って、」ｌ記（１）、（２）式から下記（３）式が
導かれる。
２ Ｒｅ ＲＩＬ＋−ＲｖＲ２
上記（３）式から明らかなように、可変抵抗ＶＲ２の抵
抗Ｖ４Ｒｗ２を変化させることにより、出力信号１ノ０
２のレベルを調整づることができる。
抗Ｖ４Ｒｗ２を変化させることにより、出力信号１ノ０
２のレベルを調整づることができる。
一方、周波数が十分小さい場合の」ンデン（ｔＣ２のイ
ンピーダンスは十分大きいのて゛、直流分に対しては、
ｔ’Ｂ５−０４となり、出力信ｇｉ、 ｏ２はＯどなる
。従って、ｉｉｊ段回路の直流オフセットは次段回路に
はうえられ４丁い。
ンピーダンスは十分大きいのて゛、直流分に対しては、
ｔ’Ｂ５−０４となり、出力信ｇｉ、 ｏ２はＯどなる
。従って、ｉｉｊ段回路の直流オフセットは次段回路に
はうえられ４丁い。
このように、本実施例においでは、１ ｅ増幅器を構成
するトランジスタＱ２のベースには前段回路から入力信
号ｔＪＬを供給し、１ヘランジスタＱ３のベースには、
入力信′？ｉｔ） ｉを抵抗Ｒ１１、可変抵抗ＶＲ２及
びコンデン＋ｊＣ２により分；’；’Ｉ Ｌ７で供給す
る。コンデンサＣ２のインピーダンスは入力信ｒ＞ １
１ ｉの周波数により異なる。このため、直流成分に関
しては相互」ンダクタンスｇ ｍ １．Ｌｇ ｍ ＝
０となり、十分高い周波数に対しては相互コレクタＲ１
１＋ＲＶＲ２ オフセットによる影響が出力信号Ｕ。２に現れることな
く、レベルの調整が可能である。更に、従来回路では、
次段回路としてスイッチ及びマｌ−リクス回路が接続さ
れた場合には、クロストークが発生づることがあったが
、バイアスを供給する必要がないことから、クロストー
クを防止することができるという効果もある。
するトランジスタＱ２のベースには前段回路から入力信
号ｔＪＬを供給し、１ヘランジスタＱ３のベースには、
入力信′？ｉｔ） ｉを抵抗Ｒ１１、可変抵抗ＶＲ２及
びコンデン＋ｊＣ２により分；’；’Ｉ Ｌ７で供給す
る。コンデンサＣ２のインピーダンスは入力信ｒ＞ １
１ ｉの周波数により異なる。このため、直流成分に関
しては相互」ンダクタンスｇ ｍ １．Ｌｇ ｍ ＝
０となり、十分高い周波数に対しては相互コレクタＲ１
１＋ＲＶＲ２ オフセットによる影響が出力信号Ｕ。２に現れることな
く、レベルの調整が可能である。更に、従来回路では、
次段回路としてスイッチ及びマｌ−リクス回路が接続さ
れた場合には、クロストークが発生づることがあったが
、バイアスを供給する必要がないことから、クロストー
クを防止することができるという効果もある。
なお、本実施例は音声信号のレベル調整に限定されるも
のではなく、映像処理回路においても採用づることがで
き、その応用範囲は極めて広い。
のではなく、映像処理回路においても採用づることがで
き、その応用範囲は極めて広い。
［発明の効果］
以上説明したように本発明によれば、後段回路にオフセ
ットのｔｌ ′Ｊ！’を与えることなく、レベル調整が
可能であり、しかも、端子数が１端子であり、バイアス
を供給する必要がないので、回路を簡単な構成にするこ
とができ、集積回路化に好適である。
ットのｔｌ ′Ｊ！’を与えることなく、レベル調整が
可能であり、しかも、端子数が１端子であり、バイアス
を供給する必要がないので、回路を簡単な構成にするこ
とができ、集積回路化に好適である。
第１図は本発明に係るレベル調整回路の一実施例を示す
回路図、第２図は従来のレベル調整回路を示す１回路図
である。 ３・・・端子、０１〜Ｑ３・・・トランジスタ、１１．
１２・・・電流源、 Ｒ１−Ｒ４、ＲＩＯ，Ｒ１１・・・抵抗、ＶＲ２・・・
可変抵抗、Ｃ２・・・コンデンサ。 代理人 弁理士 則 近 憲 体向
宇 治 弘第１ｒＩＩＩ
回路図、第２図は従来のレベル調整回路を示す１回路図
である。 ３・・・端子、０１〜Ｑ３・・・トランジスタ、１１．
１２・・・電流源、 Ｒ１−Ｒ４、ＲＩＯ，Ｒ１１・・・抵抗、ＶＲ２・・・
可変抵抗、Ｃ２・・・コンデンサ。 代理人 弁理士 則 近 憲 体向
宇 治 弘第１ｒＩＩＩ
Claims (1)
- 【特許請求の範囲】 前段回路の出力を導入しレベル調整して次段回路に供給
するレベル調整回路において、 可変抵抗及びコンデンサによる直列回路を介して基準電
位点に接続され、前記前段回路の出力が抵抗を介して導
入される端子と、 前記前段回路の出力がベースに導入される第１のトラン
ジスタと、 この第１のトランジスタと共に差動増幅器を構成し、ベ
ースが前記端子に接続され前記前段回路の出力が前記抵
抗及び直列回路により抵抗分割されて導入され、コレク
タから前記可変抵抗の抵抗値に基づいた出力を前記次段
回路に供給する第２のトランジスタとを具備したことを
特徴とするレベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20808288A JPH0258408A (ja) | 1988-08-24 | 1988-08-24 | レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20808288A JPH0258408A (ja) | 1988-08-24 | 1988-08-24 | レベル調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258408A true JPH0258408A (ja) | 1990-02-27 |
Family
ID=16550344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20808288A Pending JPH0258408A (ja) | 1988-08-24 | 1988-08-24 | レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258408A (ja) |
-
1988
- 1988-08-24 JP JP20808288A patent/JPH0258408A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1147601B1 (en) | Level shift circuit | |
| WO2001047109A3 (en) | Low voltage differential signal (lvds) input circuit | |
| JPH03123210A (ja) | ２段縦続差動増幅器 | |
| JPH0258408A (ja) | レベル調整回路 | |
| US3308309A (en) | Circuit arrangement for suppressing spurious signals | |
| US4049918A (en) | MPX stereo signal demodulator | |
| US3733559A (en) | Differential amplifier | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| JPH01305706A (ja) | リニア広帯域差動増幅器 | |
| US5068552A (en) | Voltage follower circuit having improved dynamic range | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP2530709B2 (ja) | 方形波三角波変換回路 | |
| JPS62125747A (ja) | 信号受信回路 | |
| KR920005061Y1 (ko) | 비디오신호 합성회로 | |
| JPS6115477A (ja) | 自動利得制御回路 | |
| KR930000429Y1 (ko) | 신호 결합용 버퍼 및 가산회로 | |
| US4278944A (en) | Chopper type switching circuit | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPS6153907B2 (ja) | ||
| JP3399572B2 (ja) | Ｉｑ復調器 | |
| JPH073934B2 (ja) | 移相器 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JP2770455B2 (ja) | インターフェイス回路 | |
| KR960010488B1 (ko) | 텔레비젼 수상기의 캡션신호 발생회로 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 |