JPH0258772B2 - - Google Patents
Info
- Publication number
- JPH0258772B2 JPH0258772B2 JP56103533A JP10353381A JPH0258772B2 JP H0258772 B2 JPH0258772 B2 JP H0258772B2 JP 56103533 A JP56103533 A JP 56103533A JP 10353381 A JP10353381 A JP 10353381A JP H0258772 B2 JPH0258772 B2 JP H0258772B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- base region
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラト
ランジスタを有する半導体装置の製造方法に関す
る。
ランジスタを有する半導体装置の製造方法に関す
る。
最近エレクトロニクスの応用分野が広がるにつ
れて、特性の異る種々のトランジスタを一枚の半
導体基板上に形成した半導体集積回路を製作する
ことが多くなつている。この傾向は特にバイポー
ラトランジスタを用いたリニア半導体集積回路
（以下LICと記す）において強くなつている。こ
のような半導体集積回路の製作において重要なこ
とは、いかにしてより少い工程で特性の異なる
種々のトランジスタを同一半導体基板上に形成す
るかということである。
れて、特性の異る種々のトランジスタを一枚の半
導体基板上に形成した半導体集積回路を製作する
ことが多くなつている。この傾向は特にバイポー
ラトランジスタを用いたリニア半導体集積回路
（以下LICと記す）において強くなつている。こ
のような半導体集積回路の製作において重要なこ
とは、いかにしてより少い工程で特性の異なる
種々のトランジスタを同一半導体基板上に形成す
るかということである。
原理的には所要の特性を得るのに必要なトラン
ジスタの活性領域を適正に形成するためには、条
件を変えて何回でも選択的に不純物の導入を行え
ば良いわけであるが、実際問題としては、そう多
数回の処理を行なうことは難しく、不純物の導入
工程が増えれば増えるほど活性領域を適正に制御
できず、LICの品質及び製造歩留りが大幅に低下
する。従つて、各トランジスタの大きさを変えて
設計することにより、各トランジスタはなるべく
同一工程で製作できるように工夫されているが、
設計の自由度は必ずしも大きくはない。特に同一
の半導体基板上に通常のバイポーラトランジスタ
とIIL（Integrated Injection Logic）素子を同一
不純物導入工程で形成する場合には所望の特性を
得ることが極めて困難であつた。
ジスタの活性領域を適正に形成するためには、条
件を変えて何回でも選択的に不純物の導入を行え
ば良いわけであるが、実際問題としては、そう多
数回の処理を行なうことは難しく、不純物の導入
工程が増えれば増えるほど活性領域を適正に制御
できず、LICの品質及び製造歩留りが大幅に低下
する。従つて、各トランジスタの大きさを変えて
設計することにより、各トランジスタはなるべく
同一工程で製作できるように工夫されているが、
設計の自由度は必ずしも大きくはない。特に同一
の半導体基板上に通常のバイポーラトランジスタ
とIIL（Integrated Injection Logic）素子を同一
不純物導入工程で形成する場合には所望の特性を
得ることが極めて困難であつた。
第１図は従来のバイポーラトランジスタとIIL
素子を有する半導体装置の一例を示す半導体チツ
プの模式的断面図である。
素子を有する半導体装置の一例を示す半導体チツ
プの模式的断面図である。
第１図に示すように、Ｐ型シリコン基板３の表
面に高濃度のＮ型不純物を選択的に導入してN+
型埋込領域４を形成し、N+型埋込領域４を含む
表面にＮ型のエピタキシヤル層５を形成する。次
に、エピタキシヤル層５の表面に選択的にＰ型不
純物を導入してＰ型シリコン基板に達する素子分
離領域２０を設けてそれぞれN+型埋込領域４を
含む第１及び第２の素子形成領域１，２を区画す
る。次に、第１及び第２の素子形成領域１，２の
それぞれに同時にＰ型不純物を選択的に導入して
第１の素子形成領域１にバイポーラトランジスタ
のベース領域６と第２の素子形成領域２にIIL素
子のベース領域１２及びインジエクタ領域１３を
形成する。次に、第１及び第２の素子形成領域
１，２に同時にＮ型不純物を選択的に導入してベ
ース領域６内にバイポーラトランジスタのエミツ
タ領域７およびベース領域６の近傍にコレクタコ
ンタクト領域１１を形成すると同時に、ベース領
域１２内にIIL素子の第１コレクタ領域１４及び
第２のコレクタ領域１５並びにベース領域１２の
近傍にインジエクタ領域１３を形成する。次に、
全面に酸化シリコン膜２１を堆積して選択的に開
孔し、バイポーラトランジスタのベース領域６と
接続するベース電極９と、エミツタ領域７と接続
するエミツタ電極１０と、コレクタコンタクト領
域８と接続するコレクタ電極１１を設けてバイポ
ーラトランジスタを形成すると共にIIL素子のベ
ース領域１２に接続するベース電極１２と、第１
コレクタ領域１４及び第２コレクタ領域１５のそ
れぞれに接続する第１コレクタ電極１８及び第２
コレクタ電極１９並びにインジエクタ領域１３に
接続するインジエクタ電極１７を設けてIIL素子
を形成して半導体装置を構成する。
面に高濃度のＮ型不純物を選択的に導入してN+
型埋込領域４を形成し、N+型埋込領域４を含む
表面にＮ型のエピタキシヤル層５を形成する。次
に、エピタキシヤル層５の表面に選択的にＰ型不
純物を導入してＰ型シリコン基板に達する素子分
離領域２０を設けてそれぞれN+型埋込領域４を
含む第１及び第２の素子形成領域１，２を区画す
る。次に、第１及び第２の素子形成領域１，２の
それぞれに同時にＰ型不純物を選択的に導入して
第１の素子形成領域１にバイポーラトランジスタ
のベース領域６と第２の素子形成領域２にIIL素
子のベース領域１２及びインジエクタ領域１３を
形成する。次に、第１及び第２の素子形成領域
１，２に同時にＮ型不純物を選択的に導入してベ
ース領域６内にバイポーラトランジスタのエミツ
タ領域７およびベース領域６の近傍にコレクタコ
ンタクト領域１１を形成すると同時に、ベース領
域１２内にIIL素子の第１コレクタ領域１４及び
第２のコレクタ領域１５並びにベース領域１２の
近傍にインジエクタ領域１３を形成する。次に、
全面に酸化シリコン膜２１を堆積して選択的に開
孔し、バイポーラトランジスタのベース領域６と
接続するベース電極９と、エミツタ領域７と接続
するエミツタ電極１０と、コレクタコンタクト領
域８と接続するコレクタ電極１１を設けてバイポ
ーラトランジスタを形成すると共にIIL素子のベ
ース領域１２に接続するベース電極１２と、第１
コレクタ領域１４及び第２コレクタ領域１５のそ
れぞれに接続する第１コレクタ電極１８及び第２
コレクタ電極１９並びにインジエクタ領域１３に
接続するインジエクタ電極１７を設けてIIL素子
を形成して半導体装置を構成する。
このような構造のLICにおいて最も問題となる
ことはIIL素子を低圧動作させるためにバイポー
ラトランジスタの耐圧を大きくすることが困難な
ことである。
ことはIIL素子を低圧動作させるためにバイポー
ラトランジスタの耐圧を大きくすることが困難な
ことである。
バイポーラトランジスタの耐圧を大きくするた
めにはそのベース幅Wb1を大きく且つその不純物
濃度を上げる必要があるが、同一の不純物導入工
程でIIL素子を形成するとIIL素子の縦型トランジ
スタ即ち逆方向NPNトランジスタ（以下逆トラ
ンジスタと記す）のベース幅Wb2も大となり且つ
電子の注入効率が小さくなる結果、その電流増幅
率βuが小さくなり動作特性が低下する。
めにはそのベース幅Wb1を大きく且つその不純物
濃度を上げる必要があるが、同一の不純物導入工
程でIIL素子を形成するとIIL素子の縦型トランジ
スタ即ち逆方向NPNトランジスタ（以下逆トラ
ンジスタと記す）のベース幅Wb2も大となり且つ
電子の注入効率が小さくなる結果、その電流増幅
率βuが小さくなり動作特性が低下する。
また、逆トランジスタのベース領域１２の不純
物濃度を低くすると逆トランジスタの電流増幅率
βuは大きくなるがインジエクタ領域１３、Ｎ型
エピタキシヤル層５、ベース領域１２で構成する
横型トランジスタの正孔の注入効率が小さくなる
結果その利得が小さくなつてしまうことになる。
物濃度を低くすると逆トランジスタの電流増幅率
βuは大きくなるがインジエクタ領域１３、Ｎ型
エピタキシヤル層５、ベース領域１２で構成する
横型トランジスタの正孔の注入効率が小さくなる
結果その利得が小さくなつてしまうことになる。
すなわち、このLICの機能を最大限に発揮する
ためには、 (A) バイポーラトランジスタのベース領域６は不
純物濃度が高く、かつベース幅Wb1も大きいこ
と、 (B) IIL素子の逆トランジスタのベース領域１２
はその真性ベース領域（第１及び第２のコレク
タ領域１４，１５の下部）は不純物濃度が低く
且つベース幅Wb2が小さいこと、 (C) IIL素子の逆トランジスタのベース領域１２
の真性ベース領域以外の部分は不純物濃度が高
く、且つその領域の深さが深いこと（グラフト
ベース構造）、 の三つの条件を同時に満足しなければならない。
ためには、 (A) バイポーラトランジスタのベース領域６は不
純物濃度が高く、かつベース幅Wb1も大きいこ
と、 (B) IIL素子の逆トランジスタのベース領域１２
はその真性ベース領域（第１及び第２のコレク
タ領域１４，１５の下部）は不純物濃度が低く
且つベース幅Wb2が小さいこと、 (C) IIL素子の逆トランジスタのベース領域１２
の真性ベース領域以外の部分は不純物濃度が高
く、且つその領域の深さが深いこと（グラフト
ベース構造）、 の三つの条件を同時に満足しなければならない。
これらの条件を満たす構造のLICはベース領域
の不純物導入を２回に分けて行うことにより可能
であるが、工程数が増えるという問題以外にIIL
素子の横型トランジスタのベース幅Wb3の決定が
マスクの目合せずれにより不正確になる結果、
LICの品質及び製造歩留りが大幅に低下するとい
う問題点を有している。
の不純物導入を２回に分けて行うことにより可能
であるが、工程数が増えるという問題以外にIIL
素子の横型トランジスタのベース幅Wb3の決定が
マスクの目合せずれにより不正確になる結果、
LICの品質及び製造歩留りが大幅に低下するとい
う問題点を有している。
本発明の目的は、一回の不純物導入によりそれ
ぞれ不純物濃度及び深さの異なるベース領域を形
成して同一半導体基板上に高耐圧のバイポーラト
ランジスタと高電流増幅率のIIL素子を同一工程
で形成できる半導体装置の製造方法を提供するこ
とにある。
ぞれ不純物濃度及び深さの異なるベース領域を形
成して同一半導体基板上に高耐圧のバイポーラト
ランジスタと高電流増幅率のIIL素子を同一工程
で形成できる半導体装置の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法は、
(A) Ｐ型シリコン基板の一主面にＮ型不純物を選
択的に導入してＮ型埋込領域を形成し、前記Ｎ
型埋込領域を含む表面にＮ型エピタキシヤル層
を形成する工程、 (B) 前記Ｎ型エピタキシヤル層の表面にＰ型不純
物を選択的に導入して前記Ｐ型シリコン基板に
達する素子分離領域を設けてそれぞれに前記Ｎ
型埋込領域を含む第１及び第２の素子形成領域
を区画する工程、 (C) 前記第１及び第２の素子形成領域のそれぞれ
にＰ型不純物を選択的に同時に導入し、前記第
１の素子形成領域にバイポーラトランジスタ用
の第１のベース領域を形成すると同時に前記第
２の素子形成領域にIIL素子用の第２のベース
領域及びインジエクタ領域を設ける工程、 (D) 前記第１及び第２のベース領域を含む表面に
窒化シリコン膜を設け、前記第２のベース領域
上の前記窒化シリコン膜を選択的にエツチング
してコレクタ領域形成用の開孔部を設ける工
程、 (E) 前記開孔部の前記第２のベース領域の表面を
熱酸化し、熱処理により前記第１及び第２のベ
ース領域の押込みを行い前記第２のベース領域
の拡散深さを前記酸化膜直下で浅く前記窒化シ
リコン膜の直下で深く形成する工程、 (F) 前記窒化シリコン膜及び酸化膜を除去した後
全面に絶縁膜を形成して選択的に開孔し、Ｎ型
不純物を導入して前記第１のベース領域にバイ
ポーラトランジスタのエミツタ領域を形成し、
且つ前記第２のベース領域の浅い拡散領域上に
IIL素子のコレクタ領域を形成する工程、 を含んで構成される。
択的に導入してＮ型埋込領域を形成し、前記Ｎ
型埋込領域を含む表面にＮ型エピタキシヤル層
を形成する工程、 (B) 前記Ｎ型エピタキシヤル層の表面にＰ型不純
物を選択的に導入して前記Ｐ型シリコン基板に
達する素子分離領域を設けてそれぞれに前記Ｎ
型埋込領域を含む第１及び第２の素子形成領域
を区画する工程、 (C) 前記第１及び第２の素子形成領域のそれぞれ
にＰ型不純物を選択的に同時に導入し、前記第
１の素子形成領域にバイポーラトランジスタ用
の第１のベース領域を形成すると同時に前記第
２の素子形成領域にIIL素子用の第２のベース
領域及びインジエクタ領域を設ける工程、 (D) 前記第１及び第２のベース領域を含む表面に
窒化シリコン膜を設け、前記第２のベース領域
上の前記窒化シリコン膜を選択的にエツチング
してコレクタ領域形成用の開孔部を設ける工
程、 (E) 前記開孔部の前記第２のベース領域の表面を
熱酸化し、熱処理により前記第１及び第２のベ
ース領域の押込みを行い前記第２のベース領域
の拡散深さを前記酸化膜直下で浅く前記窒化シ
リコン膜の直下で深く形成する工程、 (F) 前記窒化シリコン膜及び酸化膜を除去した後
全面に絶縁膜を形成して選択的に開孔し、Ｎ型
不純物を導入して前記第１のベース領域にバイ
ポーラトランジスタのエミツタ領域を形成し、
且つ前記第２のベース領域の浅い拡散領域上に
IIL素子のコレクタ領域を形成する工程、 を含んで構成される。
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第２図ａ〜ｆは本発明の一実施例を説明するた
めの工程順に示した半導体チツプの模式的断面図
である。但し、第１図に示した従来例と共通部分
については説明を簡略化するために断面図の一部
を省略している。
めの工程順に示した半導体チツプの模式的断面図
である。但し、第１図に示した従来例と共通部分
については説明を簡略化するために断面図の一部
を省略している。
まず、第２図に示すように、第１図により説明
したと同様の工程により、比抵抗１Ω・cmのＰ型
シリコン基板の表面にＮ型不純物を選択的に導入
して層抵抗約20Ω／□のN+型埋込領域を複数形
成し、N+型埋込領域を含む表面に比抵抗約１
Ω・cmのＮ型エピタキシヤル層５を約10μmの厚
さに形成する。次に、エピタキシヤル層５の表面
に選択的にＰ型不純物を導入してＰ型シリコン基
板に達する素子分離領域５０を設けてそれぞれに
N+型埋込領域を含むバイポーラトランジスタ形
成用の第１の素子形成領域３１およびIIL素子形
成用の第２の素子形成領域３２を区画し、第１及
び第２の素子形成領域３１，３２を含む表面に酸
化シリコン膜５１を形成する。
したと同様の工程により、比抵抗１Ω・cmのＰ型
シリコン基板の表面にＮ型不純物を選択的に導入
して層抵抗約20Ω／□のN+型埋込領域を複数形
成し、N+型埋込領域を含む表面に比抵抗約１
Ω・cmのＮ型エピタキシヤル層５を約10μmの厚
さに形成する。次に、エピタキシヤル層５の表面
に選択的にＰ型不純物を導入してＰ型シリコン基
板に達する素子分離領域５０を設けてそれぞれに
N+型埋込領域を含むバイポーラトランジスタ形
成用の第１の素子形成領域３１およびIIL素子形
成用の第２の素子形成領域３２を区画し、第１及
び第２の素子形成領域３１，３２を含む表面に酸
化シリコン膜５１を形成する。
次に、第２図ｂに示すように、フツ酸等により
酸化シリコン膜５１を選択的にエツチングして開
孔部を設け、酸化シリコン膜５１をマスクとして
ホウ素イオンを加速エネルギー20keV、ドーズ量
５×1014cm-2の条件でイオン注入し、第１の素子
形成領域３１にベース領域３６を形成すると同時
に第２の素子形成領域３２にベース領域４２及び
インジエクタ領域４３をそれぞれ形成する。
酸化シリコン膜５１を選択的にエツチングして開
孔部を設け、酸化シリコン膜５１をマスクとして
ホウ素イオンを加速エネルギー20keV、ドーズ量
５×1014cm-2の条件でイオン注入し、第１の素子
形成領域３１にベース領域３６を形成すると同時
に第２の素子形成領域３２にベース領域４２及び
インジエクタ領域４３をそれぞれ形成する。
次に、第２図ｃに示すように、CVD法により
全面に窒化シリコン膜５２を0.5μmの厚さに堆積
し、ベース領域４２の上の窒化シリコン膜５２を
プラズマエツチングにより選択的にエツチングし
てコレクタ領域形成用の開孔部を設ける。
全面に窒化シリコン膜５２を0.5μmの厚さに堆積
し、ベース領域４２の上の窒化シリコン膜５２を
プラズマエツチングにより選択的にエツチングし
てコレクタ領域形成用の開孔部を設ける。
次に、第２図ｄに示すように、1000℃のスチー
ム酸素雰囲気中でベース領域４２の表面を酸化
し、酸化シリコン膜５３を数十nmの厚さに形成
する。ここで、酸化シリコン膜５３がベース領域
４２の内側に入り込んで形成され、且つ酸化シリ
コン膜５３中にベース領域４２から不純物拡散が
行なわれ、酸化膜直下のベース領域４２の厚さが
薄くなると共に不純物濃度も低くなる。
ム酸素雰囲気中でベース領域４２の表面を酸化
し、酸化シリコン膜５３を数十nmの厚さに形成
する。ここで、酸化シリコン膜５３がベース領域
４２の内側に入り込んで形成され、且つ酸化シリ
コン膜５３中にベース領域４２から不純物拡散が
行なわれ、酸化膜直下のベース領域４２の厚さが
薄くなると共に不純物濃度も低くなる。
次に、第２図ｅに示すように、窒化シリコン膜
５２及び酸化ベース膜５１を順次除去したのち新
らたに酸化シリコン膜５１を全面に再形成させて
1140℃の窒素等の不活性ガス雰囲気中で約１時間
の押し込み拡散を行う。
５２及び酸化ベース膜５１を順次除去したのち新
らたに酸化シリコン膜５１を全面に再形成させて
1140℃の窒素等の不活性ガス雰囲気中で約１時間
の押し込み拡散を行う。
なお、この場合必ずしも酸化シリコン膜の再形
成は必要ではなく、もとの酸化シリコン膜と窒化
シリコン膜のままこの押込拡散を行つても良い。
ここで、第１の素子形成領域３１のベース領域３
６、及び第２の素子形成領域３２のベース領域４
２及びインジエクタ領域４３が最終的に形成され
る。この場合、上述のようにベース領域４２のコ
レクタを形成すべき領域部分は厚さが薄く且つ不
純物濃度が他よりも低くなつているので、これら
の部分では、不純物の押込みが小さくなりいわゆ
るグラフトベース構造が得られる。
成は必要ではなく、もとの酸化シリコン膜と窒化
シリコン膜のままこの押込拡散を行つても良い。
ここで、第１の素子形成領域３１のベース領域３
６、及び第２の素子形成領域３２のベース領域４
２及びインジエクタ領域４３が最終的に形成され
る。この場合、上述のようにベース領域４２のコ
レクタを形成すべき領域部分は厚さが薄く且つ不
純物濃度が他よりも低くなつているので、これら
の部分では、不純物の押込みが小さくなりいわゆ
るグラフトベース構造が得られる。
次に、第２図ｆに示すように、酸化シリコン膜
５１を選択的にエツチングして開孔し、Ｎ型不純
物を拡散して第１の素子形成領域３１にエミツタ
領域３７及びコレクタコンタクト領域３８を形成
してバイポーラトランジスタを形成すると共に第
２の素子形成領域３２に第１及び第２のコレクタ
領域４４，４５を形成してIIL素子を形成する。
次に、酸化シリコン膜５１を選択的に開孔して、
アルミニウム層を堆積し、選択的にエツチング
し、バイポーラトランジスタのベース電極３９、
エミツタ電極４０、コレクタ電極４１及びIIL素
子のベース電極４６、インジエクタ電極４７、第
１コレクタ電極４８、第２コレクタ電極４９をそ
れぞれ形成して半導体装置を構成する。
５１を選択的にエツチングして開孔し、Ｎ型不純
物を拡散して第１の素子形成領域３１にエミツタ
領域３７及びコレクタコンタクト領域３８を形成
してバイポーラトランジスタを形成すると共に第
２の素子形成領域３２に第１及び第２のコレクタ
領域４４，４５を形成してIIL素子を形成する。
次に、酸化シリコン膜５１を選択的に開孔して、
アルミニウム層を堆積し、選択的にエツチング
し、バイポーラトランジスタのベース電極３９、
エミツタ電極４０、コレクタ電極４１及びIIL素
子のベース電極４６、インジエクタ電極４７、第
１コレクタ電極４８、第２コレクタ電極４９をそ
れぞれ形成して半導体装置を構成する。
なお、ここで、ベース領域形成用の不純物導入
をイオン注入法の代りに熱拡散法を用いても良
い。
をイオン注入法の代りに熱拡散法を用いても良
い。
このように、本実施例によれば、ベース領域上
に選択的に酸化膜を設けて熱処理し、酸化膜下の
不純物濃度と拡散深さをそれ以外の部分と異なる
ように制御できることを利用して、同一半導体基
板上に同一工程で形成したバイポーラトランジス
タとIIL素子を有する半導体装置のバイポーラト
ランジスタのベース領域の不純物濃度を高くする
とともにベース幅Wb1を大きくして高耐圧化を実
現し、且つIIL素子の逆トランジスタのベース領
域のうち第１及び第２のコレクタの直下の真性ベ
ース領域は、酸化シリコン膜の形成条件を制御す
ることによりその不純物濃度を低くするとともに
ベース幅Wb2を小さくすることができ、この真性
ベース領域以外の部分はバイポーラトランジスタ
のベース領域と同じ条件で同時に形成されるの
で、その不純物濃度は高く深さも深いいわゆるグ
ラフトベース構造が得られるので逆トランジスタ
の電流増幅率βuを大きくすることができるとい
う効果を有する。
に選択的に酸化膜を設けて熱処理し、酸化膜下の
不純物濃度と拡散深さをそれ以外の部分と異なる
ように制御できることを利用して、同一半導体基
板上に同一工程で形成したバイポーラトランジス
タとIIL素子を有する半導体装置のバイポーラト
ランジスタのベース領域の不純物濃度を高くする
とともにベース幅Wb1を大きくして高耐圧化を実
現し、且つIIL素子の逆トランジスタのベース領
域のうち第１及び第２のコレクタの直下の真性ベ
ース領域は、酸化シリコン膜の形成条件を制御す
ることによりその不純物濃度を低くするとともに
ベース幅Wb2を小さくすることができ、この真性
ベース領域以外の部分はバイポーラトランジスタ
のベース領域と同じ条件で同時に形成されるの
で、その不純物濃度は高く深さも深いいわゆるグ
ラフトベース構造が得られるので逆トランジスタ
の電流増幅率βuを大きくすることができるとい
う効果を有する。
また、IIL素子のインジエクタ領域はバイポー
ラトランジスタのベース領域と同一工程で形成さ
れ、その不純物濃度を高くし、深く拡散できるの
で横型トランジスタの利得を大きくすることがで
きる。更にベース領域の不純物導入は一回だけで
あり、マスクの目合せずれを生ずることなくベー
ス幅Wb3を正確に設定でき、品質の向上が得られ
る。
ラトランジスタのベース領域と同一工程で形成さ
れ、その不純物濃度を高くし、深く拡散できるの
で横型トランジスタの利得を大きくすることがで
きる。更にベース領域の不純物導入は一回だけで
あり、マスクの目合せずれを生ずることなくベー
ス幅Wb3を正確に設定でき、品質の向上が得られ
る。
以上説明したように本発明は、一回の不純物導
入によりそれぞれ不純物濃度及び深さの異なるベ
ース領域を形成して同一半導体基板上に高耐圧の
バイポーラトランジスタと高電流増幅率のIIL素
子を同一工程で形成できる半導体装置の製造方法
が実現できるという効果を有する。
入によりそれぞれ不純物濃度及び深さの異なるベ
ース領域を形成して同一半導体基板上に高耐圧の
バイポーラトランジスタと高電流増幅率のIIL素
子を同一工程で形成できる半導体装置の製造方法
が実現できるという効果を有する。
第１図は従来の半導体装置の一例を示す半導体
チツプの模式的断面図、第２図ａ〜ｆは本発明の
一実施例を説明するための工程順に示した半導体
チツプの模式的断面図である。 １，３１…第１の素子形成領域、２，３２…第
２の素子形成領域、３…Ｐ型シリコン基板、４…
N+型埋込領域、５，３５…Ｎ型エピタキシヤル
層、６，１２，３６，４２…ベース領域、７，３
７…エミツタ領域、８，３８…コレクタコンタク
ト領域、９，１６，３９，４６…ベース電極、１
０，４０…エミツタ電極、１１，４１…コレクタ
電極、１３，４３…インジエクタ領域、１４，４
４…第１コレクタ領域、１５，４５…第２コレク
タ領域、２０，５０…素子分離領域、２１，５
１，５３…酸化シリコン膜、５２…窒化シリコン
膜、Wb1，Wb2，Wb3…ベース幅。
チツプの模式的断面図、第２図ａ〜ｆは本発明の
一実施例を説明するための工程順に示した半導体
チツプの模式的断面図である。 １，３１…第１の素子形成領域、２，３２…第
２の素子形成領域、３…Ｐ型シリコン基板、４…
N+型埋込領域、５，３５…Ｎ型エピタキシヤル
層、６，１２，３６，４２…ベース領域、７，３
７…エミツタ領域、８，３８…コレクタコンタク
ト領域、９，１６，３９，４６…ベース電極、１
０，４０…エミツタ電極、１１，４１…コレクタ
電極、１３，４３…インジエクタ領域、１４，４
４…第１コレクタ領域、１５，４５…第２コレク
タ領域、２０，５０…素子分離領域、２１，５
１，５３…酸化シリコン膜、５２…窒化シリコン
膜、Wb1，Wb2，Wb3…ベース幅。
Claims (1)
- 【特許請求の範囲】 １ (A) Ｐ型シリコン基板の一主面にＮ型不純物
を選択的に導入してＮ型埋込領域を形成し、前
記Ｎ型埋込領域を含む表面にＮ型エピタキシヤ
ル層を形成する工程、 (B) 前記Ｎ型エピタキシヤル層の表面にＰ型不純
物を選択的に導入して前記Ｐ型シリコン基板に
達する素子分離領域を設けてそれぞれに前記Ｎ
型埋込領域を含む第１及び第２の素子形成領域
を区画する工程、 (C) 前記第１及び第２の素子形成領域のそれぞれ
にＰ型不純物を選択的に同時に導入し、前記第
１の素子形成領域にバイポーラトランジスタ用
の第１のベース領域を形成すると同時に前記第
２の素子形成領域にIIL素子用の第２のベース
領域及びインジエクタ領域を設ける工程、 (D) 前記第１及び第２のベース領域を含む表面に
窒化シリコン膜を設け、前記第２のベース領域
上の前記窒化シリコン膜を選択的にエツチング
してコレクタ領域形成用の開孔部を設ける工
程、 (E) 前記開孔部の前記第２のベース領域の表面を
熱酸化し、熱処理により前記第１及び第２のベ
ース領域の押込みを行い前記第２のベース領域
の拡散深さを前記酸化膜直下で浅く前記窒化シ
リコン膜の直下で深く形成する工程、 (F) 前記窒化シリコン膜及び酸化膜を除去した後
全面に絶縁膜を形成して選択的に開孔し、Ｎ型
不純物を導入して前記第１のベース領域にバイ
ポーラトランジスタのエミツタ領域を形成し、
且つ前記第２のベース領域の浅い拡散領域上に
IIL素子のコレクタ領域を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103533A JPS586167A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103533A JPS586167A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586167A JPS586167A (ja) | 1983-01-13 |
| JPH0258772B2 true JPH0258772B2 (ja) | 1990-12-10 |
Family
ID=14356504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103533A Granted JPS586167A (ja) | 1981-07-02 | 1981-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586167A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921750B2 (ja) * | 1996-06-17 | 1999-07-19 | キヤノン株式会社 | 移動案内装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928789A (ja) * | 1972-07-18 | 1974-03-14 | ||
| JPS513873A (en) * | 1974-06-29 | 1976-01-13 | Tokyo Shibaura Electric Co | Handotaisochino seizohoho |
-
1981
- 1981-07-02 JP JP56103533A patent/JPS586167A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS586167A (ja) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066473A (en) | Method of fabricating high-gain transistors | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPS62588B2 (ja) | ||
| JPS6379368A (ja) | ポリシリコンエミッタ及びシリサイド化ベ−スを持った高性能ＢｉＣＭＯＳ構成体の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS62277745A (ja) | 半導体集積回路 | |
| EP0463174A1 (en) | Method of manufacturing semiconductor device | |
| JPH0241170B2 (ja) | ||
| JP2940984B2 (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPH0258772B2 (ja) | ||
| GB2057760A (en) | Integrated circuit device and method of making the same | |
| US7101750B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP3082800B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JPH01160051A (ja) | バイポーラトランジスタ | |
| JPH0550856B2 (ja) | ||
| JPS62123762A (ja) | 半導体装置の製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH0426222B2 (ja) | ||
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 |