JPH0258860B2 - - Google Patents

Info

Publication number
JPH0258860B2
JPH0258860B2 JP56109734A JP10973481A JPH0258860B2 JP H0258860 B2 JPH0258860 B2 JP H0258860B2 JP 56109734 A JP56109734 A JP 56109734A JP 10973481 A JP10973481 A JP 10973481A JP H0258860 B2 JPH0258860 B2 JP H0258860B2
Authority
JP
Japan
Prior art keywords
thyristor
circuit
switching element
current
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56109734A
Other languages
Japanese (ja)
Other versions
JPS5812571A (en
Inventor
Aiji Matsumoto
Noboru Kato
Hiroshi Nakajo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP10973481A priority Critical patent/JPS5812571A/en
Publication of JPS5812571A publication Critical patent/JPS5812571A/en
Publication of JPH0258860B2 publication Critical patent/JPH0258860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】 本発明は、コンデンサ入力形の整流回路におい
て突入電流制限抵抗と並列に接続される短絡用サ
イリスタのゲートを制御するための回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for controlling the gate of a short-circuiting thyristor connected in parallel with an inrush current limiting resistor in a capacitor input type rectifier circuit.

コンデンサ入力形の整流平滑回路においては、
電源投入時の突入電流を抑制するために突入電流
制限抵抗が挿入されるが、それだけでは、正常時
にその抵抗で無用の電力損失、発熱が生じるの
で、その抵抗に並列に抵抗短絡用サイリスタが接
続されるような構成が採用されている。
In a capacitor input type rectifying and smoothing circuit,
An inrush current limiting resistor is inserted to suppress the inrush current when the power is turned on, but if this is done alone, the resistor will cause unnecessary power loss and heat generation during normal operation, so a resistor shorting thyristor is connected in parallel to the resistor. A configuration has been adopted in which

そのような従来回路の一例を第1図に示す。交
流電源1からの電力はスイツチ2を介して整流ダ
イオードブリツジ3に供給され、平滑コンデンサ
4で平滑化されて、負荷5(例えばスイツチング
レギユレータ回路など)に供給される。符号6で
示す抵抗が突入電流制限抵抗であつて、それに対
して並列にサイリスタ7が接続される。このサイ
リスタ7のゲート制御は、交流電源1からの電力
を補助トランス8、整流ダイオード9a,9b、
整流用コンデンサ10、及び抵抗11とコンデン
サ12とからなる遅延積分回路13を介して作ら
れる信号によつてなされる。なお、符号14は、
サイリスタのゲート終端抵抗である。
An example of such a conventional circuit is shown in FIG. Electric power from an AC power source 1 is supplied to a rectifier diode bridge 3 via a switch 2, smoothed by a smoothing capacitor 4, and then supplied to a load 5 (for example, a switching regulator circuit, etc.). A resistor 6 is an inrush current limiting resistor, and a thyristor 7 is connected in parallel to it. Gate control of this thyristor 7 is performed by directing power from the AC power supply 1 to the auxiliary transformer 8, rectifier diodes 9a, 9b,
This is done by a signal generated via a rectifying capacitor 10 and a delay integration circuit 13 consisting of a resistor 11 and a capacitor 12. In addition, the code 14 is
This is the gate termination resistance of the thyristor.

すなわちこの回路は、補助トランス8により電
源投入を検知し時定数回路(遅延積分回路13)
にてサイリスタ7のゲートを制御し、該サイリス
タ7のターン・オンを遅延させるようになつてい
る。このため、何よりも補助トランス8が必要
で、ゲート制御回路が大型化するし、また常にか
なりの量のサイリスタゲート電流が消費されるた
め、それによる電力損失も無視できない。
In other words, this circuit detects power-on by the auxiliary transformer 8 and converts the time constant circuit (delay integration circuit 13).
The gate of the thyristor 7 is controlled by the thyristor 7, and the turn-on of the thyristor 7 is delayed. For this reason, the auxiliary transformer 8 is required above all, which increases the size of the gate control circuit, and since a considerable amount of thyristor gate current is always consumed, the resulting power loss cannot be ignored.

また、負荷がスイツチングレギユレータの場合
は、上記交流補助トランスからではなく、スイツ
チングの主トランスから電源起動の信号を作る場
合もあるが、非常に回路が複雑化するし、上記と
同様の問題点は依然として解決されない。あるい
はまた、平滑コンデンサの部分から起動信号を作
ることも考えられるが、上記のような従来技術を
単に適用したのでは、電圧が高いため遅延積分回
路の時定数が大きくとれないし、更には消費電力
が大きくなるから実用上無理であつた。
Also, if the load is a switching regulator, the power start signal may be generated from the main switching transformer rather than from the AC auxiliary transformer, but this will make the circuit extremely complicated and the same process as above will occur. The problem remains unresolved. Alternatively, it is possible to generate the startup signal from the smoothing capacitor, but simply applying the above-mentioned conventional technology would not allow the time constant of the delay integration circuit to be large due to the high voltage, and furthermore, the power consumption would increase. This would be impractical in practice as it would become large.

本発明の目的は、上記のような従来技術の欠点
を解消し、消費電流低減による高効率化とトラン
ス不要による低廉化を図ることができ、入力電圧
の変動の影響も受けず、またゲートの温度特性に
自動的に追従できるような非常に簡単で経済的な
サイリスタのゲート制御回路を提供することにあ
る。
The purpose of the present invention is to eliminate the above-mentioned drawbacks of the conventional technology, to achieve high efficiency by reducing current consumption, to reduce costs by not requiring a transformer, to be unaffected by fluctuations in input voltage, and to reduce gate voltage. The object of the present invention is to provide a very simple and economical thyristor gate control circuit that can automatically follow temperature characteristics.

このような目的を達成するため、本発明のサイ
リスタ制御回路は、コンデンサ入力型の整流平滑
回路に直列に接続された突入電流制限抵抗に並列
に接続される短絡用サイリスタを制御する回路で
あつて、前記短絡用サイリスタのアノードとゲー
ト間に入・出力端子が接続されたスイツチング素
子と、前記整流平滑回路と前記スイツチング素子
の制御端子との間に直列に接続された抵抗と、前
記スイツチング素子の制御端子と出力端子の間に
並列に接続されたコンデンサからなり、前記スイ
ツチング素子を前記整流平滑回路の電源投入後に
遅延させてオンする遅延積分回路とを備え、前記
短絡用サイリスタがターン・オンしていないとき
の前記突入電流制限抵抗の電圧降下により前記ス
イツチング素子を介して前記短絡用サイリスタの
ゲート電流を供給し、この短絡用サイリスタをタ
ーン・オンさせることを要旨とするものである。
そして、抵抗短絡用サイリスタのゲートとアノー
ド間にスイツチング素子を挿入することにより制
御電流が微少でよく、このためメインラインの平
滑コンデンサから起動信号を作ることができ、前
記サイリスタのゲートターン・オン電流を自らの
アノード側から供給することができる。上記のス
イツチング素子としては、サイリスタやトランジ
スタ等を用いれば良い。
In order to achieve such an object, the thyristor control circuit of the present invention is a circuit that controls a short-circuit thyristor connected in parallel to an inrush current limiting resistor connected in series to a capacitor input type rectifying and smoothing circuit. , a switching element whose input/output terminal is connected between the anode and gate of the short-circuiting thyristor, a resistor connected in series between the rectifying and smoothing circuit and a control terminal of the switching element, and a switching element of the switching element. and a delay integration circuit which is made up of a capacitor connected in parallel between a control terminal and an output terminal, and which turns on the switching element with a delay after power is turned on to the rectifier and smoothing circuit, and when the short-circuit thyristor is turned on. The gist of the present invention is to supply a gate current to the short-circuiting thyristor via the switching element by a voltage drop across the inrush current limiting resistor when the inrush current is not in operation, thereby turning on the short-circuiting thyristor.
By inserting a switching element between the gate and anode of the resistor shorting thyristor, the control current can be made very small. Therefore, the starting signal can be generated from the main line smoothing capacitor, and the gate turn-on current of the thyristor can be generated. can be supplied from its own anode side. A thyristor, a transistor, or the like may be used as the above-mentioned switching element.

以下、図面に基づき本発明について詳述する。
第2図は本発明の一実施例を示す回路図であり、
ゲート制御回路以外は第1図に示すものと同じも
のを採用し、同一符号を付してある。すなわち、
交流電源1からの電力はスイツチ2を介して整流
ダイオードブリツジ3に供給され、平滑コンデン
サ4で平滑化されて、負荷5に供給される。この
ようなコンデンサ入力型整流平滑回路には、突入
電流制限抵抗6が直列に接続され、またこの突入
電流制限抵抗6に並列に抵抗短絡用の主サイリス
タ7が接続される。
Hereinafter, the present invention will be explained in detail based on the drawings.
FIG. 2 is a circuit diagram showing an embodiment of the present invention,
Components other than the gate control circuit are the same as those shown in FIG. 1, and are given the same reference numerals. That is,
Electric power from an AC power supply 1 is supplied to a rectifier diode bridge 3 via a switch 2, smoothed by a smoothing capacitor 4, and then supplied to a load 5. An inrush current limiting resistor 6 is connected in series to such a capacitor input type rectifying and smoothing circuit, and a main thyristor 7 for resistor shorting is connected in parallel to the inrush current limiting resistor 6.

主サイリスタ7のアノードとゲード間にはスイ
ツチング素子である副サイリスタ20の入・出力
端子、即ちアノード・カソードが接続されてい
る。またこの整流平滑回路と副サイリスタ20の
制御端子、即ちゲートとの間には抵抗21が直列
に接続され、一方副サイリスタ20のゲートとカ
ソードとの間にはコンデンサ22が並列に接続さ
れている。そして、これら抵抗21とコンデンサ
22とで構成される遅延積分回路23によつて平
滑コンデンサ4から起動信号が作られるようにな
つている。なお、符号24,25に示されている
抵抗は、それぞれ主サイリスタ7及び副サイリス
タ20のゲート終端抵抗である。
Connected between the anode and gate of the main thyristor 7 are the input/output terminals, ie, the anode and cathode, of a sub-thyristor 20, which is a switching element. Further, a resistor 21 is connected in series between this rectifying and smoothing circuit and the control terminal, that is, the gate, of the sub-thyristor 20, while a capacitor 22 is connected in parallel between the gate and cathode of the sub-thyristor 20. . A starting signal is generated from the smoothing capacitor 4 by a delay integration circuit 23 composed of the resistor 21 and the capacitor 22. Note that the resistances indicated by reference numerals 24 and 25 are gate termination resistances of the main thyristor 7 and the sub-thyristor 20, respectively.

この回路は次のように動作する。電源投入がス
イツチ2をオンすることによつて開始されると、
交流電力は整流ダイオードブリツジ3により整流
され、平滑コンデンサ4に電荷が蓄積される。そ
の間のラツシユ電流(突入電流)は、突入電流制
限抵抗6により制限される。この突入電流制限抵
抗6の抵抗値は、使用条件や平滑コンデンサの容
量等にもよるが、例えば通常4.7Ωといつた値が
選ばれる。抵抗21とコンデンサ22からなる遅
延積分回路23により、それらの時定数で平滑コ
ンデンサ4を充電するに必要な時間遅らされた
後、副サイリスタ20のゲートにゲート電流が供
給され、該副サイリスタ20をターン・オンさせ
る。そのとき、平滑コンデンサ4の僅かな充電電
流及び負荷5に流れる電流によつて発生する突入
電流制限抵抗6の電圧降下によつて副サイリスタ
20のアノード電流が流れる。前記のように、副
サイリスタ20のカソードが主サイリスタ7のゲ
ートに接続されているため、主サイリスタ7のゲ
ートはターン・オンする。それと同時に、突入電
流制限抵抗6を流れていた電流の大部分は主サイ
リスタ7のアノード電流となり、突入電流制限抵
抗6の両端は短絡されたと同様の状態となる。こ
れによつて副サイリスタ20のアノード電流すな
わち主サイリスタ7のゲート電流は減少するが、
主サイリスタ7のアノード電流が該サイリスタの
保持電流以下になるまでのターン・オン状態が維
持される。このような作用から、いつたん電源投
入した後は、サイリスタのゲートターン・オン電
流とサイリスタの保持電流とで決まる負荷電流の
値により自動的にオン・オフを繰返すことにな
る。すなわち、軽負荷時(サイリスタの保持電流
以下になると)、サイリスタは再びオフ状態にな
るが、この時の抵抗6の消費電流は少なく、また
重負荷に移行すると主サイリスタ7がターン・オ
ンするに充分なゲート電流が流れ、再び主サイリ
スタ7はオンとなる。例えば、一般的には主サイ
リスタ7のゲート電流としては35〜36mA程度は
必要であるが、本実施例のようなサイリスタ2段
構成とすると、副サイリスタ20のゲート電流は
0.5mA程度で充分である。前述の如く、35mA
程度の主サイリスタ7のゲート電流は抵抗6の電
圧降下によつて供給されるから、実質的にはこの
サイリスタを制御するために必要な電流は0.5m
A程度ということになり、省電力化が可能である
し、平滑コンデンサ4から起動信号を得ることも
可能となるのである。
This circuit operates as follows. When power-up is initiated by turning on switch 2,
The alternating current power is rectified by the rectifier diode bridge 3, and charges are accumulated in the smoothing capacitor 4. The rush current (rush current) during this period is limited by the rush current limiting resistor 6. The resistance value of this inrush current limiting resistor 6 depends on the conditions of use, the capacity of the smoothing capacitor, etc., but a value such as 4.7Ω is usually selected, for example. After being delayed by the delay integration circuit 23 consisting of the resistor 21 and the capacitor 22 for the time necessary to charge the smoothing capacitor 4 with their time constants, the gate current is supplied to the gate of the sub-thyristor 20, and the gate current is supplied to the gate of the sub-thyristor 20. turn on. At this time, the anode current of the sub-thyristor 20 flows due to the voltage drop across the rush current limiting resistor 6 caused by the slight charging current of the smoothing capacitor 4 and the current flowing through the load 5 . As described above, since the cathode of the sub-thyristor 20 is connected to the gate of the main thyristor 7, the gate of the main thyristor 7 is turned on. At the same time, most of the current flowing through the inrush current limiting resistor 6 becomes an anode current of the main thyristor 7, and both ends of the inrush current limiting resistor 6 become in a state similar to being short-circuited. As a result, the anode current of the sub-thyristor 20, that is, the gate current of the main thyristor 7, decreases;
The turned-on state is maintained until the anode current of the main thyristor 7 becomes equal to or less than the holding current of the thyristor. Because of this effect, once the power is turned on, the device automatically repeats on and off depending on the value of the load current determined by the gate turn-on current of the thyristor and the holding current of the thyristor. In other words, when the load is light (when the current drops below the holding current of the thyristor), the thyristor turns off again, but the current consumption of the resistor 6 at this time is small, and when the load shifts to a heavy load, the main thyristor 7 turns on. Sufficient gate current flows and the main thyristor 7 is turned on again. For example, in general, the gate current of the main thyristor 7 is required to be about 35 to 36 mA, but in the case of a two-stage thyristor configuration as in this embodiment, the gate current of the sub-thyristor 20 is
Approximately 0.5mA is sufficient. As mentioned above, 35mA
Since the gate current of the main thyristor 7 is supplied by the voltage drop across the resistor 6, the current required to control this thyristor is essentially 0.5m.
This means that power consumption can be reduced, and it is also possible to obtain a starting signal from the smoothing capacitor 4.

図示していないが、主サイリスタ7のゲートの
終端抵抗24と並列にノイズサプレツサ用のコン
デンサを挿入すると、細いパルスノイズによつて
サイリスタがターン・オンするのをより完全に抑
えることができる。また、副サイリスタ20のア
ノード側にアノード電流の制限抵抗と逆流阻止ダ
イオードとの直列回路を挿入するのが好ましい。
ダイオードが無いと、軽負荷時に、ゲート電流が
アノード側に流れるが、素子にはこの電流に関す
る保障はなされておらず、ダイオードを挿入する
ことによつてゲート電流のアノード側への流れ込
みを阻止できるからである。
Although not shown, if a noise suppressor capacitor is inserted in parallel with the termination resistor 24 at the gate of the main thyristor 7, it is possible to more completely suppress the thyristor from turning on due to thin pulse noise. Furthermore, it is preferable to insert a series circuit of an anode current limiting resistor and a reverse current blocking diode on the anode side of the sub-thyristor 20.
If there is no diode, the gate current will flow to the anode side at light loads, but there is no guarantee for this current in the device, so inserting a diode can prevent the gate current from flowing to the anode side. It is from.

主サイリスタ7を駆動するスイツチング素子と
しては、第3図に示すようにトランジスタ20′
を用いることも可能である。なぜならば、主サイ
リスタ7は、いつたんターン・オンした後は、そ
の保持電流以上のアノード電流が流れてさえいれ
ば、ゲート電流が無くなつてもターン・オンしつ
づけるからである。
As a switching element for driving the main thyristor 7, a transistor 20' is used as shown in FIG.
It is also possible to use This is because, once the main thyristor 7 is turned on, it will continue to be turned on even if the gate current disappears, as long as an anode current greater than the holding current flows.

以上、本発明の好ましい実施例について説明し
たが、本発明を具体化する際には、本発明の範囲
内で様々な変更が可能であること言うまでもな
い。
Although preferred embodiments of the present invention have been described above, it goes without saying that various changes can be made within the scope of the present invention when implementing the present invention.

本発明は上記のように構成したサイリスタ制御
回路であるから、消費電流が低減され高効率とな
るし、トランスが不要となるため装置の小型化、
簡素化、低廉化を図ることができるし、入力電圧
の変動やサイリスタの温度特性の影響を受けるこ
となく確実にサイリスタのゲート制御が可能であ
るなど数々のすぐれた効果を有するものである。
Since the present invention is a thyristor control circuit configured as described above, current consumption is reduced and efficiency is high, and a transformer is not required, so the device can be miniaturized.
It has many excellent effects, such as being able to simplify and reduce costs, and also enable reliable gate control of the thyristor without being affected by input voltage fluctuations or the temperature characteristics of the thyristor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来技術を示す回路図、第2図は本発
明の一実施例を示す回路図、第3図は本発明の他
の実施例の要部説明図である。 1……交流電源、2……スイツチ、3……整流
ダイオードブリツジ、4……平滑コンデンサ、5
……負荷、6……突入電流制限抵抗、7……主サ
イリスタ、20……副サイリスタ、20′……ト
ランジスタ、23……遅延積分回路。
FIG. 1 is a circuit diagram showing a conventional technique, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is an explanatory diagram of main parts of another embodiment of the present invention. 1... AC power supply, 2... Switch, 3... Rectifier diode bridge, 4... Smoothing capacitor, 5
...Load, 6...Inrush current limiting resistor, 7...Main thyristor, 20...Sub-thyristor, 20'...Transistor, 23...Delay integration circuit.

Claims (1)

【特許請求の範囲】 1 コンデンサ入力型の整流平滑回路に直列に接
続された突入電流制限抵抗に並列に接続される短
絡用サイリスタを制御する回路であつて、 前記短絡用サイリスタのアノードとゲート間に
入・出力端子が接続されたスイツチング素子と、 前記整流平滑回路と前記スイツチング素子の制
御端子との間に直列に接続された抵抗と、前記ス
イツチング素子の制御端子と出力端子の間に並列
に接続されたコンデンサからなり、前記スイツチ
ング素子を前記整流平滑回路の電源投入後に遅延
させてオンする遅延積分回路とを備え、 前記短絡用サイリスタがターン・オンしていな
いときの前記突入電流制限抵抗の電圧降下により
前記スイツチング素子を介して前記短絡用サイリ
スタのゲート電流を供給し、前記短絡用サイリス
タをターン・オンさせることを特徴とする突入電
流制限回路におけるサイリスタ制御回路。 2 前記スイツチング素子がサイリスタまたはト
ランジスタであることを特徴とする特許請求の範
囲第1項記載のサイリスタ制御回路。
[Scope of Claims] 1. A circuit for controlling a short-circuiting thyristor connected in parallel to an inrush current limiting resistor connected in series to a capacitor-input type rectifying and smoothing circuit, the circuit comprising: a switching element having input/output terminals connected to the switching element; a resistor connected in series between the rectifying and smoothing circuit and a control terminal of the switching element; and a resistor connected in parallel between the control terminal and the output terminal of the switching element. and a delay integrating circuit that turns on the switching element with a delay after the power is turned on to the rectifying and smoothing circuit, the circuit comprising a connected capacitor; A thyristor control circuit in an inrush current limiting circuit, characterized in that a voltage drop supplies a gate current to the shorting thyristor via the switching element to turn on the shorting thyristor. 2. The thyristor control circuit according to claim 1, wherein the switching element is a thyristor or a transistor.
JP10973481A 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit Granted JPS5812571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10973481A JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10973481A JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Publications (2)

Publication Number Publication Date
JPS5812571A JPS5812571A (en) 1983-01-24
JPH0258860B2 true JPH0258860B2 (en) 1990-12-10

Family

ID=14517882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10973481A Granted JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Country Status (1)

Country Link
JP (1) JPS5812571A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162835A (en) * 1988-02-08 1992-11-10 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US4977423A (en) * 1988-02-08 1990-12-11 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5214465A (en) * 1988-02-08 1993-05-25 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220664B2 (en) * 1973-09-26 1977-06-04

Also Published As

Publication number Publication date
JPS5812571A (en) 1983-01-24

Similar Documents

Publication Publication Date Title
US5282126A (en) Start circuit for a switched mode power supply
JP2628642B2 (en) Automatic voltage switching power supply
US6493245B1 (en) Inrush current control for AC to DC converters
JP2000023357A (en) Inrush current limiter for power circuit
JPH0464209B2 (en)
US5526221A (en) Degaussing circuit
JPS5812571A (en) Thyristor control circuit in rush current limiting circuit
JPS61244271A (en) Switching regulator
JPH08182187A (en) Inrush current suppression power supply circuit
JPH0124029B2 (en)
JPS61132079A (en) Dc power source
JPH0749539Y2 (en) Switching power supply
JPH08280172A (en) Dummy load circuit for switching power supply
JPH0534799B2 (en)
JPS6377383A (en) Starting circuit
JPH0556641A (en) Switching power supply
JPS635434Y2 (en)
JP3090299B2 (en) Power supply circuit
JPS5842994B2 (en) Horizontal oscillation circuit power supply
JPS6022573B2 (en) Inrush current limit circuit
JPH05284748A (en) Rectifier
JPH0510520Y2 (en)
JP2540953Y2 (en) AC load power control circuit
JPS5838414Y2 (en) switching regulator device
JPH065346U (en) Charge control circuit