JPH0258876A - Manufacture of substrate for solar cell and solar cell - Google Patents
Manufacture of substrate for solar cell and solar cellInfo
- Publication number
- JPH0258876A JPH0258876A JP63209528A JP20952888A JPH0258876A JP H0258876 A JPH0258876 A JP H0258876A JP 63209528 A JP63209528 A JP 63209528A JP 20952888 A JP20952888 A JP 20952888A JP H0258876 A JPH0258876 A JP H0258876A
- Authority
- JP
- Japan
- Prior art keywords
- etch
- substrate
- solar cell
- thin film
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、テクスチャー構造を有する太陽電池用基板の
製造方法、ならびに太陽電池に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a substrate for a solar cell having a textured structure, and to a solar cell.
[従来の技術]
太陽電池は、ガラス基板に設けられる透明導電膜上に光
電変換を行なう半導体層を形成し、この半導体層上に導
電膜を積層することにて構成される。[Prior Art] A solar cell is constructed by forming a semiconductor layer that performs photoelectric conversion on a transparent conductive film provided on a glass substrate, and laminating a conductive film on this semiconductor layer.
従来、太陽電池用基板として、基板表面を凹凸化して光
閉じ込め性を向上したものが、例えば特開昭82−98
677号公報に開示されている。特開昭62−98f1
77号公報に記載のものは、平板ガラスと微粉末ガラス
を溶着し、表面に凹凸のあるガラス基板な得るようにし
たものである。Conventionally, substrates for solar cells have been made with uneven surfaces to improve light confinement, as disclosed in Japanese Patent Laid-Open No. 82-98, for example.
It is disclosed in Japanese Patent No. 677. JP-A-62-98f1
The one described in Japanese Patent No. 77 is a glass substrate having an uneven surface by welding flat glass and finely powdered glass.
[発明が解決しようとする課題]
しかしながら、上記従来の表面に凹凸のあるガラス基板
には以下の如くの問題点がある。[Problems to be Solved by the Invention] However, the conventional glass substrate having an uneven surface has the following problems.
■凹凸形状が不均一であり、凹凸形状の再現性及び制御
性が悪い。■The uneven shape is non-uniform, and the reproducibility and controllability of the uneven shape is poor.
■上記■の結果として、光閉じ込め性の向上に限界があ
り、ひいては光電変換効率の向上に限界がある。(2) As a result of (2) above, there is a limit to the improvement of optical confinement properties, and thus there is a limit to the improvement of photoelectric conversion efficiency.
本発明は、基板表面に再現性と制御性の良い凹凸形状を
形成し、光電変換効率の高い太陽電池を構成することを
目的とする。An object of the present invention is to form a concavo-convex shape with good reproducibility and controllability on the surface of a substrate, and to construct a solar cell with high photoelectric conversion efficiency.
請求項1に記載の太陽電池用基板製造方法は。 The method for manufacturing a solar cell substrate according to claim 1.
(100)の結晶方位を有する結晶シリコンを化学的に
処理して結晶シリコンの表面にエッチビットを形成せし
めた後、上記エッチビットのパターンを加熱下で低融点
ガラスの表面に転写するようにしたものである。After chemically treating crystalline silicon having a (100) crystal orientation to form etch bits on the surface of the crystalline silicon, the pattern of the etch bits was transferred to the surface of low-melting glass under heating. It is something.
請求項2に記載の太陽電池は、結晶シリコンのエッチビ
ットが低融点ガラスの表面に転写されてなる基板と、上
記基板のエッチビットが形成された表面に設けられる透
明導電膜と、上記透明導電膜の表面に設けられて光電変
換を行なう半導体層と、上記半導体層の表面に設けられ
る導電膜とを有してなるようにしたものである。The solar cell according to claim 2 includes: a substrate formed by transferring crystalline silicon etch bits onto a surface of low-melting glass; a transparent conductive film provided on the surface of the substrate on which the etch bits are formed; and the transparent conductive film. The device includes a semiconductor layer provided on the surface of a film to perform photoelectric conversion, and a conductive film provided on the surface of the semiconductor layer.
本発明の基板は表面にエッチビットの凹凸を有する原版
を用いて型押しくプレス)することによってまたはロー
ル上にセットし基板となり得るガラスの圧延時等、適当
な条件下で上記エッチビットのパターンを転写すること
によって得られる。The substrate of the present invention can be produced by applying the pattern of the etch bits under appropriate conditions, such as by pressing an original plate having etch bits on its surface or by setting it on a roll and rolling glass that can be used as a substrate. obtained by transcribing.
次に本発明の基板を製造する方法を詳述する。Next, a method for manufacturing the substrate of the present invention will be described in detail.
本発明におけるエッチビットの母型を有する結晶シリコ
ンとして、本発明では(+00)の結晶方位を有する結
晶シリコンをKO)lの如き強アルカリ等で化学処理し
て、表面にピラミッド状のエッチビットを形成せしめた
結晶シリコンを使用する。In the present invention, as the crystalline silicon having the matrix of the etch bits, in the present invention, crystalline silicon having the (+00) crystal orientation is chemically treated with a strong alkali such as KO) to form pyramid-shaped etch bits on the surface. Use formed crystalline silicon.
この場合のエッチビットの深さは処理条件により調節す
ることができるが、0.1〜2.Oit層、特に太陽電
池として使用する上からは、0.2〜0.5ル暑とする
ことが好ましい、また、ここで使用する結晶シリコンの
厚さは、約0.1〜2.0+m曹とすることが取り扱い
上好ましい。The depth of the etch bit in this case can be adjusted depending on the processing conditions, but may be 0.1 to 2. The thickness of the Oit layer, especially when used as a solar cell, is preferably 0.2 to 0.5 m thick, and the thickness of the crystalline silicon used here is approximately 0.1 to 2.0 m thick. It is preferable for handling.
上記の如くして得られたエッチビット上に、スパッタリ
ング、CVD法等により、結晶シリコンより高い硬度の
材料からなる薄膜を形成する。このような材料としては
、Tie 、ダイヤモンド。A thin film made of a material harder than crystalline silicon is formed on the etch bit obtained as described above by sputtering, CVD, or the like. Such materials include Tie, diamond.
TiB2、ZrB2等の高い硬度と耐熱性を有する材料
が挙げられる。これらのうち、特にTiC及びTiB2
の薄膜が好ましい。薄膜の厚さは 1」以4二、好まし
くは5〜2Qp+sとする。Examples include materials having high hardness and heat resistance, such as TiB2 and ZrB2. Among these, especially TiC and TiB2
A thin film of is preferred. The thickness of the thin film is 1" to 42, preferably 5 to 2Qp+s.
次に、ガラス系接着剤等を用い、ステンレスなどの保持
材料と、高硬度の材料(エッチビットのない面すなわち
上面)とを接着する。その後ラッピング及びエツチング
処理を行なって結晶シリコンを除去し、転写用の原版を
作製する。Next, a holding material such as stainless steel and a highly hard material (the surface without the etch bit, that is, the top surface) are bonded using a glass adhesive or the like. Thereafter, lapping and etching are performed to remove the crystalline silicon, and an original plate for transfer is produced.
転写用原版とガラス基板を圧着して得られた基板表面の
エッチビット面には、プラズマCVD法などにより非晶
質シリコンを初め、多結晶シリコン、微結晶シリコン等
の公知の光電変換層、好ましくは非晶質シリコン層、多
結晶シリコン層、等を形成せしめ、その上にITO等の
透明電極を設けて太陽電池とすることができる。光電変
換層の表面は基板のエッチビー、トを有しているので、
従来の太陽電池よりも光電変換効率を約10〜40%増
加させることができる。The etch bit surface of the substrate surface obtained by pressing the transfer master plate and the glass substrate is coated with a known photoelectric conversion layer such as amorphous silicon, polycrystalline silicon, microcrystalline silicon, etc., preferably by plasma CVD method. A solar cell can be obtained by forming an amorphous silicon layer, a polycrystalline silicon layer, etc., and providing a transparent electrode such as ITO thereon. Since the surface of the photoelectric conversion layer has the etched edges of the substrate,
Photoelectric conversion efficiency can be increased by about 10-40% over conventional solar cells.
本発明の太陽電池はプラズマCVD装置により製造され
る。The solar cell of the present invention is manufactured using a plasma CVD apparatus.
本発明の太陽電池において、シリコン原子を有する原料
を使用して製造される当該原料としてはシラy [(S
i)nH2n+z 、nは1または2]及び/または
一般式 5iHo−sX今〜1(x:ハロゲン原子)で
表わされるハロゲン化シランのいずれか、または、これ
らのうちの任意の2種以上の混合ガスを意味するが、中
でもシランSiH<及び/またはXが塩素またはフッ素
のハロゲン化シランが好ましく特にS ! H4、S
i 82 F2またはSiF+が好ましい。In the solar cell of the present invention, the raw material produced using a raw material having silicon atoms is Si[(S
i) nH2n+z, n is 1 or 2] and/or any of the halogenated silanes represented by the general formula 5iHo-sX-1 (x: halogen atom), or a mixture of two or more of these Among them, silane SiH < and/or halogenated silane in which X is chlorine or fluorine is preferred, especially S! H4, S
i 82 F2 or SiF+ is preferred.
また、ドーパントは、周知の如く半導体をp型またはn
型にするために用いる物質であり、p型にする場合には
元素周期率表の第■族元素であり、n型にする場合には
第V族の元素である0本発明においては、これらのドー
パントを単体蒸気及び/または気体化合物として、原料
ガス中にドーパントガスとして混在せしめる。これらの
ドーパントガスとしては、例えばB2HE、 BF3
。In addition, as is well known, dopants make semiconductors p-type or n-type.
It is a substance used for forming a type, and when forming a p-type, it is an element from group Ⅰ of the periodic table of elements, and when forming an n-type, it is an element from group V. The dopant is mixed in the raw material gas as a dopant gas as a single vapor and/or a gaseous compound. Examples of these dopant gases include B2HE, BF3
.
PH3,PF3等を挙げることができる。Examples include PH3 and PF3.
ドーパントガスは、シリコン原子を有する原料に対して
ガス比で10 容量%〜1容量%混在せしめる。The dopant gas is mixed in a gas ratio of 10% to 1% by volume with respect to the raw material containing silicon atoms.
本発明におけるプラズマとは、反応ガスを電磁場中で放
電せしめたプラズマ状態を意味する。In the present invention, plasma refers to a plasma state in which a reactive gas is discharged in an electromagnetic field.
原料であるケイ素化合物の水素及び/または希ガスによ
る希釈率は、本発明においては30倍以上であるが、こ
れは反応容器内での前記ケイ素化合物の分圧Pと水素等
の希釈ガスの分圧P(H2)とがP(H2) / P>
30であることを意味する0本発明においては特に50
0≧P()12) / P>30の範囲に調整されるこ
とが望ましく、この範囲の反応ガスを使用することによ
り、得られるシリコン薄膜中の結晶性を高めることがで
きる一方、P(H2) / P<30では結晶性が低下
し、P(H2) / P > 500では成膜速度が低
下するので好ましくない。In the present invention, the dilution ratio of the raw material silicon compound with hydrogen and/or noble gas is 30 times or more, but this is due to the partial pressure P of the silicon compound in the reaction vessel and the dilution ratio of the diluent gas such as hydrogen. Pressure P(H2) and P(H2)/P>
0 means 30 In the present invention, especially 50
It is desirable to adjust the range of 0≧P()12)/P>30, and by using a reaction gas in this range, the crystallinity in the obtained silicon thin film can be increased, while P(H2 )/P<30, the crystallinity decreases, and P(H2)/P>500, the film formation rate decreases, which is not preferable.
例えば、P(H2) / p=sooの場合の成膜速度
はP(H2) / P=30の場合の成膜速度の1/l
Oと低下する。For example, the deposition rate when P(H2)/p=soo is 1/l of the deposition rate when P(H2)/P=30.
It decreases to O.
本発明においては1反応室内の圧力を1Torr以J:
、1気圧以下とする。In the present invention, the pressure in one reaction chamber is set to 1 Torr or more:
, 1 atm or less.
反応室内の圧力がITarr未渦の場合には、減圧度の
増大とともに、得られたシリコン薄膜層がアモルファス
化する傾向が強く、また1気圧を越える場合にはプラズ
マを発生させるためにかなりの高電圧を必要としたりす
る等、実用上安定したプラズマを得ることはできず、本
発明の目的に対しては不適当である0本発明においては
、特に2〜50Torrとすることが好ましい。When the pressure inside the reaction chamber is not vortexed by ITarr, the obtained silicon thin film layer tends to become amorphous as the degree of pressure reduction increases, and when it exceeds 1 atm, the pressure must be considerably high to generate plasma. In the present invention, it is particularly preferable to set the temperature to 2 to 50 Torr, which is unsuitable for the purpose of the present invention because it is impossible to obtain a practically stable plasma due to the need for voltage.
また、アモルファスシリコンのpin接合は、前記のプ
ラズマCVD法において、基板温度100〜300℃、
かつ反応圧力10mTorr 〜10Torr、電力密
度0.01〜0.05w/cm2の条件を採用すること
により形成することができる。膜厚は、例えば2層ニー
100〜300人、 1層: 1,000 〜5,00
0 A 、 n層:100〜400人とされる。な
お、1層は通常ドーパントを含まないが、ドーパント儂
度がグレイディトに変化するように形成することもでき
る。In addition, in the plasma CVD method described above, a pin junction of amorphous silicon is formed at a substrate temperature of 100 to 300°C.
It can be formed by adopting conditions of a reaction pressure of 10 mTorr to 10 Torr and a power density of 0.01 to 0.05 w/cm<2>. The film thickness is, for example, 2 layers: 100 to 300 people, 1 layer: 1,000 to 5,000 people
0 A, N layer: Estimated to be 100 to 400 people. Note that one layer usually does not contain a dopant, but it can also be formed so that the degree of dopant changes to a gradient.
基板とへPNまたはpin接合を設けたあと、透明導電
膜または金属くし電極あるいは両者を形成することがで
きる。透明導電膜としては、酸化スズまたは ITO(
インジウム会スズ酸化物)が採用される。これらの透明
導電膜はスプレー法やスパッタ法により製膜される。膜
厚は、 500〜5,0OOA程度が好ましい、なお、
光入射側のP+層、N+層の抵抗が充分に低い場合には
、透明導電膜を製膜する必要がない。After providing a PN or pin junction to the substrate, a transparent conductive film and/or metal comb electrodes can be formed. As a transparent conductive film, tin oxide or ITO (
Indium-tin oxide) was adopted. These transparent conductive films are formed by a spray method or a sputtering method. The film thickness is preferably about 500 to 5,000 A.
If the resistance of the P+ layer and N+ layer on the light incident side is sufficiently low, there is no need to form a transparent conductive film.
[作用] 本発明によれば以下の作用がある。[Effect] According to the present invention, there are the following effects.
■基板表面に形成される凹凸形状は、結晶シリコンのピ
ラミッド型エッチビット(数100OAの凹凸)を母型
としているので、形状均一である。(2) The uneven shape formed on the substrate surface is uniform because the matrix is a crystalline silicon pyramid-shaped etch bit (irregularities of several hundred OA).
■結晶性シリコンのピラミッド型エッチピー2トを備え
た原版を上記■の母型として用いることができ、基板表
面に形成される凹凸形状の再現性が良い。(2) An original plate having a pyramid-shaped etch plate made of crystalline silicon can be used as the matrix for (2) above, and the reproducibility of the uneven shape formed on the substrate surface is good.
■結晶シリコンのピラミッド型エッチビット形状の調整
により、基板表面に形成される凹凸形状の制御性が良い
。■By adjusting the pyramid-shaped etch bit shape of crystalline silicon, the uneven shape formed on the substrate surface can be easily controlled.
■上記■〜■の結果として、入射する太陽光が太陽電池
内に有効に閉じ込められ、通常よりも膜厚が薄くても光
電変換効率の高い太陽電池を構成できる。(2) As a result of (1) to (2) above, incident sunlight is effectively confined within the solar cell, and a solar cell with high photoelectric conversion efficiency can be constructed even if the film thickness is thinner than usual.
■光電変換を行なう半導体層が多結晶シリコン薄膜であ
る場合には、多結晶シリコン薄膜型太陽電池の光閉じ込
め性を実現できる。また、基板表面に設けた凹凸構造の
存在により、多結晶シリコン薄膜の付着性を向上し、太
陽電池の製造性が良好となる。(2) When the semiconductor layer that performs photoelectric conversion is a polycrystalline silicon thin film, the light confinement properties of a polycrystalline silicon thin film solar cell can be achieved. In addition, the presence of the uneven structure provided on the substrate surface improves the adhesion of the polycrystalline silicon thin film and improves the manufacturability of the solar cell.
■光電変換を行なう半導体層が非晶質シリコン薄膜であ
る場合には、非晶質シリコン薄膜型太陽電池の光閉じ込
め性を実現できる。(2) When the semiconductor layer that performs photoelectric conversion is an amorphous silicon thin film, the light confinement properties of an amorphous silicon thin film solar cell can be achieved.
■光電変換を行なう半導体層が多結晶シリコン薄膜と非
晶質シリコン薄膜の複合体からなる場合には、上記■と
■の組合わせの作用を得ることができる。また、上記■
、■よりも高い光電変換効率を達成できる。(2) When the semiconductor layer that performs photoelectric conversion is composed of a composite of a polycrystalline silicon thin film and an amorphous silicon thin film, the effects of the combination of (1) and (2) described above can be obtained. Also, above ■
, ■Higher photoelectric conversion efficiency can be achieved than in .
[実施例]
第1図は本発明の第1実施例に係る多結晶シリコン薄膜
型太陽電池の製造工程を示す模式図、第2図は本発明の
第2実施例に係る非晶質シリコン薄膜型太陽電池を示す
模式図である。[Example] Fig. 1 is a schematic diagram showing the manufacturing process of a polycrystalline silicon thin film solar cell according to a first embodiment of the present invention, and Fig. 2 is a schematic diagram showing a manufacturing process of a polycrystalline silicon thin film type solar cell according to a second embodiment of the present invention. FIG. 2 is a schematic diagram showing a type solar cell.
(第1実施例)
第1図に示した多結晶シリコン薄膜型太陽電池lOは、
基板(ガラス)11と、導電膜(ステンレス鋼)12と
、多結晶シリコン薄膜13A(半導体層)と、ITO1
4(透明導電膜)の積層構造からなる。(First Example) The polycrystalline silicon thin film solar cell lO shown in FIG.
A substrate (glass) 11, a conductive film (stainless steel) 12, a polycrystalline silicon thin film 13A (semiconductor layer), and an ITO 1
It consists of a laminated structure of 4 (transparent conductive films).
上記太陽電池10の具体的構成及びその製造方法は以下
のとおりである。The specific structure of the solar cell 10 and its manufacturing method are as follows.
■本発明におけるエッチビットの母型を有する結晶シリ
コンとして、本発明では(+00)の結晶方位を有する
結晶シリコンウェハ15を用いた(第1図(A)参照)
。■ In the present invention, a crystalline silicon wafer 15 having a (+00) crystal orientation is used as the crystalline silicon having the matrix of the etch bit in the present invention (see FIG. 1(A)).
.
■この結晶シリコンウェハは10pm以下のダイヤモン
ドペーストで表面を研磨せしめられ(第1図1)参照)
、さらにこの表面を[エチレンジアミン(E D A)
+ピロカテコール+水]の50〜90℃の溶液で化学処
理され、表面にピラミッド状のエッチビットを形成せし
められる(第1図(C)参照)、この場合のエッチビー
/ )の深さは処理条件により調節できるが、0.1〜
2.0gm、特に太陽電池として使用する上から、0.
2〜0.5g、mとすることが好ましい、また、ここで
使用する結晶シリコンの厚さは、約0.1〜2.0鳳真
とすることが取り扱い上好ましい。■The surface of this crystalline silicon wafer is polished with a diamond paste of 10 pm or less (see Figure 1 1))
, further this surface was treated with [ethylenediamine (EDA)
+ pyrocatechol + water] at a temperature of 50 to 90°C to form pyramid-shaped etch bits on the surface (see Figure 1 (C)). It can be adjusted depending on the conditions, but from 0.1 to
2.0 gm, especially for use as solar cells, and 0.0 gm.
The thickness of the crystalline silicon used here is preferably about 0.1 to 2.0 mm for handling reasons.
■上記結晶シリコンのエッチビットのパターンを、50
0〜800℃の加熱下で、低融点ガラスの表面に転写し
て基板11を得る(第1図(D)参照)。■The pattern of the etched bits of the crystalline silicon is 50
The substrate 11 is obtained by transferring it onto the surface of low-melting glass under heating at 0 to 800°C (see FIG. 1(D)).
基板11に転写されたエッチビットを走査型電子顕微鏡
を用いて観察したところ、結晶シリコンのエッチビット
がそのまま転写されていることを確認することができた
。When the etch bits transferred to the substrate 11 were observed using a scanning electron microscope, it was confirmed that the etch bits of crystalline silicon were transferred as they were.
■上記基板11のエッチビットが形成された表面にステ
ンレス鋼(Affi等の他の金属でも良い)を蒸着して
導電11112を形成する(第1図(E)参照)。(2) Stainless steel (other metals such as Affi may also be used) is deposited on the surface of the substrate 11 on which the etch bits are formed to form a conductive layer 11112 (see FIG. 1(E)).
■上記導電膜12の表面にプラズマCVD法により下記
の条件にて多結晶シリコン薄膜13Aを形成する(第1
図(F)参照)。■A polycrystalline silicon thin film 13A is formed on the surface of the conductive film 12 by plasma CVD under the following conditions (first
(See figure (F)).
N十層: PH30,04SC:CM、SiH* 2
SC(Jl 、 SiF420SCCM、 H211
005CC(7)混合ガスを2Torr テ反応槽に流
し、基板湿度250℃とし、0.5冒/C■2の電力密
度で放電して、上記導電膜12の上に約1000Aの多
結晶シリコン層を形成した。N 10 layer: PH30,04SC:CM, SiH*2
SC(Jl, SiF420SCCM, H211
005CC(7) Mixed gas is flowed into a 2 Torr reaction tank, the substrate humidity is set to 250°C, and discharge is performed at a power density of 0.5 CC/C2 to form a polycrystalline silicon layer of about 1000 A on the conductive film 12. was formed.
N−層: SiH+ 2SCC!l、 5iF
430SC:CM。N-layer: SiH+ 2SCC! l, 5iF
430SC:CM.
H211005CCの混合ガスを2Torrで反応槽に
流し、基板温度250℃とし、 Q、5W/cm2の電
力密度で放電して、上記N土層上に約5ル諺の多結晶シ
リコン層を形成した。A mixed gas of H211005CC was flowed into the reaction tank at 2 Torr, the substrate temperature was set at 250° C., and discharge was performed at a power density of Q, 5 W/cm 2 to form a polycrystalline silicon layer of approximately 5 Torr on the N soil layer.
P土層: BF30.04SCCM、 Si)!4
2SCCM 、 SiF+20S(C:M、 82
lOQsccMの混合ガスを2Tarrで反応槽に流し
、基板温度200℃とし、0.5W/c■2の電力密度
で放電して、上記N−層上に約1000人の多結晶シリ
コン層を形成した。P soil layer: BF30.04SCCM, Si)! 4
2SCCM, SiF+20S (C:M, 82
A mixed gas of 1OQsccM was flowed into the reaction tank at 2 Tarr, the substrate temperature was set to 200°C, and a power density of 0.5 W/c 2 was discharged to form a polycrystalline silicon layer of about 1000 on the N-layer. .
■さらに、上記多結晶シリコン薄膜13AのP土層上に
、電子ビーム蒸着法により、■TO約1000Aを積層
し、透明導電膜とした(第1図(F)参照)。(2) Further, on the P soil layer of the polycrystalline silicon thin film 13A, approximately 1000 A of (1) TO was laminated by electron beam evaporation to form a transparent conductive film (see FIG. 1(F)).
以上の如くして得られた太陽電池を、AMI:100厘
W/c腸2のソーラーシュミレータ−を用し1て電流−
電圧測定を行なった結果、vOCは0.58V、Jsc
は17.8mA/ am2. F Fは0.68であ
り、光電変換効率ηは7.02%と良好であった。The solar cell obtained as described above was heated using a solar simulator with an AMI of 100 W/c at a current of -
As a result of voltage measurement, vOC is 0.58V, Jsc
is 17.8mA/am2. F F was 0.68, and photoelectric conversion efficiency η was 7.02%, which was good.
また、この太陽電池の表面反射特性を測定したところ、
全波長域にわたって反射率が低減しており、光閉じ込め
が実現されていることが判明した。In addition, when we measured the surface reflection characteristics of this solar cell, we found that
It was found that the reflectance was reduced over the entire wavelength range, indicating that optical confinement was achieved.
(第2実施例)
第2図に示した非晶質シリコン薄膜型太陽電池20は、
基板(ガラス)11と、導電膜(ステンレス鋼)12と
、非晶質シリコン薄膜13B(半導体層)と、ITO1
4(透明4劃1の積層構造からなる。(Second Example) The amorphous silicon thin film solar cell 20 shown in FIG.
A substrate (glass) 11, a conductive film (stainless steel) 12, an amorphous silicon thin film 13B (semiconductor layer), and an ITO 1
4 (consisting of a laminated structure of 4 transparent layers and 1).
」−記太陽電池20の具体的構成及びその製造方法は以
下のとおりである。The specific structure of the solar cell 20 and its manufacturing method are as follows.
基板11、導電fi12の構成及びその製造過程は上述
した第1実施例の工程■〜■と同じである。The structure of the substrate 11 and the conductive fi 12 and the manufacturing process thereof are the same as steps 1 to 2 of the first embodiment described above.
非晶質シリコン薄膜13Bは、上記導電!1112の表
面に以下の条件にて形成された。The amorphous silicon thin film 13B is electrically conductive! It was formed on the surface of 1112 under the following conditions.
1層; PH3: SiH4: H2=0.01
: 1 : 30の混合ガスを101)+Torr、
20SCCNの流量で反応槽に流し、O,I3W/c■
2の電力密度で放電して200℃の上記基板上にPをド
ープした非晶質シリコン層を約300人形成させた。1 layer; PH3: SiH4: H2=0.01
: 1 : 30 mixed gas 101) + Torr,
Flow into the reaction tank at a flow rate of 20SCCN, O,I3W/c■
Approximately 300 people formed an amorphous silicon layer doped with P on the substrate at 200° C. by discharging at a power density of 2.
1層; SiH+ガスを200mTorr、30S
CCMの流量で反応槽に流し、基板温度200℃とし0
.031/c鵬2の電力密度で放電して、上記n層の上
に約5000人の非晶質シリコン層を形成させた。1 layer; SiH+ gas at 200mTorr, 30S
Flow into the reaction tank at the flow rate of CCM, and set the substrate temperature to 200℃ and 0.
.. By discharging at a power density of 031/cpeng2, an amorphous silicon layer of about 5000 layers was formed on the n-layer.
9層; 82Hs : 5i)I4: H2=
0.O05: 1 :100の混合ガスを100mTo
rr、20SCCMの流量で反応槽に流し、基板温度2
00℃とし、0.30讐/C■2の電力密度で放電して
、)記iM上にBをドープした非晶質シリコン層を約
100人形成させた。9 layers; 82Hs: 5i) I4: H2=
0. O05: 1:100 mixed gas at 100mTo
rr, flowed into the reaction tank at a flow rate of 20SCCM, and the substrate temperature was 2.
By discharging at a temperature of 00°C and a power density of 0.30/C2, the amorphous silicon layer doped with B on the iM was approximately
100 people were formed.
さらに、上記非晶質シリコン薄膜13Bのp暦の上にス
パッタリングによってITO約700人をfjt層し透
明電極とした。Furthermore, about 700 fjt layers of ITO were formed by sputtering on the amorphous silicon thin film 13B to form a transparent electrode.
以上の如くして得られた太陽電池を、AMI:100腸
W/c層2のソーラーシュミレータ−を用いて電流−電
圧測定を行なった結果、Vocは0.87ボルト、Js
cは 18.1mA/c+s2. F Fは0.70
であり、光電変換効率ηは9.8%と良好であった。As a result of current-voltage measurement of the solar cell obtained as described above using a solar simulator with AMI: 100 W/c layer 2, Voc was 0.87 volts, Js
c is 18.1mA/c+s2. FF is 0.70
The photoelectric conversion efficiency η was as good as 9.8%.
また、この太陽電池の表面反射特性を測定したところ、
全波長域にわたって反射率が低減しており、光閉じ込め
が実現されていることが判明した。In addition, when we measured the surface reflection characteristics of this solar cell, we found that
It was found that the reflectance was reduced over the entire wavelength range, indicating that optical confinement was achieved.
上記第1実施例〜第2実施例によれば以下の作用がある
。According to the first to second embodiments described above, there are the following effects.
■基板11の表面に形成される凹凸形状は、結晶シリコ
ンのピラミッド型エッチビット(数1000人の凹凸)
を母型としているので、形状均一である。■The uneven shape formed on the surface of the substrate 11 is a pyramid-shaped etch bit of crystalline silicon (the unevenness of several thousand people).
Since it is used as a matrix, the shape is uniform.
■結晶性シリコンのピラミッド型エッチビットを備えた
原版(結晶シリコンウェハー15)を上記■の母型とし
て用いることができ、基板11の表面に形成される凹凸
形状の再現性が良い。(2) An original plate (crystalline silicon wafer 15) equipped with crystalline silicon pyramid-shaped etch bits can be used as the master mold for (2) above, and the reproducibility of the uneven shape formed on the surface of the substrate 11 is good.
■結晶性シリコンのピラミッド型エッチビット形状の調
整により、基板11の表面に形成される凹凸形状の制御
性が良い。(2) By adjusting the shape of the pyramid-shaped etch bit of crystalline silicon, the uneven shape formed on the surface of the substrate 11 can be easily controlled.
■上記■〜■の結果として、入射する太陽光が太陽電池
内に有効に閉じ込められ、通常よりも膜厚が薄くても光
電変換効率の高い太陽電池を構成できる。(2) As a result of (1) to (2) above, incident sunlight is effectively confined within the solar cell, and a solar cell with high photoelectric conversion efficiency can be constructed even if the film thickness is thinner than usual.
■光電変換を行なう半導体層が多結晶シリコン薄膜13
Aである場合には、多結晶シリコン薄膜型太陽電池lO
の光閉じ込め性を実現できる。また、基板11の表面に
設けた凹凸構造の存在により、多結晶シリコン薄膜13
Aの付着性を向上し、太陽電池の製造性が良好となる。■The semiconductor layer that performs photoelectric conversion is a polycrystalline silicon thin film 13
In the case of A, polycrystalline silicon thin film solar cell lO
can achieve optical confinement. Furthermore, due to the presence of the uneven structure provided on the surface of the substrate 11, the polycrystalline silicon thin film 13
The adhesion of A is improved, and the manufacturability of solar cells is improved.
■放電変換を行なう半導体層が非晶質シリコン薄膜13
Bである場合には、非晶質シリコン薄膜型太陽電池20
の光閉じ込め性を実現できる。■The semiconductor layer that performs discharge conversion is an amorphous silicon thin film 13
In the case of B, the amorphous silicon thin film solar cell 20
can achieve optical confinement.
〔発明の効果]
以上のように本発明によれば、基板表面に再現性と制御
性の良い凹凸形状を形成し、光電変換効率の高い太陽電
池を構成することができる。[Effects of the Invention] As described above, according to the present invention, an uneven shape with good reproducibility and controllability can be formed on the substrate surface, and a solar cell with high photoelectric conversion efficiency can be constructed.
第1図は本発明の第1実施例に係る多結晶シリコン薄膜
型太陽電池の製造工程を示す模式図、第2図は本発明の
第2実施例に係る非晶質シリコン薄膜型太陽電池を示す
模式図である。
0.20.30・・・太陽電池。
l・・・基板。
2・・・道側L
3A・・・多結晶シリコン薄l1l(半導体層)、3B
・・・非晶質シリコン薄膜(半導体層)、4・・・IT
O(透明導電膜)。
代理人 弁理士 塩 川 修 治
第
図
(A)
(C)
0m玄り玄115
第
図FIG. 1 is a schematic diagram showing the manufacturing process of a polycrystalline silicon thin film solar cell according to a first embodiment of the present invention, and FIG. 2 is a schematic diagram showing the manufacturing process of a polycrystalline silicon thin film solar cell according to a second embodiment of the present invention. FIG. 0.20.30...Solar cell. l...Substrate. 2... Road side L 3A... Polycrystalline silicon thin l1l (semiconductor layer), 3B
...Amorphous silicon thin film (semiconductor layer), 4...IT
O (transparent conductive film). Agent Patent Attorney Osamu Shiokawa Diagram (A) (C) 0m Genrigen 115 Diagram
Claims (2)
学的に処理して結晶シリコンの表面にエッチビットを形
成せしめた後、上記エッチビットのパターンを加熱下で
低融点ガラスの表面に転写することを特徴とする太陽電
池用基板の製造方法。(1) After chemically treating crystalline silicon having a (100) crystal orientation to form etch bits on the surface of the crystalline silicon, the pattern of the etch bits is transferred to the surface of low melting point glass under heating. A method for manufacturing a solar cell substrate, characterized in that:
面に転写されてなる基板と、上記基板のエッチビットが
形成された表面に設けられる透明導電膜と、上記透明導
電膜の表面に設けられて光電変換を行なう半導体層と、
上記半導体層の表面に設けられる導電膜とを有してなる
ことを特徴とする太陽電池。(2) a substrate formed by transferring crystalline silicon etch bits onto the surface of low-melting point glass; a transparent conductive film provided on the surface of the substrate on which the etch bits are formed; and a transparent conductive film provided on the surface of the transparent conductive film. a semiconductor layer that performs photoelectric conversion;
A solar cell comprising a conductive film provided on the surface of the semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209528A JPH0258876A (en) | 1988-08-25 | 1988-08-25 | Manufacture of substrate for solar cell and solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209528A JPH0258876A (en) | 1988-08-25 | 1988-08-25 | Manufacture of substrate for solar cell and solar cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258876A true JPH0258876A (en) | 1990-02-28 |
Family
ID=16574283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209528A Pending JPH0258876A (en) | 1988-08-25 | 1988-08-25 | Manufacture of substrate for solar cell and solar cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258876A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244444A (en) * | 1993-02-18 | 1994-09-02 | Hitachi Ltd | Light confining structure and light receiving element using the same |
| WO2013065557A1 (en) * | 2011-11-01 | 2013-05-10 | 三菱電機株式会社 | Thin-film solar battery cell, method for manufacturing same, and integrated thin-film solar battery |
| US9059422B2 (en) | 2009-02-03 | 2015-06-16 | Kaneka Corporation | Substrate with transparent conductive film and thin film photoelectric conversion device |
-
1988
- 1988-08-25 JP JP63209528A patent/JPH0258876A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244444A (en) * | 1993-02-18 | 1994-09-02 | Hitachi Ltd | Light confining structure and light receiving element using the same |
| US9059422B2 (en) | 2009-02-03 | 2015-06-16 | Kaneka Corporation | Substrate with transparent conductive film and thin film photoelectric conversion device |
| WO2013065557A1 (en) * | 2011-11-01 | 2013-05-10 | 三菱電機株式会社 | Thin-film solar battery cell, method for manufacturing same, and integrated thin-film solar battery |
| JPWO2013065557A1 (en) * | 2011-11-01 | 2015-04-02 | 三菱電機株式会社 | THIN FILM SOLAR CELL, ITS MANUFACTURING METHOD, INTEGRATED THIN FILM SOLAR CELL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4196438A (en) | Article and device having an amorphous silicon containing a halogen and method of fabrication | |
| US7993700B2 (en) | Silicon nitride passivation for a solar cell | |
| US6326304B1 (en) | Method of manufacturing amorphous silicon based thin film photoelectric conversion device | |
| EP1189288B1 (en) | Photoelectric conversion device | |
| JPS61216489A (en) | Method for manufacturing thin film solar cells | |
| CN101842875A (en) | Plasma treatment between deposition processes | |
| CN102834930A (en) | Method of forming a negatively charged passivation layer over a diffused p-type region | |
| CN102712999B (en) | Methods of Coating Substrates | |
| JP2001085722A (en) | Method for manufacturing transparent electrode film and solar battery | |
| JPH0774378A (en) | Solar cell sheet | |
| JPS62105485A (en) | Manufacture of semiconductor substrate | |
| JPH09246577A (en) | Method for forming metal electrode of solar cell | |
| JPH0258876A (en) | Manufacture of substrate for solar cell and solar cell | |
| WO2005078154A1 (en) | Process for producing transparent conductive film and process for producing tandem thin-film photoelectric converter | |
| JPH02382A (en) | Metallic substrate for solar cell, manufacture thereof and solar cell using said metallic substrate | |
| US20110003425A1 (en) | Process for making multi-crystalline silicon thin-film solar cells | |
| JPH0329373A (en) | Amorphous solar cell | |
| JPH0477281B2 (en) | ||
| JPS63102109A (en) | Transparent conducting film | |
| JPH10190031A (en) | Solar cell and its manufacture | |
| JP4256522B2 (en) | Manufacturing method of silicon-based thin film photoelectric conversion device | |
| JP2002261312A (en) | Manufacturing method of hybrid type thin film photoelectric conversion device | |
| JPH01278782A (en) | Manufacture of photovoltaic element | |
| JPH01280365A (en) | Photoelectric transducer | |
| JP2000196122A (en) | Photovoltaic element |