JPH0258902A - 180× hybrid circuit - Google Patents

180× hybrid circuit

Info

Publication number
JPH0258902A
JPH0258902A JP21339488A JP21339488A JPH0258902A JP H0258902 A JPH0258902 A JP H0258902A JP 21339488 A JP21339488 A JP 21339488A JP 21339488 A JP21339488 A JP 21339488A JP H0258902 A JPH0258902 A JP H0258902A
Authority
JP
Japan
Prior art keywords
line
microwave
electrode
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21339488A
Other languages
Japanese (ja)
Inventor
Tsuneo Tokumitsu
恒雄 徳満
Masayoshi Aikawa
正義 相川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A T R KOUDENPA TSUSHIN KENKYUSHO KK
ATR Optical and Radio Communications Research Laboratories
Original Assignee
A T R KOUDENPA TSUSHIN KENKYUSHO KK
ATR Optical and Radio Communications Research Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A T R KOUDENPA TSUSHIN KENKYUSHO KK, ATR Optical and Radio Communications Research Laboratories filed Critical A T R KOUDENPA TSUSHIN KENKYUSHO KK
Priority to JP21339488A priority Critical patent/JPH0258902A/en
Publication of JPH0258902A publication Critical patent/JPH0258902A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

PURPOSE:To obtain a 180 deg. hybrid circuit to be miniaturized and made into a wide band by removing a lambda/4 length line as a distribution constant line. CONSTITUTION:Source electrodes S1 and S2 of field effect transistors(FET) 20 and 21 of grounded gate are commonly connected, a first microwave line 22 having a characteristic impedance ZOH is connected to both source electrodes S1 and S2, and two drain electrodes D1 and D2 of the FETs 20 and 21 are connected to a fourth microwave line 23 having a characteristic impedance ZOE. The drain electrodes are connected to second and third microwave lines 24 and 25 having a characteristic impedance ZO, respectively. Consequently, the lambda/4 length line is not needed. Thus, the 180 deg. hybrid circuit to be miniaturized and made into the wide band can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、直列分岐回路と並列分岐回路との結合により
なるマイクロe180度ハイブリッド回路に関する。以
下、マイクロ波線路とは、概ね1Gllz以上の周波数
の信号を伝送するための線路であって、コプレナ線路、
又はスロット線路等の共平面線路、並びにマイクロスト
リップ線路等をいう。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a micro e180 degree hybrid circuit formed by combining a series branch circuit and a parallel branch circuit. Hereinafter, a microwave line is a line for transmitting a signal with a frequency of approximately 1 Gllz or more, and includes a coplanar line,
Also refers to coplanar lines such as slot lines, microstrip lines, etc.

[従来の技術] 1GHzより低い周波数帯においては1802ハイブリ
ツドとして、巻線によるハイブリッドコイルが一般的に
用いられているか、その特性は1GHz以上のマイクロ
波帯において急速に悪化する。これに対し、マイクロ波
帯で動作する従来の180度ハイブリッドは受動分岐回
路を組み合わせて実現されていた。
[Prior Art] In a frequency band lower than 1 GHz, a wire-wound hybrid coil is generally used as an 1802 hybrid, and its characteristics deteriorate rapidly in a microwave band of 1 GHz or higher. In contrast, conventional 180-degree hybrids that operate in the microwave band were realized by combining passive branch circuits.

第9図は従来のマイクロ波ICにおいて一般的な180
度ハイブリッド回路の例で、(A)はラットレース形ハ
イブリッド、(B)は位相反転形ハイブリッドと呼ばれ
るものであり、マイクロ波線路として不平衡型であるマ
イクロストリップ線路を用いている。第9図(A)、(
B)において端子Eに信号を人力すると、2分岐された
信号はそれぞれλ/4長線路50.3λ/4長線路51
(または位相反転回路54)を介して端子Xlと端子x
2に互いに逆相で出力される。ここで、端子Hには同振
幅・逆位相の電界か同時に加わるため電気的に短絡とな
る。この時、端子X1および端子x2よりλ/4長線路
52.53を介して端子Hを見るインピーダンスは無限
大であるから、端子Eからの人力信号は端子I]に伝達
されないとともに、端子I(の電気的短絡状態は他の3
瑞子E、X 1.X2に何ら影響を及ぼさない。一方、
端子Hに信号を人力すると、2分岐された信号はそれぞ
れλ/4長線路52.53を介して端子x1と端子x2
に同相で出力される。ここで、端子Eには同振幅・逆1
)γ相の電界が同時に加わるため電気的に短絡となる。
Figure 9 shows a typical 180 in conventional microwave ICs.
In the examples of hybrid circuits, (A) is a rat race hybrid circuit, and (B) is a phase inversion hybrid circuit, in which an unbalanced microstrip line is used as the microwave line. Figure 9 (A), (
When a signal is manually input to terminal E in B), the two branched signals are respectively λ/4 long line 50.3 λ/4 long line 51
(or the phase inversion circuit 54) between the terminal Xl and the terminal x.
2 are output in opposite phases to each other. Here, electric fields of the same amplitude and opposite phase are simultaneously applied to the terminal H, resulting in an electrical short circuit. At this time, since the impedance of the terminal H seen from the terminals X1 and x2 through the λ/4 long line 52,53 is infinite, the human input signal from the terminal E is not transmitted to the terminal I], and the terminal I( The electrical short-circuit state of
Mizuko E, X 1. It has no effect on X2. on the other hand,
When a signal is input to terminal H, the two-branched signals are sent to terminal x1 and terminal x2 via λ/4 long lines 52 and 53, respectively.
It is output in phase with . Here, terminal E has the same amplitude and opposite 1
) An electrical short circuit occurs because the γ-phase electric field is applied at the same time.

この時、端子x1および端子x2よりλ/4長線路50
.3λ/4長線路51(または位相反転回路54)を介
して端子Eをみるインピータンスは無限大であるから、
端子Hからの入力信号は端子Eに伝達されないとともに
、端子Eの電気的短絡状態は他の3端子に何ら影響を及
ぼさない。
At this time, λ/4 long line 50 from terminal x1 and terminal x2
.. Since the impedance of looking at the terminal E through the 3λ/4 long line 51 (or phase inversion circuit 54) is infinite,
The input signal from terminal H is not transmitted to terminal E, and the electrical short-circuit state of terminal E has no effect on the other three terminals.

このように従来のマイクロ波180度バイブリソ!・回
路はr(数のλ/4長線路を組み合わせることによって
実現されていた。このため、形状・寸法か波長(周波数
)に依存して大きく、回路の小型化が困難であり、更に
、周2&1n特性も狭帯域であった。
In this way, conventional microwave 180 degree vibrissa! - The circuit was realized by combining r (number of λ/4 long lines). Therefore, it was large depending on the shape and size or wavelength (frequency), making it difficult to miniaturize the circuit, and furthermore, the circuit was The 2&1n characteristics were also narrow band.

第10図はマイクロ波IC基板の両面を利用した180
度ハイブリ、ド回路の他の従来例で、λ/4長線路によ
る形状・寸法の増大を最小限に押さえている。つまり、
逆相出力を得るために第9図で用いているλ/4長線路
と3λ/4長線路(または位相反転形刃向性結合器)の
組合せを、スロット線路によるY分岐で実現し、これに
よって、使用するλ/4長線路の数を削減している。ま
ず、信号を端子Eよりスロット線路55に入力した場合
、信号はスロット線路58および59に向けて逆相分岐
され、各々の信号はスルーホール61を介してマイクロ
ストリップ線路56.57を励振し、端子X1および端
子X2へ互いに逆相で出力される。ここで、スロット線
路58.59と裏面のマイクロストリップ線路60の交
差部との間には互いに逆位相の電界が同時に加わるから
電気的に短絡となり、したがって、λ/4長スロット線
路58.59は先端短絡の並列スタブとなり、端子Hに
は信号は伝達されない。次に、信号を端子Hから入力し
た場合には、マイクロストリップ線路60から、スルー
ホール62を介してスロット線路58.59に同相で分
配され、さらに、マイクロストリップ線路56.57を
通って端子X1および端子x2に同相て出力される。こ
こで、スロット線路55の両導体は同電位となり、信号
は々;j、i子Eに伝達されない。しかしながら、上記
の例のように回路購成を簡素化してもλ/4長線路を完
全に除去できないため、やはり、その形状・寸法の小型
化には限界かあった。
Figure 10 shows a 180 using both sides of the microwave IC board.
This is another conventional example of a multi-hybrid circuit, in which the increase in shape and dimensions due to the λ/4 long line is kept to a minimum. In other words,
The combination of the λ/4 long line and 3λ/4 long line (or phase inversion type directional coupler) used in Fig. 9 to obtain a negative phase output is realized by a Y branch using a slot line. This reduces the number of λ/4 long lines used. First, when a signal is input to the slot line 55 from the terminal E, the signal is branched in opposite phase to the slot lines 58 and 59, and each signal excites the microstrip lines 56 and 57 via the through hole 61. They are output to terminal X1 and terminal X2 in opposite phases. Here, electric fields with opposite phases are simultaneously applied between the slot line 58, 59 and the intersection of the microstrip line 60 on the back side, resulting in an electrical short circuit. Therefore, the λ/4 long slot line 58, 59 is The end becomes a parallel stub with a short circuit, and no signal is transmitted to terminal H. Next, when a signal is input from terminal H, it is distributed in phase from microstrip line 60 to slot line 58.59 via through hole 62, and further passes through microstrip line 56.57 to terminal X1. and is output in the same phase to the terminal x2. Here, both conductors of the slot line 55 are at the same potential, and the signal is not transmitted to the j and i elements E. However, even if the circuit purchase is simplified as in the above example, the λ/4 long line cannot be completely removed, so there is still a limit to the miniaturization of its shape and dimensions.

更に、上記の3つの例はいずれもλ/4長線路を必要と
するため、波長の周波数依存性により動作周波数帯域が
特定の帯域に限定されるという問題点もあった。
Furthermore, since all of the above three examples require a λ/4 long line, there is also the problem that the operating frequency band is limited to a specific band due to the frequency dependence of wavelength.

[発明が解決しようとする問題点] 従来の180度ハイブリッドは受動回路素子のみで実現
されており、電気的に短絡となる端子か他の端子に電気
的に影響しないためのλ/4長線路が不可欠であったた
め、回路の小型化か困難であった。また、λ/4長とい
う周波数依存性のため使用周波数帯域が制限される(概
ね比帯域50%以下)という欠点があった。
[Problems to be solved by the invention] Conventional 180-degree hybrids are realized only with passive circuit elements, and a terminal that is electrically short-circuited or a λ/4 long line to avoid electrically affecting other terminals. was essential, making it difficult to miniaturize the circuit. Furthermore, due to the frequency dependence of the λ/4 length, there is a drawback that the usable frequency band is limited (approximately 50% or less of the fractional band).

本発明の目的は以上の問題点を解決し、上述の分布定数
線路を除去することによって、大幅に小型化および広帯
域化された180度ハイブリッドを提供することにある
An object of the present invention is to solve the above problems and provide a 180-degree hybrid that is significantly smaller in size and has a wider band by eliminating the above-mentioned distributed constant line.

[問題点を解決するための手段〕 上記の目的を達成するためにこの発明は、同じ電極が接
地された2個のトランジスタと、上記2個のトランジス
タの接地されない同じ電極と接地電極とに第・lのマイ
クロ波回路を接続可能とし、かつ上記2個のトランジス
タの接地されないさらに他の電極間あるいは上記さらに
他の電極と接地電極との間にさらに他のマイクロ波回路
を接続可能にしたことを特徴とする。
[Means for Solving the Problem] In order to achieve the above object, the present invention provides two transistors in which the same electrode is grounded, and a second transistor in which the same electrode and the ground electrode of the two transistors are not grounded.・It is possible to connect one microwave circuit, and to connect another microwave circuit between the other ungrounded electrodes of the two transistors or between the other electrode and the ground electrode. It is characterized by

さらにこの発明は、第1の電極を共通とするか、または
、第1の電極が互いに接続され、第2電極か接地された
二つのトランジスタと、上記トランジスタの第1の電極
またはこれらを接続する導体と第29電極に接続される
第1のマイクロ波線路と、上記各トランジスタの第3の
電極と第2の導体に接続される第2、第3のマイクロ波
線路と、l記二つの第3の電極に接続される第4のマイ
ク0波線路とを備えたことを特徴とする。
Furthermore, the present invention provides a method for connecting two transistors whose first electrodes are common or whose first electrodes are connected to each other and whose second electrode is grounded and the first electrode of the transistor or these transistors. a first microwave line connected to the conductor and the 29th electrode; second and third microwave lines connected to the third electrode of each transistor and the second conductor; A fourth microphone 0-wave line connected to the third electrode.

また本発明は、第1のマイクロ波線路および第2のマイ
クロ波線路の各々に対し、並列に接続された抵抗を0;
ηえたことを特徴とする。
Further, the present invention provides that the resistance connected in parallel to each of the first microwave line and the second microwave line is set to 0;
It is characterized by having η.

[作用] 以上のように構成することにより、第1のマイクロ波線
路より入力した信号は、第3の電極を異にし、第2の電
極を接地されたトランジスタにより第2、第3のマイク
ロ波線路に同相で分配される。この時、上記の二つの第
3電極は同電位となり、第4のマイクロ波線路は飴;子
解放となって信号は出力されない。一方、第4のマイク
ロメ皮線路より人力した信号は、上記の二つの第3電極
に亙いに逆相の信号電位を与え、これが第2、第3のマ
イクロ2F!i、線路に伝徨される。この時、これらの
信号はトランジスタの非可逆性により第1のマイクロ波
線路には伝達されない。実際のトランジスタには若干の
漏れかあるが、第1のマイクロ波線路は互いに逆相で同
振幅の電界により励振されるため短絡状態となるから、
結局、第1のマイクロ波線路への信号伝達は行われない
。同時に、第2の電極がゲート電極(あるいはベース電
極)またはソース電極(あるいはエミッタ電極)の場合
にはトラン/メタを第3の電極から見たインビータンス
は十分大きな値であり、これによる信号の減衰は無視て
きるので、少ない損失で第2、第3のマイクロ波線路へ
の信号伝達を行うことができる。
[Function] With the above configuration, a signal input from the first microwave line is transmitted to the second and third microwave lines by a transistor whose third electrode is different and whose second electrode is grounded. distributed in phase across the paths. At this time, the two third electrodes have the same potential, the fourth microwave line becomes open, and no signal is output. On the other hand, the signal manually inputted from the fourth micrometer line gives a signal potential of opposite phase to the two third electrodes, and this is applied to the second and third micrometer 2F! i. It is transmitted to the railroad tracks. At this time, these signals are not transmitted to the first microwave line due to the irreversibility of the transistor. Although there is some leakage in actual transistors, the first microwave line is excited by electric fields with opposite phases and the same amplitude, resulting in a short-circuit state.
In the end, no signal is transmitted to the first microwave line. At the same time, if the second electrode is a gate electrode (or base electrode) or a source electrode (or emitter electrode), the impedance of the trans/meta seen from the third electrode is sufficiently large, and the resulting signal Since the attenuation of can be ignored, the signal can be transmitted to the second and third microwave lines with little loss.

更に、従来用いていたλ/4長線路を全く必要としない
ことから、動作周波数帯域を制限する要素が殆と無く、
超広帯域特性を有する。また、上記二つのトランジスタ
で構成される回路を小型化することによって、該180
度ハイブリッド回路を従来例に比較して大幅に小型化す
ることができる。
Furthermore, since the conventionally used λ/4 long line is not required at all, there are almost no elements that limit the operating frequency band.
Has ultra-wideband characteristics. In addition, by miniaturizing the circuit composed of the two transistors mentioned above, the 180
The hybrid circuit can be significantly downsized compared to the conventional example.

[実施例] 基本回路 第1図(Δ)から(C)は本発明の一実施例である電界
効果トランジスタ(以下、FET、という)を用いた1
80度ハイブリッド回路の第1の基本回路の構成図であ
る。
[Example] The basic circuit diagrams (Δ) to (C) in FIG.
FIG. 2 is a configuration diagram of a first basic circuit of an 80-degree hybrid circuit.

第1図(A)において、ゲート接地のFET20とFE
T21のソース電極S1と82は共通に接続され、両ソ
ース電極S、と82には特性インピータンスZ。5.を
有する第1のマイクロ波線路22か接続され、FET2
0とFET21の二つのドレイン電極り、、D、は特性
インピーダンスZ。0を有する第4のマイクロ波線路2
3に接続されている。
In Figure 1 (A), FET20 and FE with gate grounded
The source electrodes S1 and 82 of T21 are connected in common, and both source electrodes S, and 82 have a characteristic impedance Z. 5. is connected to the first microwave line 22 having FET2
0 and the two drain electrodes of FET21, ,D, is the characteristic impedance Z. The fourth microwave line 2 with 0
Connected to 3.

また、上記のドレイン電極はそれぞれ特性インピーダン
スZ。を有する第2、第3のマイクロ波線路24.25
に接続されている。
Further, each of the above drain electrodes has a characteristic impedance Z. second and third microwave lines 24.25 having
It is connected to the.

第1図(B)において、ソース接地のFET20とFE
T21のゲート電極G、とG2は共通に接続され、両ゲ
ート電極G、とG2には特性インピーダンスZ。、lを
有する第1のマイクロ波線路22が接続され、FET2
0とFET21の二つのドレイン電極り、、D、は特性
インピーダンスZ。Eを有する第4のマイクロ波線路2
3に接続されている。
In FIG. 1(B), source-grounded FET20 and FE
The gate electrodes G and G2 of T21 are commonly connected, and both gate electrodes G and G2 have a characteristic impedance Z. , l is connected to the first microwave line 22 having FET2
0 and the two drain electrodes of FET21, ,D, is the characteristic impedance Z. The fourth microwave line 2 with E
Connected to 3.

また、上記のドレイン電極はそれぞれ特性のインピータ
ンスZ。を有する第2、第3のマイクロ波線路24.2
5に接続されている。
In addition, each of the above drain electrodes has a characteristic impedance Z. second and third microwave lines 24.2 having
5.

第1図(C)において、ドレイン接地FET20とFE
T21のケー1[極G、、G、はともに接続され、これ
に対して特性インピーダンスZ。、4を有する第1のマ
イクロ波線路22が接続され、FET20とFET21
の二つのソース電極s I+ s 。
In FIG. 1(C), drain grounded FET20 and FE
Case 1 of T21 [poles G, , G, are connected together, whereas the characteristic impedance Z. , 4 is connected to the first microwave line 22 having FET 20 and FET 21.
two source electrodes s I+ s .

は特性インピータンスZ。Eを有する第4のマイクロ波
線路23に接続されている。また、上記のソース電極は
それぞれ特性インピーダンスZ。を有する第2、第3の
マイクロ波線路24.25に接続されている。
is the characteristic impedance Z. It is connected to a fourth microwave line 23 having E. Further, each of the above source electrodes has a characteristic impedance Z. It is connected to second and third microwave lines 24 and 25 having the following characteristics.

第2図(A)から(C)は、第1図(A)から(C)の
基本回路において、FET20.21のトレイン電極(
またはソース電極)と接地電極との間にそれぞれ抵抗2
6.27(抵抗値RL)を接続した第2の基本回路の構
成図である。
Figures 2 (A) to (C) show the train electrodes of FETs 20 and 21 (
or source electrode) and the ground electrode, each with a resistor of 2
6.27 (resistance value RL) is a configuration diagram of a second basic circuit connected.

第3図は、第1図および第2図における第4のマイクロ
波線路と接地との関係を理想変成器23とマイクロ波線
路23”を用いて書き直した図である。変成器23′の
第3の端子T3は特性インピーダンスZ。Eを有するマ
イクロ波線路23′”に接続されている。ここで、端子
T3に印加された信号は端子T、、T、に互いに逆相で
2分配される。
FIG. 3 is a diagram in which the relationship between the fourth microwave line and ground in FIGS. 1 and 2 is rewritten using the ideal transformer 23 and the microwave line 23''. Terminal T3 of No. 3 is connected to a microwave line 23''' having a characteristic impedance Z.E. Here, the signal applied to the terminal T3 is divided into two terminals T, , T, with mutually opposite phases.

変成器の端子T、と端子T2の中点と接地との間に接続
された抵抗30(RT)は、後述の実施例において考慮
すべき、第4のマイクロ波線路23から第2、第3のマ
イクロ波線路24.25へ信号伝達か行われる経路の抵
抗である。例えば、ケート接地FETを用いる場合には
ゲートの長さ方向の抵抗である。
A resistor 30 (RT) connected between the terminal T of the transformer and the midpoint of the terminal T2 and ground is connected to the second and third microwave lines from the fourth microwave line 23, which should be considered in the embodiments described below. This is the resistance of the path through which the signal is transmitted to the microwave lines 24 and 25. For example, when using a grounded gate FET, this is the resistance along the length of the gate.

まず、FET20,2 ]の十目互コンタクタンスをg
lll、第1、第4、第2、第3のマイクロ波線路か接
続された端子をそれぞれ端子H,E、Xi、X2とし、
第1図(A)、第2図(A)の回路を例にと−ってその
動作を説明する。
First, let us calculate the tenth mutual contactance of FET20,2
ll, the terminals connected to the first, fourth, second, and third microwave lines are terminals H, E, Xi, and X2, respectively;
The operation will be explained by taking the circuits shown in FIG. 1(A) and FIG. 2(A) as examples.

第1図(A)、第2図(A)の回路は、FETの非可逆
性を利用して端子Xi、X2に関して左右の回路を独立
に扱うことができ、その結果、端子X1、X2の反射損
失およびアイソレーションは端子Eとの関係のみで決ま
る。
The circuits in FIGS. 1(A) and 2(A) utilize the irreversibility of FETs to handle the left and right circuits independently regarding terminals Xi and Return loss and isolation are determined only by the relationship with terminal E.

(1)端子1(、Xi、X2よりなる3端子回路端子H
のインピーダンス整合条件は、二つのゲート接地FET
20,21のソース電極における(1)式の反射係数S
 HHで与えられる。
(1) Terminal 1 (3-terminal circuit terminal H consisting of , Xi, and X2
The impedance matching condition for two common gate FETs is
Reflection coefficient S of equation (1) at source electrodes 20 and 21
It is given by HH.

ここて、2g1゜ZOHが1またはlに近い値になるよ
うにFETのケート幅およびバイアスを設定することに
より端子I4での整合が得られる。
Here, matching at terminal I4 can be obtained by setting the gate width and bias of the FET so that 2g1°ZOH becomes a value close to 1 or l.

端子I4から入力されたマイクロ波信号は端子X1、X
2へ同相で分配される。端子Hから端子X1、x2への
分配度は(2)式で与えられる。
The microwave signal input from terminal I4 is sent to terminals X1 and
2 in phase. The degree of distribution from terminal H to terminals X1 and x2 is given by equation (2).

・・・(2) ここで、端子1−1からの信号入力に対して端子Eは解
放となり、端子Hから端子Eへの信号伝達はない。
(2) Here, the terminal E is open to the signal input from the terminal 1-1, and no signal is transmitted from the terminal H to the terminal E.

(2)端子E、XI、X2よりなる3端子回路この回路
は上下対(!トの受動回路であるから、2等分定理によ
り、端子X 1.X2のODD励振とEVEN励振時の
等節回路より各端子の反射損失およびアイソレーション
か求められる。第4図(A)はODD励振時の等節回路
、および第4図(B)はEVEN励振時の等節回路を示
す。ここで、OI〕1〕励振時には抵抗R′Fは接地電
位となり等節回路に現れない。また、EVEN励振時に
は端子Eか解放となるため反Q;t 係故に寄与しない
。第4図の等節回路より、ODD励振時の端子Xi、X
2での反射係数F、−とEVEN励振時の端子xl。
(2) Three-terminal circuit consisting of terminals E, XI, and The return loss and isolation of each terminal can be found from the circuit. Figure 4 (A) shows an isochoral circuit during ODD excitation, and Figure 4 (B) shows an isochoral circuit during EVEN excitation. Here, OI] 1] During excitation, the resistor R'F becomes the ground potential and does not appear in the equinodal circuit. Also, during EVEN excitation, the terminal E is released, so it does not contribute to the anti-Q;t relationship. From the equinodal circuit in Figure 4 , terminals Xi, X during ODD excitation
Reflection coefficient F, - at 2 and terminal xl during EVEN excitation.

x2での反射係数F8.が(3)式、(4)式で与えら
れ、これらを用いて端子Xi、X2の反射損失S、、l
、l S、21およびアイソレーションl512、Is
、、lか(5) 式と(6)式で与えられる。
Reflection coefficient at x2 F8. are given by equations (3) and (4), and using these, the reflection losses S, , l of terminals Xi and
, l S, 21 and isolation l512, Is
,,l is given by equations (5) and (6).

反射損失: 「、+  r、。Reflection loss: ``、+  r、.

S、、1=lS221−         ・・・(5
)アイソレーション: 「、−−r’、。
S,,1=lS221-...(5
) Isolation: ",--r',.

51−l = l S21 l =         
・・・(6)端子Eから信号入力した場合には抵抗RT
は接地電位となり、端子Eの反射損失はls、、lおよ
び端子Eから端子xl、x2への分配度l5IE、Iは
(7)式、(8)式で与えられる。
51-l = l S21 l =
...(6) If the signal is input from terminal E, resistor RT
becomes the ground potential, the reflection loss of the terminal E is given by ls,,l, and the degree of distribution l5IE,I from the terminal E to the terminals xl and x2 are given by equations (7) and (8).

逆性により抑圧される。以上の基本回路検討結果より得
られる180度ハイブリッドの特性を表1゜表2にまと
めて示す。ここで、Zoll=Zo8=Z。
Oppressed by inversion. The characteristics of the 180-degree hybrid obtained from the above basic circuit examination results are summarized in Tables 1 and 2. Here, Zoll=Zo8=Z.

−50Ωとする。また、FETの寄生容量による効果は
簡単のため無視する。
-50Ω. Further, the effect due to the parasitic capacitance of the FET will be ignored for simplicity.

表1は、第1図(A)の基本回路の特性である。Table 1 shows the characteristics of the basic circuit shown in FIG. 1(A).

ここで、該基本回路は抵抗26.27を含まないからR
L−00とする。また、2g−ZOI!−1,0とし、
端子1−[において完全整合がとれている場合とする。
Here, since the basic circuit does not include resistors 26 and 27, R
Let it be L-00. Also, 2g-ZOI! -1,0,
Assume that perfect matching is achieved at terminal 1-[.

表1 180度ハイブリッドの特性l5ij・・・(7
) ・・・(8) 端子Eから端子Hへは、FETの非可逆性とH端子短絡
により信号は伝達しない。また、端子X1、X2から端
子Hへの信号伝達はFETの非可表1より、第1図(A
)に示した本発明の180度ハイブリッドにおいては同
相分配度−3,5dB、逆相分配塵−6,0dBであり
、アイソレーションは端子X1−X2間を除き美である
。H端子以外の3端子での反射損失および端子X1−X
2間のアイソレーションは10dB以下とやや不充分で
あるが、表1および上述の説明より、端子Hと端子Eと
は完全に電気的に分離されるとともに端子1−1から端
子Xi、X2へ、また端子Eから端子X1、X2へそれ
ぞれ同相、逆相で信号か分配されるという、180度ハ
イブリッドとしての基本的な性能を有していることが分
かる。
Table 1 Characteristics of 180 degree hybrid l5ij...(7
)...(8) No signal is transmitted from terminal E to terminal H due to the irreversibility of the FET and the shorting of the H terminal. In addition, the signal transmission from terminals X1 and X2 to terminal H is shown in Figure 1 (A
), the in-phase distribution is -3.5 dB and the negative phase distribution is -6.0 dB, and the isolation is excellent except between terminals X1 and X2. Return loss at 3 terminals other than H terminal and terminal X1-X
Although the isolation between terminals 2 and 2 is less than 10 dB, which is somewhat insufficient, from Table 1 and the above explanation, terminals H and E are completely electrically isolated, and terminals 1-1 to 1-1 are connected to terminals Xi and X2. It can also be seen that it has the basic performance as a 180-degree hybrid, in which signals are distributed from terminal E to terminals X1 and X2 in the same phase and in opposite phase, respectively.

表2は第2図(A)の基本回路の特性である。ここで、
分配度の低下を極力抑え、かつ反射損失10dB以上を
実現するため、RL−300Ω、2g□Zo+(−1,
5としている。
Table 2 shows the characteristics of the basic circuit shown in FIG. 2(A). here,
In order to suppress the drop in distribution as much as possible and achieve a return loss of 10 dB or more, RL-300Ω, 2g□Zo+(-1,
It is set at 5.

(以下余白) 表2 180Iiハイブリツドの特性1sijこのよう
に抵抗26.27をFET20のドレインD、と接地導
体との間あるいはFET21のドレインD、と接地導体
との間に付加し、かつ、FET20.21のバイアスを
調整することにより、同相分配度(−5,8dB)と逆
相分配塵(−42d B )を比較的一致させることも
できる。また、各b;it1子での反射損失10d13
以上、アイソレーション”(端子X1−X2間を除く)
が得られる。この特性は実用上はぼ問題無く、かっ、本
発明が本質的に有する超広帯域性および小型形状により
応用範囲が広い。
(Leaving space below) Table 2 Characteristics of 180Ii Hybrid 1sij In this way, resistor 26.27 is added between the drain D of FET 20 and the ground conductor or between the drain D of FET 21 and the ground conductor, and the resistor 26.27 is added between the drain D of FET 20 and the ground conductor. By adjusting the bias of 21, it is also possible to make the in-phase distribution (-5, 8 dB) and the negative-phase distribution (-42 dB) relatively equal. Also, the reflection loss in each b;it1 child is 10d13
Isolation” (excluding between terminals X1 and X2)
is obtained. This characteristic poses no problem in practice, and the present invention has a wide range of applications due to its essential ultra-wide band characteristics and compact size.

更に、端子X l、X2からの人力信号は同相、逆相に
関わらず端子Eには伝達されないという、従来の受動型
180度ハイブリッド回路では実現し得なかった特徴も
有する。尚、各マイクロ波線路の特性インピーダンスは
、50Ωに限らず、2g−Zoを同じように設定するな
らば、任意の値に設定できる。このことは、以下の基本
回路、実施例でも同様である。
Furthermore, it also has a feature that could not be achieved with conventional passive 180 degree hybrid circuits, in that the human input signals from terminals X1 and X2 are not transmitted to terminal E regardless of whether they are in phase or out of phase. Note that the characteristic impedance of each microwave line is not limited to 50Ω, but can be set to any value as long as 2g-Zo is set in the same way. This also applies to the following basic circuits and embodiments.

第1図(B)、(C)や第2図(B)、(C)の基本回
路についてもFETの非可逆性を利用することにより、
端子X 1.X2に関して左右対称の回路を独立に扱う
ことかできるという点は全く同じである。したがって、
上記の基本回路は詳述した第1図()\)および第2図
(A)の基本回路と基本的に同■に動作する。但し、以
下の点で第1図(A)および第2図(A)の基本回路と
は異なる。
By utilizing the irreversibility of FETs, the basic circuits in Figures 1 (B) and (C) and Figures 2 (B) and (C) can be
Terminal X 1. They are exactly the same in that they can handle circuits that are left and right symmetrical with respect to X2 independently. therefore,
The above basic circuit basically operates in the same manner as the detailed basic circuits shown in FIG. 1 ()\) and FIG. 2 (A). However, the basic circuit differs from the basic circuits in FIG. 1(A) and FIG. 2(A) in the following points.

(1)第1図(B)、第2図(B)の基本回路の場合端
子E、Xi、X2よりなる3端子回路については同じで
あるが、FETがソース接地であることによって、端子
ト[から端子xl、x2への信号伝達特性1s、1.1
およびIs2.1は利得を示し得る。
(1) In the case of the basic circuits shown in Figures 1 (B) and 2 (B), the three-terminal circuit consisting of terminals E, Xi, and X2 is the same, but because the FET is source-grounded, the terminal Signal transfer characteristics from [to terminals xl, x2 1s, 1.1
and Is2.1 may indicate the gain.

また、端子1−1はケート?ニ極に接続されているため
高インピーダンスである。
Also, is terminal 1-1 connected? It has high impedance because it is connected to two poles.

(2)第1図(C)、第2図(C)の基本回路の場合ド
レイン接地FETのソース電極より見たインピータンス
はl/g、、と低いため端子Eから端子X1、X2への
信号伝達損失1s、、lおよびl526を第1図(A)
や第2図(A)の場合に比べて大きくすることができる
。これは、端子Eからの信号分配度と端子Hからの信号
分配度を一致させたり、表1.2てのこれらの分配度の
t目対的関係を適意させるのに有効である。また、端子
Hはゲート電極に接続されているため詩インピータンス
であるという特徴を有する。
(2) In the case of the basic circuits shown in Figures 1(C) and 2(C), the impedance seen from the source electrode of the drain-grounded FET is as low as 1/g. Figure 1 (A) shows the signal transmission losses 1s, , 1 and 526.
It can be made larger than the case shown in FIG. 2(A). This is effective for matching the signal distribution degree from terminal E and the signal distribution degree from terminal H, and for optimizing the t-objective relationship of these distribution degrees in Table 1.2. Furthermore, since the terminal H is connected to the gate electrode, it has the characteristic of being a constant impedance.

第」の実施例 第5図(A)は本発明の第1の実施例である180度ハ
イブリッドのモノリシックマイクロ波集積回路の平面図
であり、第5図(B)は第5図(A)のB−B’線の縦
断面図、第5図(C)は第5図(A)のc−c’線の縦
断面図である。
Embodiment 5 FIG. 5(A) is a plan view of a 180-degree hybrid monolithic microwave integrated circuit which is the first embodiment of the present invention, and FIG. FIG. 5(C) is a longitudinal sectional view taken along line BB' in FIG. 5(A).

第5図(A)ないしくC)において、上述の図面と同一
のものについては同一の符号を付している。
In FIGS. 5(A) to 5(C), the same parts as in the above-mentioned drawings are designated by the same reference numerals.

第5図(A)ないしくC)において、長方形状の半絶縁
性GaAs半導体基板1の図上のほぼ中央部に不純物イ
オンの注入で形成した動作層19が形成され、この動作
FilS上にショットキーゲート型電界効果トランジス
タ(以下、MESFETという)20お、上ひ21か設
(すられている。
In FIGS. 5A to 5C, an active layer 19 formed by implanting impurity ions is formed approximately in the center of the rectangular semi-insulating GaAs semiconductor substrate 1, and a shot film is formed on this active layer 19. There are 20 and 21 key gate field effect transistors (hereinafter referred to as MESFETs) installed.

上記動作層19上には、図上左右方向にソース電極32
が両MESFET20,2]に共通に設けられている。
On the operating layer 19, there are source electrodes 32 in the horizontal direction in the figure.
is provided in common to both MESFETs 20, 2].

さらに動作層19上の図上、上下方向の両端部分にはM
ESFET20,21のドレイン電極33.34か上記
ソース電極32から所定間隔離れて形成されており、か
つこれらのドレイン電極33、34.ソース電極32と
の間には図上左右方向に平行に延在する長方形状のゲー
ト電極30.31が設けられている。
Further, in the figure on the operating layer 19, M
The drain electrodes 33, 34 of the ESFETs 20, 21 are formed at a predetermined distance from the source electrode 32, and the drain electrodes 33, 34. Rectangular gate electrodes 30 and 31 are provided between the source electrode 32 and the gate electrodes 30 and 31, which extend parallel to each other in the horizontal direction in the figure.

MESFET20のゲート電極30の図上左端は基板1
の左上半部に設けた導体11と一体的に接続され、また
ドレイン電極33は基if I J:て右J二’l=部
に設けた導体13と一体的に接続される。
The left end of the gate electrode 30 of the MESFET 20 in the diagram is the substrate 1.
The drain electrode 33 is integrally connected to the conductor 11 provided at the upper left half of the base, and the drain electrode 33 is integrally connected to the conductor 13 provided at the right J2'l= portion.

一方M1Σ5FET21のゲート電極31の図上左端は
基)N 1の左下半部に設けた導体12と一体的に接続
され、また、ドレイン電極34は基板1」二で右下半部
に設けた導体14と一体的に接続される。かつ両ゲート
電極30.31の各右端は基l′f12i上に設けた導
体35によって相互に接続されている。
On the other hand, the upper left end of the gate electrode 31 of the M1Σ5FET 21 is integrally connected to the conductor 12 provided in the lower left half of the substrate N1, and the drain electrode 34 is connected to the conductor 12 provided in the lower right half of the substrate 1''2. It is integrally connected to 14. The right ends of both gate electrodes 30, 31 are connected to each other by a conductor 35 provided on the base l'f12i.

ソース7u極32は導体11と12との間において、内
導体II、+2から離隔して設けられた導体10に接続
されている。
The source 7u pole 32 is connected to a conductor 10 provided between the conductors 11 and 12 and spaced apart from the inner conductors II and +2.

また、導体10.It、12は導体10を中心導体、導
体11. + 2を接地導体とするコプレナ線路2を構
成し、導体13と14、導体11と13、導体12と導
体14、導体13と35、導体14と35はそれぞれス
ロット線路3,4,5.67を構成している。
Also, the conductor 10. It, 12 refers to conductor 10 as the center conductor, conductor 11 . A coplanar line 2 with +2 as a ground conductor is constructed, and conductors 13 and 14, conductors 11 and 13, conductors 12 and 14, conductors 13 and 35, and conductors 14 and 35 are slot lines 3, 4, and 5.67, respectively. It consists of

以上のように構成することにより、MESFET20お
よび21のゲート電極がそれぞれ接地導体11.12に
接続されるとともに、MESFET20とMESFET
21の共通のソース電極32に第1のマイクロ波線路で
あるコプレナ線路2か接続され、ドレイン電極33およ
び34にそれぞれ第2、第3のマイクロ波線路であるス
ロット線路4.5か接続され、さらに、ドレイン電極3
3.34は導体13.14によりなる、第4のマイクロ
波線路であるスロット線路3に接続される。
With the above configuration, the gate electrodes of MESFETs 20 and 21 are connected to the ground conductor 11.12, respectively, and the gate electrodes of MESFETs 20 and 21 are
A coplanar line 2, which is a first microwave line, is connected to the common source electrode 32 of 21, and a slot line 4.5, which is a second and third microwave line, is connected to the drain electrodes 33 and 34, respectively. Furthermore, the drain electrode 3
3.34 is connected to the slot line 3, which is the fourth microwave line, and is made of a conductor 13.14.

ここで、導体35は、スロット線路3からの人力信号を
M E S F E T 20および21のドレイン・
ケート間のみに印加する機能を有するとともに、スロッ
ト線路6,7を介してMESFET20,21のそれぞ
れのドレイン・ケート間に互いに逆相の信号を印加する
機能を有する。また、MESFE T 20またはM 
E S F E T 21において、ドレイン電極33
とケート電極30の間隙またはトレイン電極34とケー
ト電極31の間隙と、ソース電極32とケート電極30
の間隙またはソース電極32とゲート電極31の間隙と
は、それぞれのMESFE′Fの電気的非可逆性によっ
て互いに電気的に分離されている。したかって、コプレ
ナ線路2と他の3つのスロット線路とは互いに電気的に
分141Eされている。この180度ハイブリッドの等
価回路は第1図(A)に示した回路と同じになり、コプ
レナ線路2より入力した信号はMESFET20および
MESFET21を介してスロット線路4.5に同相で
分配されるとともに、スロット線路3には伝達されない
。また、スロット線路3より入力した信号は、導体35
によってスロット線路6,7に逆相分配され、それぞれ
ドレイン電極33とゲート電極30の間隙およびトレイ
ン電極34とケート電極31の間隙を通ってスロット線
路4.5に出力されるとともに、コプレナ線路2には伝
達されない。したかって、λ/4長線路を全く必要とし
ないzsobハイブリッド回路が得られる。
Here, the conductor 35 connects the human input signal from the slot line 3 to the drains of M E S F E T 20 and 21.
It has a function of applying signals only between the gates and a function of applying signals having opposite phases to each other between the respective drains and gates of the MESFETs 20 and 21 via the slot lines 6 and 7. Also, MESFE T 20 or M
In E S F E T 21, the drain electrode 33
and the gap between the train electrode 34 and the gate electrode 31, and the gap between the source electrode 32 and the gate electrode 30.
The gap or gap between source electrode 32 and gate electrode 31 is electrically isolated from each other by the electrical irreversibility of each MESFE'F. Therefore, the coplanar line 2 and the other three slot lines are electrically separated from each other 141E. The equivalent circuit of this 180 degree hybrid is the same as the circuit shown in FIG. 1(A), and the signal input from the coplanar line 2 is distributed in phase to the slot line 4.5 via MESFET 20 and MESFET 21, and It is not transmitted to the slot line 3. Furthermore, the signal input from the slot line 3 is transmitted to the conductor 35.
The signal is distributed in reverse phase to the slot lines 6 and 7 through the gap between the drain electrode 33 and the gate electrode 30 and the gap between the train electrode 34 and the gate electrode 31, respectively, and output to the slot line 4.5. is not transmitted. Therefore, a zsob hybrid circuit that does not require any λ/4 long line can be obtained.

第6図(A)と第6図(B)は第5図の構成により製作
した180度ハイブリッド回路の周波数特性測定値を示
すものである。周波数帯域IGHz〜13GHzにおい
て上記表1ないし表2に近い特性が得られている。第5
図の180度ハイブリッド回路においては、抵抗RL(
26,27)は用いていないが、実際にはFETをドレ
イン側から見たインピータンスか有限であることや、F
ETのゲート・トレイン間の間隙を信号が伝搬する場合
の損失なとにより、反射損失およびアイソレーションに
関して表1よりも良好な特性か得られていると思われる
。尚、この180度ハイブリッド回路においては単位ゲ
ート幅75μmのFETを用いており、180度ハイブ
リッド回路の寸法は数100μm角以内と非常に小型で
ある。
FIGS. 6(A) and 6(B) show measured frequency characteristics of a 180-degree hybrid circuit manufactured using the configuration shown in FIG. Characteristics close to those in Tables 1 and 2 above are obtained in the frequency band IGHz to 13GHz. Fifth
In the 180 degree hybrid circuit shown in the figure, the resistor RL (
26, 27) are not used, but in reality, the impedance when looking at the FET from the drain side is finite, and the FET
It seems that better characteristics than those in Table 1 are obtained in terms of return loss and isolation due to losses caused when signals propagate through the gap between the gate and train of the ET. Note that this 180 degree hybrid circuit uses FETs with a unit gate width of 75 μm, and the dimensions of the 180 degree hybrid circuit are extremely small, within several hundred μm square.

可λ□□□害四魯1 第7図(Δ)は本発明の第2の実施例である180度ハ
イブリッドのモノリシックマイクロ波集積回路の平面図
であり、第7図(B)は第7図(A)のB−B’線の縦
断面図、第7図(C)は第7図(A)のc−c’線の縦
断面図、第7図(D)は第7図(A)のD−D”線の縦
断面図である。
Possible λ 7(C) is a vertical sectional view taken along line BB' in FIG. 7(A), FIG. 7(D) is a longitudinal sectional view taken along line BB' in FIG. FIG. 3 is a vertical cross-sectional view taken along line DD'' of A).

第7図(A)ないしくD)において、上述の図面と同一
のものについては同一の符号を付している。
In FIGS. 7(A) to 7(D), the same parts as in the above-mentioned drawings are designated by the same reference numerals.

本実施例は、第5図の第1の実施例と構成をほぼ同一と
し、抵抗26.27が導体13と導体11の間に、およ
び導体14と導体12の間に形成されている点のみを異
にする。抵抗26.27はこの実施例においては下記の
ように形成される。第7図の(A)ないしくD)におい
て、FETの動作層19と同様に、長方形状の半絶縁性
GaAs基板lのMESFET20および21か形成さ
れる位置の近傍でかつ導体11と13の間および導体1
2と1・1との間に、半導体基板1の上表面から不純物
イオンを注入して抵抗層18を形成し、この抵抗層18
の両端部を導体11と13および12と14と接触させ
る。抵抗26または抵抗27の画電極(導体26aと導
体26b、または導体27aと27 b)がそれぞれ導
体13と導体11、または導体14と導体12と一体的
に形成される。ここで、該抵抗26.27の平面形状は
半導体基1&1の図上左右方向と平行する長手の抵抗長
1rと抵抗幅Wrの2辺を有する長方形状である。
This embodiment has almost the same configuration as the first embodiment shown in FIG. to be different. Resistors 26, 27 are formed in this example as follows. In (A) to D) of FIG. 7, similar to the active layer 19 of the FET, the MESFETs 20 and 21 of the rectangular semi-insulating GaAs substrate 1 are located near the position where they are formed and between the conductors 11 and 13. and conductor 1
2 and 1.1, impurity ions are implanted from the upper surface of the semiconductor substrate 1 to form a resistance layer 18.
Both ends of the conductors 11 and 13 and 12 and 14 are brought into contact with each other. The picture electrodes (conductor 26a and conductor 26b, or conductor 27a and 27b) of resistor 26 or resistor 27 are formed integrally with conductor 13 and conductor 11, or conductor 14 and conductor 12, respectively. Here, the planar shape of the resistors 26 and 27 is a rectangular shape having two sides: a long resistor length 1r and a resistor width Wr parallel to the left-right direction in the drawing of the semiconductor substrates 1&1.

以」二のように構成することにより、MESFET2O
および21のゲート電極がそれぞれ接地導体11.12
に接地されるとともに、MESFET20とMESFE
T21は共通のソース電極を有し、該ソース電極に第1
のマイクロ波線路であるコプレナ線路2が接続され、ド
レイン電極33および34にそれぞれ第2、第3のマイ
クロ波線路であるスロット線路4.5および抵抗26.
27が接続され、さらに、ドレイン電極33.34とそ
れぞれ一体的に形成された導体13.14によりなる第
4のマイクロ波線路であるスロット線路3の2導体か両
MESFETのドレイン電極3334に接続される。こ
こで、導体35は、スロット線路3からの入力信号をM
ESFET20およびMESFET21のトレイン・ケ
ート間のみに印加する機能を有するとともに、スロット
線路6゜7を介してIviESFET20.21のそれ
ぞれのドレイン・ゲート間に互いに逆相の信号を印加す
る機能を有する。また、MESFET20またはMES
FET21において、ドレイン電極33とゲート電極3
の間隙またはドレイン電極34とゲート電極31の間隙
と、ソース電極32とケート電極30の間隙またはソー
ス電極32とゲート電極31の間隙とは、それぞれのM
E S F ETの電気的非可逆性によって互いに電気
的に分離されている。したがって、コプレナ線路2と他
の3つのスロット線路とは互いに電気的に分離されてい
る。
By configuring as shown below, MESFET2O
and 21 gate electrodes are ground conductors 11 and 12, respectively.
MESFET20 and MESFET
T21 has a common source electrode, and a first
A coplanar line 2, which is a microwave line, is connected to drain electrodes 33 and 34, respectively, and a slot line 4.5, which is a second and third microwave line, and a resistor 26.
27 are connected, and furthermore, the two conductors of the slot line 3, which is the fourth microwave line consisting of the drain electrodes 33, 34 and the conductors 13, 14 formed integrally with each other, are connected to the drain electrodes 3334 of both MESFETs. Ru. Here, the conductor 35 receives the input signal from the slot line 3 by M
It has the function of applying signals only between the train gates of ESFET 20 and MESFET 21, and also has the function of applying signals of opposite phases to each other between the drains and gates of IviESFETs 20 and 21 via the slot line 6.7. Also, MESFET20 or MES
In the FET 21, the drain electrode 33 and the gate electrode 3
The gap or the gap between the drain electrode 34 and the gate electrode 31, the gap between the source electrode 32 and the gate electrode 30, or the gap between the source electrode 32 and the gate electrode 31 are the respective M
They are electrically isolated from each other by the electrical irreversibility of the E S FET. Therefore, the coplanar line 2 and the other three slot lines are electrically isolated from each other.

この180度ハイブリ・7ド回路の等価回路は第2図(
A)のようになり、コプレナ線路2より入力した信号は
MESFET20およびMESFET21を介してスロ
ット線路4.5に同相で分配される。ここで、抵抗26
.27は入力マイクロ波信号に対して並列に接続されて
いるが、その抵抗値をZ。6、Zoに比べて十分大きく
することにより信号の減衰を小さく抑えることができる
。また、MESFET20およびMESFET2]の相
互フンダクタンスg、、、をg、、1Z on> lと
なるようにMESFET20,21の各ゲート幅を設定
することにより、または、各MESFETのバイアス条
件の調整をも加えることにより、コプレナ線路2とME
S[”ET20.21とのインピーダンス整合を概ね保
ちつつ、上記の減衰を補正することができる。一方、ス
ロット線路3より入力した信号は、導体35によってス
ロット6.7に逆相分配され、これらの逆f目信号は、
それぞれドレイン電極33とゲート電極30の間隙およ
びドレイン電極34とゲート電極31の間隙を通ってス
ロット線路4゜5に出力される。ここで、上記の条件を
満たしつつ抵抗26.27の抵抗値を小さく設定するこ
とにより、スロット線路4,5における反射係数は第1
の実施例の場合と比較して改善される。
The equivalent circuit of this 180 degree hybrid 7D circuit is shown in Figure 2 (
As shown in A), the signal input from the coplanar line 2 is distributed in phase to the slot line 4.5 via MESFET 20 and MESFET 21. Here, resistance 26
.. 27 is connected in parallel to the input microwave signal, and its resistance value is Z. 6. Signal attenuation can be suppressed by making it sufficiently larger than Zo. In addition, by setting the gate widths of MESFETs 20 and 21 so that the mutual fundance g, , of MESFET20 and MESFET2 becomes g, 1Z on> l, or by adjusting the bias conditions of each MESFET. By adding coplanar line 2 and ME
The above attenuation can be corrected while generally maintaining impedance matching with the S The inverse f-th signal of
The signals are outputted to the slot line 4.degree. 5 through the gap between the drain electrode 33 and the gate electrode 30 and the gap between the drain electrode 34 and the gate electrode 31, respectively. Here, by setting the resistance value of the resistors 26 and 27 small while satisfying the above conditions, the reflection coefficient in the slot lines 4 and 5 becomes the first
This is improved compared to the case of the embodiment.

第3の実施例 第8図(A)は本発明の第3の実施例である180度ハ
イブリッドのモノリシックマイクロ波集積回路の平面図
であり、第8図(B)は第8図(A)のB−B”線の縦
断面図、第8図(C)は第8図(A)のc−c’線の縦
断面図、第8図(D)は第8図(A)のD−D’線の縦
断面図である。ここで、第8図(A)ないし第8図(D
)において、上述の図面と同一のものについては同一の
符号を付している。
Third Embodiment FIG. 8(A) is a plan view of a 180-degree hybrid monolithic microwave integrated circuit according to the third embodiment of the present invention, and FIG. 8(B) is a plan view of a 180-degree hybrid monolithic microwave integrated circuit according to the third embodiment of the present invention. 8(C) is a vertical sectional view taken along line BB" of FIG. 8(A), and FIG. 8(D) is a longitudinal sectional view taken along line cc' of FIG. 8(A). 8(A) to 8(D). FIG.
), the same reference numerals are given to the same parts as in the above-mentioned drawings.

第8図(A)ないしくD)において、長方形状の半絶縁
性GaAs半導体基板1の図上のほぼ中央部に互いに分
離して形成された動作層19a、19b上にMESFE
T20と21とか形成される。
In FIGS. 8(A) to 8D), MESFE is formed on active layers 19a and 19b which are formed separated from each other approximately at the center of the rectangular semi-insulating GaAs semiconductor substrate 1.
T20 and T21 are formed.

上記動作層19aの図上上b:jA側のドレイン領域(
ソース領域であってもよい。)上には、基板1の図上左
上半部に設けた方形状の導体41の一部がドレイン(ソ
ース)電極45として設けられ、また基板lの右上半部
に形成した導体43は上記動作層19aの図上下側端部
迄長方形状に突出してソース(ドレイン)電極47を形
成している。さらに上記ドレイン電極45とソース電極
47との間にはゲート電極30が形成される。
Upper b of the diagram of the operating layer 19a: jA side drain region (
It may be a source area. ), a part of the rectangular conductor 41 provided on the upper left half of the substrate 1 in the figure is provided as a drain (source) electrode 45, and a conductor 43 formed on the upper right half of the substrate 1 is provided for the above operation. A source (drain) electrode 47 is formed to protrude in a rectangular shape to the upper and lower ends of the layer 19a in the figure. Further, a gate electrode 30 is formed between the drain electrode 45 and the source electrode 47.

上記のようにしてMESFET20が形成される。MESFET 20 is formed as described above.

上記動作層19bの図上下Mili:側のドレイン領域
(ソース領域であってもよい。)」二には、基板lの図
上左下半部に設けた方形状の導体42の一部がドレイン
(ソース)電極46として設けられ、また基板1の右下
半部に形成した導体44は上記動作層19bの図上上側
端部迄細長方形状に突出してソ−ス(トレイン)電極4
8を形成して工)る。さらに上記ドレイン電極46とソ
ース電極48との間にはゲート電極31が形成される。
A part of the rectangular conductor 42 provided in the lower left half of the substrate 1 is connected to the drain region (which may also be a source region) on the upper and lower sides of the active layer 19b in the figure. A conductor 44 provided as a source (train) electrode 46 and formed on the lower right half of the substrate 1 protrudes in a thin rectangular shape to the upper end of the operating layer 19b in the drawing.
8). Further, a gate electrode 31 is formed between the drain electrode 46 and the source electrode 48.

上記のようにしてMESFET21が形成される。MESFET 21 is formed as described above.

両MESFET20.21の各ゲート電極30と31は
、基板l上において、導体41と42との間において、
かつ導体41.42から絶縁して形成された導体40と
一体に連続して設けられる。
Each gate electrode 30 and 31 of both MESFETs 20.21 is connected between conductors 41 and 42 on the substrate l.
Further, it is provided continuously and integrally with the conductor 40 which is formed insulated from the conductors 41 and 42.

また、導体40,41.42は導体41.42を接地導
体とするコプレナ線路2を構成し、導体43と44、導
体41と43、導体42と44はそれぞれスロット線路
3,4.5を構成している。
Further, the conductors 40, 41.42 constitute the coplanar line 2 with the conductor 41.42 as the ground conductor, and the conductors 43 and 44, the conductors 41 and 43, and the conductors 42 and 44 constitute the slot lines 3, 4.5, respectively. are doing.

さらに、MESFET20のドレイン電極45とMES
FET21のドレイン電極46(それぞれ導体41.4
2の一部を含めてもよい。)はMESFET20,21
を跨接したブリッジ状の導体49I)によりMESFE
T20と21の間で基板1上に設けた導体49aと接続
されている。
Furthermore, the drain electrode 45 of the MESFET 20 and the MES
Drain electrode 46 of FET 21 (respectively conductor 41.4
2 may also be included. ) is MESFET20,21
The bridge-like conductor 49I) that spans the
It is connected to a conductor 49a provided on the substrate 1 between T20 and T21.

以上のように構成することにより、MESFET20お
よびMESFET2]のソース電極(またはドレイン電
極)かそれぞれ接地導体41.42に接続されるととも
に、MESFET20とMESFET2+のゲート電極
はともに接続され、該ゲート電極に第1のマイクロ波線
路であるコプレナ線路2が接続され、ドレイン電極(ま
たはソース電極)45および46にそれぞれ第2、第3
のマイクロ波線路であるスロット線路4.5が接続され
、さらにドレイン電極(またはソース電極)47.48
とそれぞれ一体的に形成された導体43゜44によりな
る第4のマイクロ波線路であるスロット線路3が接続さ
れる。
With the above configuration, the source electrodes (or drain electrodes) of MESFET 20 and MESFET 2 are connected to the ground conductor 41 and 42, and the gate electrodes of MESFET 20 and MESFET 2+ are connected to the gate electrode. A coplanar line 2, which is a microwave line of 1, is connected to the drain electrode (or source electrode) 45 and 46, respectively.
A slot line 4.5, which is a microwave line, is connected, and a drain electrode (or source electrode) 47.48 is connected.
A slot line 3, which is a fourth microwave line, is connected to the slot line 3, which is a fourth microwave line formed by conductors 43 and 44 integrally formed with each other.

ここで、導体49aは、スO−)ト線路3からの入力信
号を導体、・17と導体49aで挾まれた間隙および導
体48と49aではさまれた間隙に等振幅かつ逆相で分
配する機能を有する。これらの分配された信号はブリッ
ジ状の導体49bを介して導体47.45問および導体
48.46間に印加され、それぞれスロット線路4.5
に伝達する。この時、導体47(ドレイン電極またはソ
ース電極)と導体40.30(ゲート電極)は、また導
体48(ドレイン電極またはソース電極)と導体40.
31(ゲート電極)は、それぞれMESFET20,2
1の非可逆性により、互いに電気的に分離されている。
Here, the conductor 49a distributes the input signal from the straight line 3 to the gap between the conductor 17 and the conductor 49a and the gap between the conductors 48 and 49a with equal amplitude and opposite phase. Has a function. These distributed signals are applied between the conductors 47.45 and 48.46 via the bridge-like conductor 49b, and are applied to the slot lines 4.5 and 48.46, respectively.
to communicate. At this time, conductor 47 (drain electrode or source electrode) and conductor 40.30 (gate electrode) are also connected to conductor 48 (drain electrode or source electrode) and conductor 40.
31 (gate electrode) are MESFETs 20 and 2, respectively.
They are electrically isolated from each other due to the irreversibility of 1.

したかって、」二記の分配された信号はMESFE′「
のドレイン電極(またはソース電極)と接地との間にの
み印加される。一方、コプレナ線路2からの人力信号は
2分岐されて後、ゲート電極30とトレイン電極(また
はソース電極)45の間およびケート電極31とドレイ
ン電極(またはソース電極)46の間に印加され、それ
ぞれMESFET20.21て増幅されてスロット線路
4,5に同相で伝達する。この時、導体47と49aの
間および導体48と4′9aの間にも上記の増幅された
信号電位か加わるが、これらの電位は同振幅かつ同位相
であるため、スロット線路3には伝達しない。
Therefore, the two distributed signals are MESFE'
is applied only between the drain electrode (or source electrode) and ground. On the other hand, the human power signal from the coplanar line 2 is branched into two, and then applied between the gate electrode 30 and the train electrode (or source electrode) 45 and between the gate electrode 31 and the drain electrode (or source electrode) 46, respectively. The signal is amplified by the MESFETs 20 and 21 and transmitted to the slot lines 4 and 5 in phase. At this time, the amplified signal potential described above is also applied between the conductors 47 and 49a and between the conductors 48 and 4'9a, but since these potentials have the same amplitude and the same phase, they are not transmitted to the slot line 3. do not.

このように、スロット線路4,5に関して本実施例の左
右の回路は互いに電気的に独立である。この180度ハ
イブリッドの等価回路は第1図(B)または第1図(C
)のようになる。
In this way, the left and right circuits of this embodiment regarding the slot lines 4 and 5 are electrically independent from each other. The equivalent circuit of this 180 degree hybrid is shown in Figure 1 (B) or Figure 1 (C).
)become that way.

また、第7図に示した第2の実施例と同様に、スロット
線路4,5の各々に対して並列に抵抗を付IJrlすれ
ば、等価回路は第2図(B)または第2図(C)のよう
になり、λ/4線路を全(必要としない180度ハイブ
リッド回路が得られる。
Furthermore, as in the second embodiment shown in FIG. 7, if a resistor is connected in parallel to each of the slot lines 4 and 5, the equivalent circuit can be formed as shown in FIG. 2(B) or FIG. C), and a 180-degree hybrid circuit that does not require all λ/4 lines can be obtained.

他の実施例 以−Lの実施例において、◇:14子間を電気的に分離
する能動素子としてMESFETを用いているが、これ
に限らず、その他の種類のFETあるいはバイポーラト
ランジスタを用いてもよい。また、入出力線路としてス
ロノ!・線路およびコプレナ線路を用いているが、これ
に限らず、スロット線路の部分には他の平衡線路を、コ
プレナ線路の部分には他の不平衡線路を用いてもよい。
In other embodiments to L embodiments, a MESFET is used as an active element for electrically isolating the ◇:14 elements, but the present invention is not limited to this, and other types of FETs or bipolar transistors may also be used. good. Also, Srono! can be used as an input/output line! - Although a line and a coplanar line are used, the present invention is not limited to this, and another balanced line may be used for the slot line portion, and another unbalanced line may be used for the coplanar line portion.

更に、本発明の180度ハイブリ・71・に接続される
マイクロ波線路の特性インピータンスとして50Ωを用
いているが、これに限らず、その他の値を用いてもよい
。この場合、FETの相互フンタフタンスおよび抵抗R
Lの値を上記の特性インピーダンスに対応して変更する
Further, although 50Ω is used as the characteristic impedance of the microwave line connected to the 180-degree hybrid 71 of the present invention, the impedance is not limited to this, and other values may be used. In this case, the mutual tuftance of the FET and the resistance R
The value of L is changed in accordance with the above characteristic impedance.

〔発明の効果] 以上詳述したように本発明によれば、第1の電極を共有
する(または接続された)二つの第2電極接地トランジ
スタと、該第1電極に接続された導体を中心導体とする
不平衡線路(第1のマイクロ波線路)と、該トランジス
タの二つの第3の電極に接続された互いに異なる導体よ
りなる平衡線路(第4のマイクロ波線路)と、上記の平
衡線路を構成する導体と上記の不平衡線路を構成する接
地導体よりなる二組の平衡線路(第2、第3のマイクロ
l皮線路)によって構成したので、従来不可欠であった
λ/4線路を全く必要としない超広帯域180度ハイブ
リッド回路を構成することかできる。
[Effects of the Invention] As detailed above, according to the present invention, two second electrode grounded transistors that share (or are connected to) a first electrode, and a conductor connected to the first electrode, an unbalanced line (first microwave line) used as a conductor, a balanced line (fourth microwave line) made of mutually different conductors connected to the two third electrodes of the transistor, and the above-mentioned balanced line. Since it is constructed with two sets of balanced lines (second and third micro-l skin lines) consisting of a conductor that constitutes the above-mentioned unbalanced line and a ground conductor that constitutes the unbalanced line, the λ/4 line that was previously indispensable can be completely eliminated. It is possible to construct an ultra-wideband 180-degree hybrid circuit that does not require this.

ここで、トランジスタの入出力非可逆性により、従来例
において電気的に短絡となる端子(H端子)か他の3端
子から互いに電気的に分離されているためλ/4線路を
用いる必要かない。したがって、本発明は本質的に広帯
域かつ小型であり、従来λ/4線路を必要とするハイブ
リッド回路を用いていた周波数変換器や変調器等につい
て大幅な広帯域化かっ小型化を可能とする。
Here, due to the input/output irreversibility of the transistor, the terminal (H terminal) that is electrically shorted in the conventional example is electrically isolated from the other three terminals, so there is no need to use a λ/4 line. Therefore, the present invention is essentially wide-band and compact, and enables frequency converters, modulators, etc. that conventionally use hybrid circuits that require a λ/4 line to be made significantly wider and smaller.

さらに、第2および第3のマイクロ波線路からの入力信
号は第1のマイクロ1皮線路には伝達しないことより、
公知のアイソレータのような使い方が可能である。すな
わち、第1のマイクロ波線路からの入力信号は第2また
は第3のマイクロ波線路のみに伝達し、第2または第3
のマイクロ波線路からの入力信号は第4のマイクロ波線
路にのみに伝達しうる。
Furthermore, since the input signals from the second and third microwave lines are not transmitted to the first microwave line,
It can be used like a known isolator. That is, the input signal from the first microwave line is transmitted only to the second or third microwave line;
The input signal from the fourth microwave line can be transmitted only to the fourth microwave line.

上記の効果はマイクロ波帯において顕著であるか、マイ
クロ波帯に限らず、より低い周波数帯においても有効で
ある。
The above effect is remarkable in the microwave band, or is effective not only in the microwave band but also in lower frequency bands.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)ないし第1図(C)は、本発明の実施例で
あるトランジスタを用いた180度ハイブリッド回路の
基本回路を示す回路図、 第2図(A)ないし第2図(C)は本発明のさらに他の
トランジスタを用いた180度ハイブリッド回路の基本
回路を示す回路図、 第3図は、理想変成器を用いて第1図(A)ないし第2
図(C)の基本回路を一般的かつ等節約に書き替えた1
80度ハイブリッド回路の回路図、第4図(A)と第4
図(B)は、第3図の回路の二つの異なるモードに対す
る等価回路を示す回路図、第5図(A)は、第1図(B
)に示した実施例の具体的装置の平面図、 第5図(B)は、第5図(A)のB−B’線の縦断面図
、 第5図(C)は、第5図(A)のc−c’線の縦断面図
、 第6図(A)と第6図(B)は、第5図(Δ)に示した
構成を有する本発明の実施例におけるバイブフッド回路
の周波数特性測定値を示すグラフ、第7図(Δ)は、第
2図(B)に示した実施例の具体的装置の平面図、 第7図(B)は、第7図(A)のB−B’線の縦断面図
、 第7図(C)は、第7図(A)のc−c’線の縦断面図
、 第7図(D)は、第7図(A)のD−D’線の縦断面図
、 第8[](A)は、第2図(B)に示した実施例のさら
に他の具体的装置の平面図、 第8図(B)は、第8図(A)のB−B’線の縦断面図
、 第8図(C)は、第8図(A)のc−c’線の縦断面図
、 第8図(D)は、第8図(A)のI)−D’線の縦断面
図、 第9図(A)は、第1の従来例のラットレース型ハイブ
リッド回路を示す回路図、 第9図(B)は、第2の従来例の位相反転型ハイブリッ
ド回路を示す回路図、 第10図は、第3の従来例である、マイクロ波IC基板
の両面を利用した180度ハイブリッド回路を示す回路
図、 第11図は、第10図のA−A’線断面図である。 I・・・半導体基板、 2・・・コプレナ線路(第1のマイクロ波線路)、3.
4.5・・スロット線路(第4、第2、第3のマイクロ
波線路)、 22・・・第1のマイクロ波線路、 23.24.25・・・第4、第2、第3のマイクロ波
線路、 20.21・・トランジスタ、ショットキーゲート型電
界効果トランジスタ(MES FET)、 S l+ 32+ 32・・・ソース電極、D、、D2
,33.34・・・ドレイン電極、G、、G2,30 
31・・・ゲート′電極、45.46・・ドレイン電極
またはソース電極、47.48・・ソース電極またはド
レイン電極、ZOHIZOE  それぞれ第1、第4の
マイクロ波fH3の特性インピータンス、 Zo 第2、第3のマイクロ波線路の特性インピーダン
不、 26.27・抵抗(RL)、 30 抵抗(R□)、 49b・ブリッジ状の導体。 第1図(Bl 第2図(B) 第1図(C) 第2121(C) 第 図 第 図(A) ×1 第 図(B) ×1 第 図(A) 周 万 v (GHz) ?;6図 (B) 周 2反 ぢ (GHz) 第 図(C1 第 図(Dl 第 図 (A) 第 図 (B) 第 図 第 図
1(A) to 1(C) are circuit diagrams showing basic circuits of a 180-degree hybrid circuit using transistors, which are embodiments of the present invention, and FIG. 2(A) to 2(C) ) is a circuit diagram showing the basic circuit of a 180 degree hybrid circuit using still another transistor of the present invention, and FIG.
Rewriting the basic circuit in Figure (C) to make it more general and equally economical 1
Circuit diagram of 80 degree hybrid circuit, Figure 4 (A) and Figure 4
Figure (B) is a circuit diagram showing the equivalent circuit for two different modes of the circuit in Figure 3, and Figure 5 (A) is a circuit diagram showing the equivalent circuit of the circuit in Figure 3 (B).
), FIG. 5(B) is a vertical sectional view taken along line BB' in FIG. 5(A), and FIG. 5(C) is a plan view of the specific device of the embodiment shown in FIG. 6(A) and 6(B) are a vertical cross-sectional view taken along line c-c' in FIG. 6(A). 7 (Δ) is a plan view of the specific device of the embodiment shown in FIG. 2 (B), and FIG. 7 (B) is a graph showing the measured frequency characteristics of FIG. 7(C) is a longitudinal sectional view taken along line BB' of FIG. 7(A), FIG. 7(D) is a longitudinal sectional view taken along line cc' of FIG. 7(A), 8 [] (A) is a plan view of still another specific device of the embodiment shown in FIG. 2 (B), and FIG. 8 (B) is FIG. 8(A) is a longitudinal sectional view taken along line BB', FIG. 8(C) is a longitudinal sectional view taken along line cc' in FIG. 8(A), and FIG. 8(D) is a longitudinal sectional view taken along line BB' in FIG. A vertical cross-sectional view taken along line I)-D' in FIG. 8(A), FIG. 9(A) is a circuit diagram showing the first conventional rat race type hybrid circuit, and FIG. 9(B) is a FIG. 10 is a circuit diagram showing a second conventional example of a phase inversion type hybrid circuit. FIG. 10 is a sectional view taken along line AA' in FIG. 10. I... Semiconductor substrate, 2... Coplanar line (first microwave line), 3.
4.5... Slot line (fourth, second, third microwave line), 22... First microwave line, 23.24.25... Fourth, second, third microwave line Microwave line, 20.21...Transistor, Schottky gate field effect transistor (MES FET), S l+ 32+ 32... Source electrode, D,, D2
,33.34...Drain electrode, G, ,G2,30
31... Gate' electrode, 45.46... Drain electrode or source electrode, 47.48... Source electrode or drain electrode, ZOHIZOE Characteristic impedance of the first and fourth microwave fH3, respectively, Zo Second, Characteristic impedance of the third microwave line, 26.27 Resistance (RL), 30 Resistance (R□), 49b Bridge-shaped conductor. Figure 1 (Bl) Figure 2 (B) Figure 1 (C) Figure 2121 (C) Figure (A) ×1 Figure (B) ×1 Figure (A) ;6 (B) Circumference 2 (GHz) Figure (C1 Figure (Dl Figure (A) Figure (B) Figure Figure

Claims (4)

【特許請求の範囲】[Claims] (1)同じ電極が接地された2個のトランジスタと、上
記2個のトランジスタの接地されない同じ電極と接地電
極とに第1のマイクロ波回路を接続可能とし、かつ上記
2個のトランジスタの接地されないさらに他の電極間あ
るいは上記さらに他の電極と接地電極との間にさらに他
のマイクロ波回路を接続可能にしたことを特徴とする1
80度ハイブリッド回路。
(1) A first microwave circuit can be connected to two transistors with the same electrode grounded, and the same electrode of the two transistors that is not grounded and the ground electrode, and the first microwave circuit is connectable to the ground electrode of the two transistors that are not grounded. 1 characterized in that it is possible to connect another microwave circuit between the other electrodes or between the other electrode and the ground electrode.
80 degree hybrid circuit.
(2)第1の電極を共通とするか、または、第1の電極
か互いに接続され、第2電極が接地された二つのトラン
ジスタと、上記トランジスタの第1の電極またはこれら
を接続する導体と第2の電極に接続される第1のマイク
ロ波線路と、上記各トランジスタの第3の電極と第2の
導体に接続される第2、第3のマイクロ波線路と、上記
二つの第3の電極に接続される第4のマイクロ波線路と
を備えたことを特徴とする180度ハイブリッド回路。
(2) two transistors whose first electrodes are common or whose first electrodes are connected to each other and whose second electrodes are grounded, and the first electrodes of the transistors or a conductor that connects them; a first microwave line connected to the second electrode; second and third microwave lines connected to the third electrode and second conductor of each of the transistors; A 180 degree hybrid circuit comprising: a fourth microwave line connected to the electrode.
(3)上記第2のマイクロ波線路および第3のマイクロ
波線路の各々に対し、並列に接続された抵抗を備えたこ
とを特徴とする請求項(1)記載の180度ハイブリッ
ド回路。
(3) The 180-degree hybrid circuit according to claim (1), further comprising a resistor connected in parallel to each of the second microwave line and the third microwave line.
(4)上記第2のマイクロ波線路および第3のマイクロ
波線路の各々に対し、並列に接続された抵抗を備えたこ
とを特徴とする請求項(2)記載の180度ハイブリッ
ド回路。
(4) The 180-degree hybrid circuit according to claim (2), further comprising a resistor connected in parallel to each of the second microwave line and the third microwave line.
JP21339488A 1988-08-24 1988-08-24 180× hybrid circuit Pending JPH0258902A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21339488A JPH0258902A (en) 1988-08-24 1988-08-24 180× hybrid circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21339488A JPH0258902A (en) 1988-08-24 1988-08-24 180× hybrid circuit

Publications (1)

Publication Number Publication Date
JPH0258902A true JPH0258902A (en) 1990-02-28

Family

ID=16638478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21339488A Pending JPH0258902A (en) 1988-08-24 1988-08-24 180× hybrid circuit

Country Status (1)

Country Link
JP (1) JPH0258902A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160148A (en) * 1981-03-30 1982-10-02 Toshiba Corp Microwave integrated circuit device
JPS57186347A (en) * 1981-05-13 1982-11-16 Toshiba Corp Microwave integrated circuit device
JPS6142101B2 (en) * 1979-10-31 1986-09-19 Yamaha Motor Co Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142101B2 (en) * 1979-10-31 1986-09-19 Yamaha Motor Co Ltd
JPS57160148A (en) * 1981-03-30 1982-10-02 Toshiba Corp Microwave integrated circuit device
JPS57186347A (en) * 1981-05-13 1982-11-16 Toshiba Corp Microwave integrated circuit device

Similar Documents

Publication Publication Date Title
US5039891A (en) Planar broadband FET balun
US5634208A (en) Multilayer transmission line using ground metal with slit, and hybrid using the transmission line
KR100852315B1 (en) Power amplifiers and methods thereof, and inductors
US6133806A (en) Miniaturized balun transformer
US4638190A (en) Digitally controlled wideband phase shifter
US20130147535A1 (en) Tunable active directional couplers
JPH0720018B2 (en) Microwave mixer
US5349306A (en) Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits
US4547745A (en) Composite amplifier with divider/combiner
JPH11330813A (en) Power distribution circuit and power amplifier
US6351192B1 (en) Miniaturized balun transformer with a plurality of interconnecting bondwires
JP3216419B2 (en) Phase shifter
US5412347A (en) Compact cascadable microwave amplifier circuits
US12424724B2 (en) Quadrature couplers and methods of operation
JPS60153602A (en) Converting circuit of coplanar line and slot line
JP2001501066A (en) Compact active converter between slot line and coplanar waveguide
EP3224947B1 (en) Active circulator with rf chokes
JP2002164704A (en) High frequency switch, spiral inductor and distributor for handling balanced signals
JP2781788B2 (en) Directional coupler
JPH0258902A (en) 180× hybrid circuit
US7667556B2 (en) Integrated power combiner/splitter
Chan et al. A low-distortion monolithic wide-band amplifier
JPH0586081B2 (en)
CN111416594B (en) A dual-band negative group delay circuit and its parameter determination method
JP2737874B2 (en) Semiconductor line converter