JPH0259911A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH0259911A JPH0259911A JP63212103A JP21210388A JPH0259911A JP H0259911 A JPH0259911 A JP H0259911A JP 63212103 A JP63212103 A JP 63212103A JP 21210388 A JP21210388 A JP 21210388A JP H0259911 A JPH0259911 A JP H0259911A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- terminals
- voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、安定化電源回路に関し、特に、腕時計等小容
量の電池を用いた低電圧の安定化電源回路に関する。
量の電池を用いた低電圧の安定化電源回路に関する。
従来の技術
従来この種の安定化電源は、第２図に示す様に、基準電
圧発生回路３０、差動増幅回路３３及び出力回路３２は
同一の電源に接続されていた。
圧発生回路３０、差動増幅回路３３及び出力回路３２は
同一の電源に接続されていた。
発明が解決しようとする課題
上述した従来の安定化電源回路は、差動増幅回路３３の
電源を基準電圧発生回路３０、出力回路３２と同じ電源
を使用していたので、出力回路３２のＦＥＴ９のゲート
電圧を端子２０−２２に加えられる電圧範囲のダイナミ
ックレンジしかない為に特性の保証範囲あるいは製造条
件が制限され、製品のコストを上げるという欠点があっ
た。
電源を基準電圧発生回路３０、出力回路３２と同じ電源
を使用していたので、出力回路３２のＦＥＴ９のゲート
電圧を端子２０−２２に加えられる電圧範囲のダイナミ
ックレンジしかない為に特性の保証範囲あるいは製造条
件が制限され、製品のコストを上げるという欠点があっ
た。
これを改善する為には、差動増幅回路の電源電圧を電位
差の大きい電源から供給し、ダイナミックレンジを広く
すれば良い事は知られていたが、腕時計等の場合には小
容量の電池電源は重負荷時瞬間的に大電流が流れた場合
に電圧が変動し、その影響が安定化電源回路出力電圧を
不安定にするという欠点がある為に使用できなかった。
差の大きい電源から供給し、ダイナミックレンジを広く
すれば良い事は知られていたが、腕時計等の場合には小
容量の電池電源は重負荷時瞬間的に大電流が流れた場合
に電圧が変動し、その影響が安定化電源回路出力電圧を
不安定にするという欠点がある為に使用できなかった。
そこで本発明の目的は、従来の技術に内在する上記欠点
を解決し、瞬時的に大電流が流れて電圧が変動する電源
を使用しても安定化電源回路出力電圧に影響がなくダイ
ナミックレンジを広げる事ができ、特性の保証範囲ある
いは製造条件を緩和して不良の発生を低減することを可
能とした新規な安定化電源回路を提供することにある。
を解決し、瞬時的に大電流が流れて電圧が変動する電源
を使用しても安定化電源回路出力電圧に影響がなくダイ
ナミックレンジを広げる事ができ、特性の保証範囲ある
いは製造条件を緩和して不良の発生を低減することを可
能とした新規な安定化電源回路を提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る安定化を源回路
は、第１と第２の電源を使用する基準電圧発生回路と、
電位差の大きい第１と第３の電源を使用し該第３の電源
からＦＥＴもしくはダイオードを介して接続され、更に
該接続点と前記第１の電源間に並列にコンデンサを接続
した接続点より電源が供給される差動増幅回路とを備え
て構成される。
は、第１と第２の電源を使用する基準電圧発生回路と、
電位差の大きい第１と第３の電源を使用し該第３の電源
からＦＥＴもしくはダイオードを介して接続され、更に
該接続点と前記第１の電源間に並列にコンデンサを接続
した接続点より電源が供給される差動増幅回路とを備え
て構成される。
この差動増幅回路の第１の電源と第３の電源の電位差が
瞬時に変動して第１の電源と第２の電源の電位差より小
さくなった場合には、ＦＥＴもしくはダイオードは逆バ
イアスとなり第３の電源より電源供給がされなくなるが
、その間コンデンサに蓄えられた電荷により差動増幅回
路に電源が供給され、安定した電源電圧を印加される事
により差動増幅回路の出力電圧は変動せず、出力回路の
制−御電圧が変化しない、この為に、電源変動のある第
３の電源を使用しても安定化電源回路出力に影響がなく
、差動増幅回路のダイ、ナミックレンジを広げる事がで
き、特性保証範囲あるいは製造条件が緩和でき、不良発
生が低減されると共に、廉価に製品を製造できる効果が
得られる。
瞬時に変動して第１の電源と第２の電源の電位差より小
さくなった場合には、ＦＥＴもしくはダイオードは逆バ
イアスとなり第３の電源より電源供給がされなくなるが
、その間コンデンサに蓄えられた電荷により差動増幅回
路に電源が供給され、安定した電源電圧を印加される事
により差動増幅回路の出力電圧は変動せず、出力回路の
制−御電圧が変化しない、この為に、電源変動のある第
３の電源を使用しても安定化電源回路出力に影響がなく
、差動増幅回路のダイ、ナミックレンジを広げる事がで
き、特性保証範囲あるいは製造条件が緩和でき、不良発
生が低減されると共に、廉価に製品を製造できる効果が
得られる。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示す回路構成図である。
第１図を参照するに、本発明の一実施例は、端子２０−
２２間を電源とする基準電圧発生回路３０と、出力回路
３２と、端子２０−２２間の電位差より電位差の大きい
電圧である端子２０−２３間を電源とする差動増幅回路
３１とにより構成され、端子２０−２１間から出力電圧
を得る安定化電源回路である。
２２間を電源とする基準電圧発生回路３０と、出力回路
３２と、端子２０−２２間の電位差より電位差の大きい
電圧である端子２０−２３間を電源とする差動増幅回路
３１とにより構成され、端子２０−２１間から出力電圧
を得る安定化電源回路である。
起動増幅回路３１は、端子２０の電源から定電流源１を
介して基板を端子２０の電源と接続したＰチャネルエン
ハンスメントＦＥＴ ４ 、５のソース電極に接続され
、ＦＥＴ ４のゲート電極は基準電圧発生回路３０の出
力に接続され、ＦＥＴ ５のゲートを極は出力回路３２
の出力端子２１へ接続されている。ＦＥＴ ４のドレイ
ンはＮチャネルエンハンスメントＦＥＴ ６のゲート電
極とトレイン電極に接続され、ＦＥＴ ５のドレイン電
極はＮチャネルエンハンスメント型ＦＥＴ ７のゲート
電極とトレイン電極に接続されている。
介して基板を端子２０の電源と接続したＰチャネルエン
ハンスメントＦＥＴ ４ 、５のソース電極に接続され
、ＦＥＴ ４のゲート電極は基準電圧発生回路３０の出
力に接続され、ＦＥＴ ５のゲートを極は出力回路３２
の出力端子２１へ接続されている。ＦＥＴ ４のドレイ
ンはＮチャネルエンハンスメントＦＥＴ ６のゲート電
極とトレイン電極に接続され、ＦＥＴ ５のドレイン電
極はＮチャネルエンハンスメント型ＦＥＴ ７のゲート
電極とトレイン電極に接続されている。
Ｎチャネルエンハンスメント型ＦＥＴ ６ 、７のソー
ス電極と基板は、端子２０の電源より定電流源２を介し
てドレイン電極に接続されゲート電極がＮチャネルエン
ハンスメント型ＦＥＴ ６のゲート電極と接続されたＮ
チャネルエンハンスメント型ＦＥＴ８のソース電極と基
板に接続され、更に一端が端子２０の電源に接続された
コンデンサ１０の他の一端と、カソード電極を端子２３
の電源に接続されたダイオードｌＯのアノード電極と接
続されている。
ス電極と基板は、端子２０の電源より定電流源２を介し
てドレイン電極に接続されゲート電極がＮチャネルエン
ハンスメント型ＦＥＴ ６のゲート電極と接続されたＮ
チャネルエンハンスメント型ＦＥＴ８のソース電極と基
板に接続され、更に一端が端子２０の電源に接続された
コンデンサ１０の他の一端と、カソード電極を端子２３
の電源に接続されたダイオードｌＯのアノード電極と接
続されている。
出力回路３２は、端子２０の電源から定電流源３を介し
てＰチャネルデプレッションＦＥＴ ９のソースｔａｉ
に接続され、ドレイン電極が端子２２の電極に接続され
ると共に、基板が端子２０の電源に接続され、ゲート電
極が前記Ｎチャネルエンハンスメント型ＦＥＴ ８のド
レインを掻と接続された回路である。
てＰチャネルデプレッションＦＥＴ ９のソースｔａｉ
に接続され、ドレイン電極が端子２２の電極に接続され
ると共に、基板が端子２０の電源に接続され、ゲート電
極が前記Ｎチャネルエンハンスメント型ＦＥＴ ８のド
レインを掻と接続された回路である。
本発明の安定化電源回路において、端子２０−２３の電
源電圧が瞬間的に変動し、端子２０−２２の電圧よりも
小さくなった場合には、ダイオード１ｏは逆バイアスと
なり端子２０−２３より電源供給されなくなるが、その
間コンデンサ１１に蓄えられた電荷により、Ｎチャネル
エンハンスメントＦＥＴ６，７゜８のソース電極、基板
電位は維持されるので、ＮチャネルエンハンスメントＦ
ＥＴ ９のゲート電極の電位も変化しない為に、安定化
電源の出力端子２１の出力電圧も変動しない。
源電圧が瞬間的に変動し、端子２０−２２の電圧よりも
小さくなった場合には、ダイオード１ｏは逆バイアスと
なり端子２０−２３より電源供給されなくなるが、その
間コンデンサ１１に蓄えられた電荷により、Ｎチャネル
エンハンスメントＦＥＴ６，７゜８のソース電極、基板
電位は維持されるので、ＮチャネルエンハンスメントＦ
ＥＴ ９のゲート電極の電位も変化しない為に、安定化
電源の出力端子２１の出力電圧も変動しない。
以上の動作により、端子２３の電圧が変動した場合でも
差動増幅回路３１の電源電圧は変動せず、ダイナミック
レンジの広い安定化電源回路が得られる。
差動増幅回路３１の電源電圧は変動せず、ダイナミック
レンジの広い安定化電源回路が得られる。
発明の詳細
な説明したように、本発明の安定化電源回路によれば、
小容量の電池の様に重負荷時瞬間的に大電流が流れた場
合に電圧が変動して不安定となる電源でも使用でき、ダ
イナミックレンジの広い差動増幅回路が得られる事によ
って、特性保証範囲あるいは製造条件の制限が緩和でき
、不良発生が少なく、製品コストを廉価にできる安定化
電源回路を容易に提供できる効果が得られる。
小容量の電池の様に重負荷時瞬間的に大電流が流れた場
合に電圧が変動して不安定となる電源でも使用でき、ダ
イナミックレンジの広い差動増幅回路が得られる事によ
って、特性保証範囲あるいは製造条件の制限が緩和でき
、不良発生が少なく、製品コストを廉価にできる安定化
電源回路を容易に提供できる効果が得られる。
第１図は本発明に係る安定化電源回路の一実施例を示す
回路構成図、第２図は従来の安定化電源回路の一例を示
す回路図である。 １．２．３・・・定電流源、４，５・・・Ｐチャネルエ
ンハンスメント型ＭＯ３ＦＥＴ ＋ ６． ７．８・・
・Ｎチャネルエンハンスメント型ＭＯ５ＦＥＴ 、９・
・・Ｐチャネルデプレッション型＋４０ｓ ＦＥＴ 、
１０・・・ダイオード、１１・・・コンデンサ、２０，
２２．２３・・・電源端子、２１・・・電源出力端子、
３０・・・基準電圧発生回路、３１．３３・・・差動増
幅回路、３２・・・出力回路 特許出願人 Ｂ本電気アイジ−マイコンシステム
株式金社代 理 人 弁理士 熊谷雄太部
回路構成図、第２図は従来の安定化電源回路の一例を示
す回路図である。 １．２．３・・・定電流源、４，５・・・Ｐチャネルエ
ンハンスメント型ＭＯ３ＦＥＴ ＋ ６． ７．８・・
・Ｎチャネルエンハンスメント型ＭＯ５ＦＥＴ 、９・
・・Ｐチャネルデプレッション型＋４０ｓ ＦＥＴ 、
１０・・・ダイオード、１１・・・コンデンサ、２０，
２２．２３・・・電源端子、２１・・・電源出力端子、
３０・・・基準電圧発生回路、３１．３３・・・差動増
幅回路、３２・・・出力回路 特許出願人 Ｂ本電気アイジ−マイコンシステム
株式金社代 理 人 弁理士 熊谷雄太部
Claims (1)
- 絶縁ゲート型電界効果トランジスタ（Ｉｎｓｕｌａｔｅ
ｄＧａｔｅＦｅｉｌｄＥｆｅｃｔＴｒａｎｓｉｓｔｅｒ
以下ＦＥＴと称す）を用いた基準電圧発生回路と差動増
幅回路と出力回路を備え、基準電圧発生回路及び出力回
路とは異なる電源にＦＥＴもしくはダイオードを介して
接続され、更に該接続点とＧＮＤ間に並列にコンデンサ
を接続した接続点より電源が供給される差動増幅回路を
有することを特徴とした安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212103A JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212103A JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259911A true JPH0259911A (ja) | 1990-02-28 |
| JP2771182B2 JP2771182B2 (ja) | 1998-07-02 |
Family
ID=16616932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63212103A Expired - Fee Related JP2771182B2 (ja) | 1988-08-26 | 1988-08-26 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771182B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753721B2 (en) | 2001-09-19 | 2004-06-22 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| JP2007249384A (ja) * | 2006-03-14 | 2007-09-27 | Ricoh Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175317U (ja) * | 1986-04-21 | 1987-11-07 |
-
1988
- 1988-08-26 JP JP63212103A patent/JP2771182B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175317U (ja) * | 1986-04-21 | 1987-11-07 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753721B2 (en) | 2001-09-19 | 2004-06-22 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| US6885237B2 (en) | 2001-09-19 | 2005-04-26 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| US7034605B2 (en) | 2001-09-19 | 2006-04-25 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| JP2007249384A (ja) * | 2006-03-14 | 2007-09-27 | Ricoh Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771182B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138851B2 (en) | Semiconductor integrated circuit apparatus | |
| US7479821B2 (en) | Cascode circuit and semiconductor device | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| JP2012038930A (ja) | 半導体集積回路装置 | |
| US6628161B2 (en) | Reference voltage circuit | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JPS6242283B2 (ja) | ||
| US4031456A (en) | Constant-current circuit | |
| JP2005191821A (ja) | コンパレータ回路及び電源回路 | |
| JP4233634B2 (ja) | 温度補償型水晶発振器 | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| JPH0259911A (ja) | 安定化電源回路 | |
| JPS6113248B2 (ja) | ||
| GB2084421A (en) | Oscillator Circuit With Low Current Consumption | |
| JP3119543B2 (ja) | 発振回路 | |
| JPH04239221A (ja) | 半導体集積回路 | |
| US6603295B2 (en) | Circuit configuration for the generation of a reference voltage | |
| US11482976B2 (en) | Differential amplifier | |
| CN112003611B (zh) | 一种环形振荡器及电路实现方法 | |
| US20120274305A1 (en) | Voltage Regulator and Voltage-Regulator-Equipped Oscillation Circuit | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPH1141041A (ja) | 定電圧発生回路 | |
| JPH11340765A (ja) | 集積回路用の電圧制限回路 | |
| JP2698342B2 (ja) | クランプ回路 | |
| JPS6214733Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |