JPH0259968A - 論理回路作成方式 - Google Patents
論理回路作成方式Info
- Publication number
- JPH0259968A JPH0259968A JP63212084A JP21208488A JPH0259968A JP H0259968 A JPH0259968 A JP H0259968A JP 63212084 A JP63212084 A JP 63212084A JP 21208488 A JP21208488 A JP 21208488A JP H0259968 A JPH0259968 A JP H0259968A
- Authority
- JP
- Japan
- Prior art keywords
- macro
- circuit
- logic circuit
- creation
- library file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路作成方式に関し、特に会話型の論理回
路作成装置を用いて階層的な論理回路をトップダウンに
設計する場合に、階層表現されたプリミティブでない素
子(以下、マクロ素子と称する)およびマクロ素子内の
回路(以下、マクロ回路と称する)を作成する論理回路
作成方式に関する。
路作成装置を用いて階層的な論理回路をトップダウンに
設計する場合に、階層表現されたプリミティブでない素
子(以下、マクロ素子と称する)およびマクロ素子内の
回路(以下、マクロ回路と称する)を作成する論理回路
作成方式に関する。
従来、この種の論理回路作成方式では、論理回路上で階
層表現したい場合には、別のプログラムで予め作成され
ライブラリファイルとして登録されたマクロ素子を使用
しなければならなかった。
層表現したい場合には、別のプログラムで予め作成され
ライブラリファイルとして登録されたマクロ素子を使用
しなければならなかった。
また、マクロ素子内のマクロ回路を作成するためには、
マクロ回路を現在作成している論理回路とは全く異なる
新しい論理回路として登録しなければならなかった。
マクロ回路を現在作成している論理回路とは全く異なる
新しい論理回路として登録しなければならなかった。
さらに、マクロ素子ゐマクロ回路との整合性のチェック
はマクロ回路の作成後に行われていたため、マクロ回路
の作成時には論理回路の設計者が整合性を意識してマク
ロ回路を作成していた。
はマクロ回路の作成後に行われていたため、マクロ回路
の作成時には論理回路の設計者が整合性を意識してマク
ロ回路を作成していた。
上述した従来の論理回路作成方式では、論理回路上で階
層表現したい場合に別のプログラムで予め作成されライ
ブラリファイルとして登録されたマクロ素子を使用しな
ければならなかったので、トップダウン的に論理回路を
作成しながらダイナミックにマクロ素子を作成していき
たい場合には、そのたびに別のプログラムでマクロ素子
を作成しなければならず、非常に不便であるという欠点
がある。
層表現したい場合に別のプログラムで予め作成されライ
ブラリファイルとして登録されたマクロ素子を使用しな
ければならなかったので、トップダウン的に論理回路を
作成しながらダイナミックにマクロ素子を作成していき
たい場合には、そのたびに別のプログラムでマクロ素子
を作成しなければならず、非常に不便であるという欠点
がある。
また、マクロ回路を作成する場合には、マクロ回路を現
在作成している論理回路とは全く異なる新しい論理回路
として登録しなければならなかったので、非常に不便で
あるという欠点がある。
在作成している論理回路とは全く異なる新しい論理回路
として登録しなければならなかったので、非常に不便で
あるという欠点がある。
さらに、マクロ素子とマクロ回路との整合性のチェック
がマクロ回路の作成後に行われていたので、マクロ素子
とマクロ回路との整合性のエラーが生じやすいとともに
、論理回路の設計者はマクロ回路の作成時にマクロ素子
との整合性を管理しなければならず、非常に不便である
という欠点がある。
がマクロ回路の作成後に行われていたので、マクロ素子
とマクロ回路との整合性のエラーが生じやすいとともに
、論理回路の設計者はマクロ回路の作成時にマクロ素子
との整合性を管理しなければならず、非常に不便である
という欠点がある。
本発明の目的は、上述の点に鑑み、論理回路の作成中に
マクロ素子を作成してライブラリファイルを自動生成で
きるとともにマクロ回路の作成時にはマクロ回路の端子
(以下、マクロ端子と称する)を自動的に生成すること
により、論理回路のトップダウン的な作成を容易に行え
るとともにマクロ素子とマクロ回路との整合性のエラー
を防止することができる論理回路作成方式を提供するこ
とにある。
マクロ素子を作成してライブラリファイルを自動生成で
きるとともにマクロ回路の作成時にはマクロ回路の端子
(以下、マクロ端子と称する)を自動的に生成すること
により、論理回路のトップダウン的な作成を容易に行え
るとともにマクロ素子とマクロ回路との整合性のエラー
を防止することができる論理回路作成方式を提供するこ
とにある。
本発明の論理回路作成方式は、会話型の論理回路作成装
置を用いて階層的な論理回路をトップダウンに設計する
論理回路作成方式において、論理回路の作成中にマクロ
素子を作成するマクロ素子作成手段と、このマクロ素子
作成手段により作成されたマクロ素子の情報に従ってラ
イブラリファイルを自動的に作成するライブラリファイ
ル作成手段と、前記マクロ素子のマクロ回路が未作成の
場合に前記ライブラリファイルとして作成された当該マ
クロ素子のピン情報に従ってマクロ回路のマクロ端子を
自動生成してマクロ回路の作成を促進させるマクロ回路
作成手段と、このマクロ回路作成手段により作成された
マクロ回路とこのマクロ回路が含まれるマクロ素子との
間の整合性をチェックするマクロ回路チェック手段とを
有する。
置を用いて階層的な論理回路をトップダウンに設計する
論理回路作成方式において、論理回路の作成中にマクロ
素子を作成するマクロ素子作成手段と、このマクロ素子
作成手段により作成されたマクロ素子の情報に従ってラ
イブラリファイルを自動的に作成するライブラリファイ
ル作成手段と、前記マクロ素子のマクロ回路が未作成の
場合に前記ライブラリファイルとして作成された当該マ
クロ素子のピン情報に従ってマクロ回路のマクロ端子を
自動生成してマクロ回路の作成を促進させるマクロ回路
作成手段と、このマクロ回路作成手段により作成された
マクロ回路とこのマクロ回路が含まれるマクロ素子との
間の整合性をチェックするマクロ回路チェック手段とを
有する。
本発明の論理回路作成方式では、マクロ素子作成手段が
論理回路の作成中にマクロ素子を作成し、ライブラリフ
ァイル作成手段がマクロ素子作成手段により作成された
マクロ素子の情報に従ってライブラリファイルを自動的
に作成し、マクロ回路作成手段がマクロ素子のマクロ回
路が未作成の場合にライブラリファイルとして作成され
た当該マクロ素子のピン情報に従ってマクロ回路のマク
ロ端子を自動生成してマクロ回路の作成を促進させ、マ
クロ回路チェック手段がマクロ回路作成手段により作成
されたマクロ回路とこのマクロ回路が含まれるマクロ素
子との間の整合性をチェックする。
論理回路の作成中にマクロ素子を作成し、ライブラリフ
ァイル作成手段がマクロ素子作成手段により作成された
マクロ素子の情報に従ってライブラリファイルを自動的
に作成し、マクロ回路作成手段がマクロ素子のマクロ回
路が未作成の場合にライブラリファイルとして作成され
た当該マクロ素子のピン情報に従ってマクロ回路のマク
ロ端子を自動生成してマクロ回路の作成を促進させ、マ
クロ回路チェック手段がマクロ回路作成手段により作成
されたマクロ回路とこのマクロ回路が含まれるマクロ素
子との間の整合性をチェックする。
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例の論理回路作成方式の構成
を示すブロック図である。本実施例の論理回路作成方式
は、マクロ素子作成手段1と、ライブラリファイル作成
手段2と、マクロ回路作成手段3と、マクロ回路チェッ
ク手段4と、CRT(Cathode Ray Tub
e) 5と、ライブラリファイル6と、図形ファイル
7とから構成されている。
を示すブロック図である。本実施例の論理回路作成方式
は、マクロ素子作成手段1と、ライブラリファイル作成
手段2と、マクロ回路作成手段3と、マクロ回路チェッ
ク手段4と、CRT(Cathode Ray Tub
e) 5と、ライブラリファイル6と、図形ファイル
7とから構成されている。
マクロ素子作成手段1は、論理回路の作成中に論理回路
の設計者からCRT5を介してマクロ素子として階層化
したい部分の指定があれば、CRT5上の他の図形情報
と同様にその場でCRTS上にマクロ素子を作成する。
の設計者からCRT5を介してマクロ素子として階層化
したい部分の指定があれば、CRT5上の他の図形情報
と同様にその場でCRTS上にマクロ素子を作成する。
ライブラリファイル作成手段2は、マクロ素子作成手段
lにより作成されたマクロ素子の情報に従い、自動的に
マクロ素子のライブラリファイル6を作成する。
lにより作成されたマクロ素子の情報に従い、自動的に
マクロ素子のライブラリファイル6を作成する。
マクロ回路作成手段3は、論理回路の設計者からCRT
5を介してマクロ素子のマクロ回路の作成が指示された
ときに、図形ファイル7を参照しテ指定されたマクロ素
子のマクロ回路が未作成の場合には、ライブラリファイ
ル6のマクロ素子のピン情報に従ってCRT5の画面上
にマクロ端子を自動生成させてマクロ回路の作成を促進
させ、論理回路の設計者からCRT5を介して入力され
た情報に基づいてマクロ回路を作成して図形ファイル7
に出力する。
5を介してマクロ素子のマクロ回路の作成が指示された
ときに、図形ファイル7を参照しテ指定されたマクロ素
子のマクロ回路が未作成の場合には、ライブラリファイ
ル6のマクロ素子のピン情報に従ってCRT5の画面上
にマクロ端子を自動生成させてマクロ回路の作成を促進
させ、論理回路の設計者からCRT5を介して入力され
た情報に基づいてマクロ回路を作成して図形ファイル7
に出力する。
マクロ回路チェック手段4は、論理回路の設計者がマク
ロ回路の作成時に誤って不必要なマクロ端子を作成して
しまったような場合に備えて、マクロ素子のピンとマク
ロ回路作成手段3により作成されたマクロ回路のマクロ
端子との間の整合性をチェックする。
ロ回路の作成時に誤って不必要なマクロ端子を作成して
しまったような場合に備えて、マクロ素子のピンとマク
ロ回路作成手段3により作成されたマクロ回路のマクロ
端子との間の整合性をチェックする。
次に、このように構成された本実施例の論理回路作成方
式の動作について説明する。
式の動作について説明する。
CRT5の画面上で論理回路をトップダウンで設計して
いる途中で、階層化するためにマクロ素子を作成したい
場合には、論理回路の設計者は、CRT5を介してマク
ロ素子作成手段lを起動する。
いる途中で、階層化するためにマクロ素子を作成したい
場合には、論理回路の設計者は、CRT5を介してマク
ロ素子作成手段lを起動する。
起動されたマクロ素子作成手段1は、CRTS上の他の
図形情報と同様に、論理回路の設計者からCRT5を介
して入力された情報に基づいて、例えば第2図(a)に
示すように、マクロ素子式を作成する。
図形情報と同様に、論理回路の設計者からCRT5を介
して入力された情報に基づいて、例えば第2図(a)に
示すように、マクロ素子式を作成する。
マクロ素子作成手段lによりマクロ素子Aが作成される
と、ライブラリファイル作成手段2は、作成されたマク
ロ素子Aの情報に従って自動的にライブラリファイル6
を作成する。
と、ライブラリファイル作成手段2は、作成されたマク
ロ素子Aの情報に従って自動的にライブラリファイル6
を作成する。
したがって、論理回路の設計者は、論理回路の作成中に
再び同じ内容をもつマクロ素子を使用したい場合には、
あらたに同じ内容をもつマクロ素子を作成することなく
、このマクロ素子の情報に従って作成されたライブラリ
ファイル6を指定すればよい。
再び同じ内容をもつマクロ素子を使用したい場合には、
あらたに同じ内容をもつマクロ素子を作成することなく
、このマクロ素子の情報に従って作成されたライブラリ
ファイル6を指定すればよい。
次に、論理回路の設計者が論理回路の作成中に下位階層
の設計に移って、CRT5を介してマクロ素子Aのマク
ロ回路の設計を指示すると、マクロ回路作成手段3が起
動される。
の設計に移って、CRT5を介してマクロ素子Aのマク
ロ回路の設計を指示すると、マクロ回路作成手段3が起
動される。
起動されたマクロ回路作成手段3は、図形ファイル7を
参照して指定されたマクロ素子Aがすでにマクロ回路を
もっていれば処理しない。指定されたマクロ素子Aがマ
クロ回路をもっていなければ、マクロ回路作成手段3は
、第2図(a)に示すようなライブラリファイル6内の
マクロ素子Aのビン情報に基づいて、第2図(b)に示
すように、CRT5の画面上にマクロ素子へのマクロ回
路のマクロ端子を発生させる。
参照して指定されたマクロ素子Aがすでにマクロ回路を
もっていれば処理しない。指定されたマクロ素子Aがマ
クロ回路をもっていなければ、マクロ回路作成手段3は
、第2図(a)に示すようなライブラリファイル6内の
マクロ素子Aのビン情報に基づいて、第2図(b)に示
すように、CRT5の画面上にマクロ素子へのマクロ回
路のマクロ端子を発生させる。
これによって、論理回路の設計者は、マクロ素子とマク
ロ回路との間の整合性を意識しなくても容易に下位階層
のマクロ回路の設計を行うことができる。
ロ回路との間の整合性を意識しなくても容易に下位階層
のマクロ回路の設計を行うことができる。
論理回路の設計者は、自動的に発生されたマクロ端子に
基づいて、マクロ回路の作成をCRTS上で行う。
基づいて、マクロ回路の作成をCRTS上で行う。
作成されたマクロ回路は、マクロ回路作成手段3により
、図形ファイル7に格納される。このとき、作成された
マクロ回路とマクロ素子との整合性は、マクロ回路チェ
ック手段4により自動的にチェックされる。
、図形ファイル7に格納される。このとき、作成された
マクロ回路とマクロ素子との整合性は、マクロ回路チェ
ック手段4により自動的にチェックされる。
以上説明したように本発明は、論理回路の作成中にマク
ロ素子を作成してライブラリファイルを自動生成するこ
とにより、予めマクロ素子のライブラリファイルを作成
しておかなくても階層表現された論理回路を作成するこ
とができ、容易にトップダウン的な論理回路の設計を行
うことができるという効果がある。
ロ素子を作成してライブラリファイルを自動生成するこ
とにより、予めマクロ素子のライブラリファイルを作成
しておかなくても階層表現された論理回路を作成するこ
とができ、容易にトップダウン的な論理回路の設計を行
うことができるという効果がある。
また、マクロ回路を作成するときにライブラリファイル
のマクロ素子のビン情報に従ってマクロ回路のマクロ端
子を自動生成することにより、マクロ素子とマクロ回路
との整合性のエラーが起こりに<<、論理回路の設計者
がマクロ素子とマクロ回路との整合性を管理する手間を
省くことができるという効果がある。
のマクロ素子のビン情報に従ってマクロ回路のマクロ端
子を自動生成することにより、マクロ素子とマクロ回路
との整合性のエラーが起こりに<<、論理回路の設計者
がマクロ素子とマクロ回路との整合性を管理する手間を
省くことができるという効果がある。
第1図は本発明の一実施例の論理回路作成方式の構成を
示すブロック図、 第2図(a)および(b)は本実施例の論理回路作成方
式による論理回路作成の処理例を示す図である。 図において、 1・・・マクロ素子作成手段、 2・・・ライブラリファイル作成手段、3・・・マクロ
回路作成手段、 4・・・マクロ回路チェック手段、 5・・・CRT。 6・・・ライブラリファイル、 7・・・図形ファイルである。
示すブロック図、 第2図(a)および(b)は本実施例の論理回路作成方
式による論理回路作成の処理例を示す図である。 図において、 1・・・マクロ素子作成手段、 2・・・ライブラリファイル作成手段、3・・・マクロ
回路作成手段、 4・・・マクロ回路チェック手段、 5・・・CRT。 6・・・ライブラリファイル、 7・・・図形ファイルである。
Claims (1)
- 【特許請求の範囲】 会話型の論理回路作成装置を用いて階層的な論理回路を
トップダウンに設計する論理回路作成方式において、 論理回路の作成中にマクロ素子を作成するマクロ素子作
成手段と、 このマクロ素子作成手段により作成されたマクロ素子の
情報に従ってライブラリファイルを自動的に作成するラ
イブラリファイル作成手段と、前記マクロ素子のマクロ
回路が未作成の場合に前記ライブラリファイルとして作
成された当該マクロ素子のピン情報に従ってマクロ回路
のマクロ端子を自動生成してマクロ回路の作成を促進さ
せるマクロ回路作成手段と、 このマクロ回路作成手段により作成されたマクロ回路と
このマクロ回路が含まれるマクロ素子との間の整合性を
チェックするマクロ回路チェック手段と を有することを特徴とする論理回路作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212084A JPH0259968A (ja) | 1988-08-26 | 1988-08-26 | 論理回路作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212084A JPH0259968A (ja) | 1988-08-26 | 1988-08-26 | 論理回路作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0259968A true JPH0259968A (ja) | 1990-02-28 |
Family
ID=16616606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63212084A Pending JPH0259968A (ja) | 1988-08-26 | 1988-08-26 | 論理回路作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0259968A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178447A (ja) * | 1983-03-29 | 1984-10-09 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀写真乳剤 |
| CN106469233A (zh) * | 2015-08-21 | 2017-03-01 | 北京华大九天软件有限公司 | 一种检查不同类型库单元正确性及一致性的方法 |
-
1988
- 1988-08-26 JP JP63212084A patent/JPH0259968A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178447A (ja) * | 1983-03-29 | 1984-10-09 | Konishiroku Photo Ind Co Ltd | ハロゲン化銀写真乳剤 |
| CN106469233A (zh) * | 2015-08-21 | 2017-03-01 | 北京华大九天软件有限公司 | 一种检查不同类型库单元正确性及一致性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101256490A (zh) | 一种可扩展的皮肤系统及其实现方法 | |
| JP2010537325A (ja) | インタラクティブなユーザーインターフェースの定義 | |
| JP2003114793A (ja) | 画面遷移図編集装置、画面遷移図編集方法およびその方法をコンピュータに実行させるプログラム | |
| JP3776133B2 (ja) | 画面作成エディタ装置 | |
| US5799192A (en) | Tool encapsulating method and apparatus thereof | |
| Zanden | Constraint grammars–a new model for specifying graphical applications | |
| JP2008299571A (ja) | ホームページ作成装置とそのホームページ作成プログラム及びホームページ作成方法 | |
| JPS59142628A (ja) | メモ書きを作成・管理する文書作成機 | |
| JPH02310772A (ja) | 論理回路の作成方式 | |
| van der Wolf et al. | An enhanced flow model for constraint handling in hierarchical multi-view design environments | |
| WO2024189784A1 (ja) | 作画支援プログラム、作画支援装置及び作画支援方法 | |
| JPH03241440A (ja) | ダンプ・レイアウト・ファイルの自動生成方式 | |
| KR20010059596A (ko) | 다중계층 구조의 사용자 인터페이스 방법 | |
| JPH07191716A (ja) | 制御装置 | |
| JPH0283668A (ja) | スタンダードセル配置手法 | |
| CN120832140A (zh) | 图形界面处理方法、装置、电子设备、计算机可读存储介质及计算机程序产品 | |
| JPS6376054A (ja) | データフロー図作成システム | |
| JPH03182923A (ja) | 入出力情報の編集処理方法 | |
| JP2002073691A (ja) | 建物用cadシステム | |
| JPH08320784A (ja) | プログラム作成方法 | |
| Bose | RezDez: a graphical tool for designing resources in OSU | |
| JPH04340129A (ja) | 階層ネットワーク図表示装置 | |
| JPH0210430A (ja) | オンラインプログラム生成方式 | |
| JPH05158596A (ja) | ユーザインターフェース統合システム | |
| de Graaf et al. | DATA MANAGEMENT INTERFACE APPLICATION NOTES |