JPH0283668A - スタンダードセル配置手法 - Google Patents
スタンダードセル配置手法Info
- Publication number
- JPH0283668A JPH0283668A JP63237001A JP23700188A JPH0283668A JP H0283668 A JPH0283668 A JP H0283668A JP 63237001 A JP63237001 A JP 63237001A JP 23700188 A JP23700188 A JP 23700188A JP H0283668 A JPH0283668 A JP H0283668A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- connection strength
- connection
- netlist
- standard cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタンダードセル配置手法に関し、特に接続強
度の強い順に優先的に近接してセルを配置するスタンダ
ードセル配置手法に関する。
度の強い順に優先的に近接してセルを配置するスタンダ
ードセル配置手法に関する。
従来、この種のスタンダードセル配置手法は、接続強度
を与える場合、ネットリストと論理設計情報（論理動作
、論理属性、信号線の流れ）にもとづき接続強度を与え
ていた。
を与える場合、ネットリストと論理設計情報（論理動作
、論理属性、信号線の流れ）にもとづき接続強度を与え
ていた。
上述した従来のスタンダードセル配置手法は、接続強度
を与える場合、ネットリストの他に論理設計情報を必要
とするので、■ネットリスト設計者の論理設計情報を作
成する工数がかかる、■論理設計情報を解析するプログ
ラムが必要、■論理情報を解析する時間がかかる（ＣＰ
Ｕタイム）という欠点がある。
を与える場合、ネットリストの他に論理設計情報を必要
とするので、■ネットリスト設計者の論理設計情報を作
成する工数がかかる、■論理設計情報を解析するプログ
ラムが必要、■論理情報を解析する時間がかかる（ＣＰ
Ｕタイム）という欠点がある。
本発明の目的は、ネッ）・リスト設計者が容易に接続強
度を与えることができ、短時間で接続強度の高い順に優
先的に近接してセルを配置するスタンダードセル配置手
法を提案することにある。
度を与えることができ、短時間で接続強度の高い順に優
先的に近接してセルを配置するスタンダードセル配置手
法を提案することにある。
本発明のスタンダードセル配置手法は、セル間の接続が
階層的に記述されたネットリストをもとに、下位階層内
のセル間の接続に、上位階層内のセル間の接続より強い
接続強度を与える手法な有している。
階層的に記述されたネットリストをもとに、下位階層内
のセル間の接続に、上位階層内のセル間の接続より強い
接続強度を与える手法な有している。
したがって、接続強度を与える場合、論理設計情報を必
要としなく、階層的に記述されたネットリストだけで接
続強度を与えることができる。
要としなく、階層的に記述されたネットリストだけで接
続強度を与えることができる。
第１図は本発明の一実施例の流れ図である。１は階層的
に記述されたネットリスト、２は下位階層内のセル間の
接続に、上位階層内のセル間の接続より強い接続強度を
与える手法、３は２によって得られた接続強度、４はネ
ットリスト：１と接続強度：３に従ってスタンダードセ
ルを自動配置する手法である。
に記述されたネットリスト、２は下位階層内のセル間の
接続に、上位階層内のセル間の接続より強い接続強度を
与える手法、３は２によって得られた接続強度、４はネ
ットリスト：１と接続強度：３に従ってスタンダードセ
ルを自動配置する手法である。
第２図（ａ）は本発明の他の実施例２の流れ図である。
５は階層的に記述されたネットリスト、６は下位階層内
のセル間の接続に、上位階層内のセル間の接続より強い
接続強度を与える手法、７は６によって得られた接続強
度、８はネットリスト：５と接続強度ニアに従ってスタ
ンダードセルを自動配置する手法、９は接続強度を決定
する場合、各階層にどのような関数で強度を与えるかを
指定するパラメータである。パラメータ９は第２図（ｂ
）に示すように、１０ａ、１０ｂ、１０ｃ等の種々な関
数を指定し、各階層内のセル間の強度を調整することが
可能である。
のセル間の接続に、上位階層内のセル間の接続より強い
接続強度を与える手法、７は６によって得られた接続強
度、８はネットリスト：５と接続強度ニアに従ってスタ
ンダードセルを自動配置する手法、９は接続強度を決定
する場合、各階層にどのような関数で強度を与えるかを
指定するパラメータである。パラメータ９は第２図（ｂ
）に示すように、１０ａ、１０ｂ、１０ｃ等の種々な関
数を指定し、各階層内のセル間の強度を調整することが
可能である。
以上説明したように本発明は、下位階層内のセル間の接
続に、上位階層内のセル間の接続より強い接続強度を与
える手法を含むことにより、ネットリスト設計者が容易
に接続強度を与えることができ、短時間で接続強度の高
い順に優先的に近接してセルを配置できる効果がある。
続に、上位階層内のセル間の接続より強い接続強度を与
える手法を含むことにより、ネットリスト設計者が容易
に接続強度を与えることができ、短時間で接続強度の高
い順に優先的に近接してセルを配置できる効果がある。
ネットリスト設計者は通常、機能ごとに階層的にネット
リストを記述していく。一方ＬＳＩの高性能化のために
は機能ごとに近接してセルを配置する必要がある。本発
明の手法はネットリスト設計者が従来どうりのネットリ
スト記述方法のままで、ＬＳＩの高性能化のためのセル
の配置を考慮して、ネットリストを設計できる。
リストを記述していく。一方ＬＳＩの高性能化のために
は機能ごとに近接してセルを配置する必要がある。本発
明の手法はネットリスト設計者が従来どうりのネットリ
スト記述方法のままで、ＬＳＩの高性能化のためのセル
の配置を考慮して、ネットリストを設計できる。
１．５・・・・・・階層的に記述されたネットリスト、
２．６・・・・・・接続強度を与える手法、３，７・・
・・・・結果として得られる接続強度、４，８・・・・
・・自動配置手法。 代理人 弁理士 内 原 晋
２．６・・・・・・接続強度を与える手法、３，７・・
・・・・結果として得られる接続強度、４，８・・・・
・・自動配置手法。 代理人 弁理士 内 原 晋
Claims (1)
- 接続強度の高い順に優先的に近接してセルを配置する手
法において、セル間の接続が階層的に記述されたネリッ
トをもとに、下位階層内のセル間の接続に、上位階層内
のセル間の接続より強い接続強度を与える手法を含むこ
とを特徴とするスタンダードセル配置手法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237001A JPH0283668A (ja) | 1988-09-20 | 1988-09-20 | スタンダードセル配置手法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237001A JPH0283668A (ja) | 1988-09-20 | 1988-09-20 | スタンダードセル配置手法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283668A true JPH0283668A (ja) | 1990-03-23 |
Family
ID=17008916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237001A Pending JPH0283668A (ja) | 1988-09-20 | 1988-09-20 | スタンダードセル配置手法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283668A (ja) |
-
1988
- 1988-09-20 JP JP63237001A patent/JPH0283668A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298319B1 (en) | Incremental compilation of electronic design for work group | |
| TW527549B (en) | Method for implementing a physical design for a dynamically reconfigurable logic circuit | |
| CA2410073C (en) | Modular design method and system for programmable logic devices | |
| US20120317528A1 (en) | Methods and systems for computer aided design of 3d integrated circuits | |
| US20060253827A1 (en) | Hierarchial semiconductor design | |
| US7418686B1 (en) | System for representing the logical and physical information of an integrated circuit | |
| WO2002027928A2 (en) | Method and apparatus for tolerating defects in a programmable logic device using runtime parameterizable cores | |
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| US20080307374A1 (en) | Method, system, and computer program product for mapping a logical design onto an integrated circuit with slack apportionment | |
| US20090271750A1 (en) | Timing constraint merging in hierarchical soc designs | |
| CN105574219B (zh) | 非标准单元库逻辑单元自动布局布线的方法 | |
| JPH06274568A (ja) | 階層図形データの展開方法 | |
| JP2516703B2 (ja) | 論理自動生成方法および論理自動生成システム | |
| US6434722B2 (en) | Method of changing logic circuit portion into gated clock portion and recording medium storing a program for carrying out the method | |
| US20090031276A1 (en) | Design Apparatus, Design Method, and Program | |
| CN116992813B (zh) | 文件信息获取方法、机器训练方法、系统及存储介质 | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| CN116738909B (zh) | 一种集成电路的Memory集成方法 | |
| JPH03220749A (ja) | スタンダードセルの配置設計方法 | |
| US7131090B2 (en) | Clocked gating based on measured performance | |
| US20040230923A1 (en) | Generation of improved input function for clocked element in synchronous circuit | |
| JPH0259968A (ja) | 論理回路作成方式 | |
| CN114356315B (zh) | 基于模型驱动的多核dsp自动存储分配方法 | |
| JP3614539B2 (ja) | 論理設計支援装置 | |
| CN107943746A (zh) | 可编辑的电源管理方法、电源管理模块及片上系统 |