JPH0260077B2 - - Google Patents
Info
- Publication number
- JPH0260077B2 JPH0260077B2 JP59183482A JP18348284A JPH0260077B2 JP H0260077 B2 JPH0260077 B2 JP H0260077B2 JP 59183482 A JP59183482 A JP 59183482A JP 18348284 A JP18348284 A JP 18348284A JP H0260077 B2 JPH0260077 B2 JP H0260077B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- algaas
- cladding layer
- protrusion
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体発光素子、特に半導体レーザ
素子の製造方法に関する。
素子の製造方法に関する。
（従来の技術）
従来、このような分野の発光素子としては
AlGaAs半導体レーザ素子が知られている。この
AlGaAs半導体レーザ素子では、内部電流狭窄チ
ヤネルストライプ構造が低しきい値発振及び横基
本モード発振を実現するのに有効であるとされて
いる。
AlGaAs半導体レーザ素子が知られている。この
AlGaAs半導体レーザ素子では、内部電流狭窄チ
ヤネルストライプ構造が低しきい値発振及び横基
本モード発振を実現するのに有効であるとされて
いる。
このような従来のAlGaAs半導体レーザ素子の
製造方法を第２図Ａ〜Ｃの製造工程図を参照して
簡単に説明する。
製造方法を第２図Ａ〜Ｃの製造工程図を参照して
簡単に説明する。
先ず、ｐ−GaAs基板２０を用意しその基板面
２０ａ上に電流阻止層（電流狭窄層ともいう）と
して供し得るｎ−GaAs層２１を液相エピタキシ
ヤル成長その他の方法で結晶成長させる［第２図
Ａ］。続いて第２図Ｂにも示すように、通常のフ
オトリソグラフイ・エツチング工程により、スト
ライプ状のＶ溝２２を基板２０に達する深さで形
成する。
２０ａ上に電流阻止層（電流狭窄層ともいう）と
して供し得るｎ−GaAs層２１を液相エピタキシ
ヤル成長その他の方法で結晶成長させる［第２図
Ａ］。続いて第２図Ｂにも示すように、通常のフ
オトリソグラフイ・エツチング工程により、スト
ライプ状のＶ溝２２を基板２０に達する深さで形
成する。
次に、このＶ溝２２の部分及び残存するｎ−
GaAs層２１上に液相エピタキシヤル成長によつ
て二回目の結晶成長を行い第一クラツド層として
のｐ−AlGaAs層２３、活性層としてのｐ−
AlGaAs２４、第二クラツド層としてのｎ−
AlGaAs層２５、コンタクト層としてのｎ−
GaAs層２６を順次に成長させ、然る後、上下の
面にｎ側電極２７及びｐ側電極２８を蒸着により
被着して第２図Ｃに示すような構造を得ている。
GaAs層２１上に液相エピタキシヤル成長によつ
て二回目の結晶成長を行い第一クラツド層として
のｐ−AlGaAs層２３、活性層としてのｐ−
AlGaAs２４、第二クラツド層としてのｎ−
AlGaAs層２５、コンタクト層としてのｎ−
GaAs層２６を順次に成長させ、然る後、上下の
面にｎ側電極２７及びｐ側電極２８を蒸着により
被着して第２図Ｃに示すような構造を得ている。
このような半導体レーザ素子の構造において、
ｐ側電極２８から注入された電流は基板２０→第
一クラツド層２３の部分２３ａ→活性層２４→第
二クラツド層２５→コンタクト層２６→ｎ側電極
２７と電流狭窄部３０を経て流れるが、電流阻止
層２１と第一クラツド層２３との境界がｎ→ｐの
逆バイアスとなつているため、ｐ側電極２８→基
板２０→電流阻止層２１→第一クラツド層２３を
経る電流は流れることが出来ない。従つて、電流
狭窄部３０を通る電流通路のみが選択されるた
め、活性層２４の、Ｖ溝２２の上側の領域部分２
４ａ（発光領域）に効果的に電流集中がなされて
低しきい値電流発振が可能となる。さらに、第一
クラツド層２３の平担な部分２３ｂを光閉じ込め
するには不充分な厚みとし、発光領域２４ａから
の光は充分な厚みを有する第一クラツド層２３の
部分２３ａにのみに閉じ込め、よつて横基本モー
ド発振するように構成したものである。
ｐ側電極２８から注入された電流は基板２０→第
一クラツド層２３の部分２３ａ→活性層２４→第
二クラツド層２５→コンタクト層２６→ｎ側電極
２７と電流狭窄部３０を経て流れるが、電流阻止
層２１と第一クラツド層２３との境界がｎ→ｐの
逆バイアスとなつているため、ｐ側電極２８→基
板２０→電流阻止層２１→第一クラツド層２３を
経る電流は流れることが出来ない。従つて、電流
狭窄部３０を通る電流通路のみが選択されるた
め、活性層２４の、Ｖ溝２２の上側の領域部分２
４ａ（発光領域）に効果的に電流集中がなされて
低しきい値電流発振が可能となる。さらに、第一
クラツド層２３の平担な部分２３ｂを光閉じ込め
するには不充分な厚みとし、発光領域２４ａから
の光は充分な厚みを有する第一クラツド層２３の
部分２３ａにのみに閉じ込め、よつて横基本モー
ド発振するように構成したものである。
（発明が解決しようとする問題点）
しかしながら、従来の製造方法では、二回目の
液相エピタキシヤル成長時に、凹凸（Ｖ溝２２の
こと）のある基板上に結晶成長を行うため、成長
層の厚みを制御することが困難であつた。すなわ
ち、溝内部と、溝外部とでの結晶成長速度が相違
するので、第一クラツド層としてのAlGaAs層２
３を成長させるに当り、Ｖ溝２２の内部を埋める
部分２３ａの表面を平担とし、かつ、Ｖ溝２２の
外部の平担な部分２３ｂの膜厚を光閉じ込め機能
を持たない程度の厚み（0.2〜0.4μｍ）に抑える
ことがむずかしく、２３ｂで示す平担な部分の厚
みが厚くなり、これがため、横基本モードの確保
が充分でなくなり、良好な特性が得られないとい
う欠点があつた。
液相エピタキシヤル成長時に、凹凸（Ｖ溝２２の
こと）のある基板上に結晶成長を行うため、成長
層の厚みを制御することが困難であつた。すなわ
ち、溝内部と、溝外部とでの結晶成長速度が相違
するので、第一クラツド層としてのAlGaAs層２
３を成長させるに当り、Ｖ溝２２の内部を埋める
部分２３ａの表面を平担とし、かつ、Ｖ溝２２の
外部の平担な部分２３ｂの膜厚を光閉じ込め機能
を持たない程度の厚み（0.2〜0.4μｍ）に抑える
ことがむずかしく、２３ｂで示す平担な部分の厚
みが厚くなり、これがため、横基本モードの確保
が充分でなくなり、良好な特性が得られないとい
う欠点があつた。
さらに、第一クラツド層２３の成長時に、Ｖ溝
２２の肩の部分２９がメルトバツクされ易いた
め、Ｖ溝２２の入口部分が初期の幅よりも広がる
傾向となり、これがため、レーザ素子の発振部分
が広がり、横基本モードの安定化を図ることが困
難であつた。このように、従来の製造方法では所
定の性能を得るための構造を作り上げることが困
難であつた。
２２の肩の部分２９がメルトバツクされ易いた
め、Ｖ溝２２の入口部分が初期の幅よりも広がる
傾向となり、これがため、レーザ素子の発振部分
が広がり、横基本モードの安定化を図ることが困
難であつた。このように、従来の製造方法では所
定の性能を得るための構造を作り上げることが困
難であつた。
この発明の目的は、結晶成長させる層の厚み制
御を正確に、かつ、簡単に行えると共に、電流狭
窄幅すなわち発振部分の広がりを来さずに再現性
良く電流経路を形成出来るようにした発光素子の
製造方法を提供することにある。
御を正確に、かつ、簡単に行えると共に、電流狭
窄幅すなわち発振部分の広がりを来さずに再現性
良く電流経路を形成出来るようにした発光素子の
製造方法を提供することにある。
（問題点を解決する手段）
この目的の達成を図るため、この発明の方法に
よれば、 GaAsの半導体基板上にダブルヘテロ接合を形
成するAlGaAsの第一クラツド層、AlGaAsの活
性層及びAlGaAsの第二クラツド層と、該第二ク
ラツド層上の電流阻止用の、GaAsの第一層とを
順次成長させる第１工程と、 該第一層をその表面から部分的にその厚みの一
部分にわたつてエツチングして層厚の薄い部分と
層厚の厚い突出部とを形成する第２工程と、 該突出部の上面を除く第一層のエツチング面上
に電流阻止用の、AlGaAsの第二層を成長させる
第３工程と、 該第一層及び第二層に、液相エピタキシヤル成
長時のメルトバツク速度の相違を利用して、前記
突出部の下側に対応する前記第二クラツド層の部
分に達する溝を形成する第４工程と、 然る後、該溝内及び残存する前記第二層上に
AlGaAsの第三クラツド層とGaAsのコンタクト
層とを順次に液相エピタキシヤル成長させる第５
工程と を含み、 前記第３工程、第４工程及び第５工程を同一の
成長反応炉中で連続して行う ことを特徴とする。
よれば、 GaAsの半導体基板上にダブルヘテロ接合を形
成するAlGaAsの第一クラツド層、AlGaAsの活
性層及びAlGaAsの第二クラツド層と、該第二ク
ラツド層上の電流阻止用の、GaAsの第一層とを
順次成長させる第１工程と、 該第一層をその表面から部分的にその厚みの一
部分にわたつてエツチングして層厚の薄い部分と
層厚の厚い突出部とを形成する第２工程と、 該突出部の上面を除く第一層のエツチング面上
に電流阻止用の、AlGaAsの第二層を成長させる
第３工程と、 該第一層及び第二層に、液相エピタキシヤル成
長時のメルトバツク速度の相違を利用して、前記
突出部の下側に対応する前記第二クラツド層の部
分に達する溝を形成する第４工程と、 然る後、該溝内及び残存する前記第二層上に
AlGaAsの第三クラツド層とGaAsのコンタクト
層とを順次に液相エピタキシヤル成長させる第５
工程と を含み、 前記第３工程、第４工程及び第５工程を同一の
成長反応炉中で連続して行う ことを特徴とする。
（作用）
このような構成によれば、ダブルヘテロ構造を
結晶成長させた後に、結晶成長のメルトバツクを
行ない、しかも、結晶成長の際に、予め形成され
た電流阻止用の第一層の突出部の上面より下側の
第一層のエツチング面上にのみ電流阻止用の第二
層を成長させてからメルトバツクを行うので、ダ
ブルヘテロ構造の成長時に第二クラツド層の厚み
を精確に制御することが出来ると共に、第二層を
第一層の突出部の上面に成長させていないので電
流狭窄幅を再現性良く制御することが出来、従つ
て、安定した横基本モードで発振する内部電流狭
窄チヤネルストライプ構造の発光素子を簡単かつ
容易に製造することが出来る。
結晶成長させた後に、結晶成長のメルトバツクを
行ない、しかも、結晶成長の際に、予め形成され
た電流阻止用の第一層の突出部の上面より下側の
第一層のエツチング面上にのみ電流阻止用の第二
層を成長させてからメルトバツクを行うので、ダ
ブルヘテロ構造の成長時に第二クラツド層の厚み
を精確に制御することが出来ると共に、第二層を
第一層の突出部の上面に成長させていないので電
流狭窄幅を再現性良く制御することが出来、従つ
て、安定した横基本モードで発振する内部電流狭
窄チヤネルストライプ構造の発光素子を簡単かつ
容易に製造することが出来る。
（実施例）
以下、第１図Ａ〜Ｅを参照して、この発明の実
施例につき説明する。
施例につき説明する。
第１図Ａ〜Ｅは一例としてGaAs半導体レーザ
素子の製造工程を説明するための、主要製造段階
での素子状態を概略的に示す断面図で、断面を表
わすハツチング等は省略して示してある。先ず、
第１図Ａに示すように、ｎ−GaAs基板１を用意
し、この基板１の基板面１ａ上にダブルヘテロ接
合構造を形成する各層、すなわち、第一クラツド
層としてのｎ−AlyGa1-yAs層２、活性層として
のｐ−AlxGa1-xAs層３、第二クラツド層として
のｐ−AlyGa1-yAs層４及びこの第二クラツド層
４上に電流阻止用の第一層としてのｎ−GaAs層
５を、一回目の結晶成長で、それぞれ順次に成長
させる。この場合の成長法は膜厚制御を正確に行
える、例えば、液相エピタキシヤルとかその他任
意好適な結晶成長法で行うことが出来る。この結
晶成長において、第二クラツド層４の厚みを光閉
じ込め機能を持たないような薄厚例えば0.2〜
0.4μｍの厚みに精確に容易に制御することが出来
る。
素子の製造工程を説明するための、主要製造段階
での素子状態を概略的に示す断面図で、断面を表
わすハツチング等は省略して示してある。先ず、
第１図Ａに示すように、ｎ−GaAs基板１を用意
し、この基板１の基板面１ａ上にダブルヘテロ接
合構造を形成する各層、すなわち、第一クラツド
層としてのｎ−AlyGa1-yAs層２、活性層として
のｐ−AlxGa1-xAs層３、第二クラツド層として
のｐ−AlyGa1-yAs層４及びこの第二クラツド層
４上に電流阻止用の第一層としてのｎ−GaAs層
５を、一回目の結晶成長で、それぞれ順次に成長
させる。この場合の成長法は膜厚制御を正確に行
える、例えば、液相エピタキシヤルとかその他任
意好適な結晶成長法で行うことが出来る。この結
晶成長において、第二クラツド層４の厚みを光閉
じ込め機能を持たないような薄厚例えば0.2〜
0.4μｍの厚みに精確に容易に制御することが出来
る。
次に、第１図Ｂに示すように、通常のフオトリ
ソグラフイ・エツチング工程を用いて、第一層５
の表面から一部分エツチングして除去し、中央部
にストライプ状の逆メサ構造の突出部５ａを形成
する。このエツチングはマスクを用いて、第一層
５の厚さの一部分にわたつて行い、エツチングに
よつて厚さの減少した残部を５ｂで示す。この
時、この逆メサ形状のストライプ状突出部５ａの
幅は電流狭窄作用及び横基本モード安定化に関係
するので、３〜5μｍ及び高さは1.5〜2μｍとし、
残部５ｂの厚みを１〜1.5μｍとするのが好適であ
り、その制御は正確かつ容易である。
ソグラフイ・エツチング工程を用いて、第一層５
の表面から一部分エツチングして除去し、中央部
にストライプ状の逆メサ構造の突出部５ａを形成
する。このエツチングはマスクを用いて、第一層
５の厚さの一部分にわたつて行い、エツチングに
よつて厚さの減少した残部を５ｂで示す。この
時、この逆メサ形状のストライプ状突出部５ａの
幅は電流狭窄作用及び横基本モード安定化に関係
するので、３〜5μｍ及び高さは1.5〜2μｍとし、
残部５ｂの厚みを１〜1.5μｍとするのが好適であ
り、その制御は正確かつ容易である。
次に、第１図Ｃ〜Ｅに示すように、この突出部
５ａが形成された第一層５上に、二回目の結晶成
長を行い、電流阻止用の第二層６としてのｎ−
AlzGa1-zAs層（Ｘ＜Ｚ）を成長させ、次いで、
第三クラツド層としてのｐ−AlyGa1-yAs層７、
コンタクト層としてのｐ−GaAs層８を、同一の
成長プロセスで、すなわち、何ら成長反応炉を大
気にさらすことなくして、順次に連続的に液相エ
ピタキシヤル成長させる。
５ａが形成された第一層５上に、二回目の結晶成
長を行い、電流阻止用の第二層６としてのｎ−
AlzGa1-zAs層（Ｘ＜Ｚ）を成長させ、次いで、
第三クラツド層としてのｐ−AlyGa1-yAs層７、
コンタクト層としてのｐ−GaAs層８を、同一の
成長プロセスで、すなわち、何ら成長反応炉を大
気にさらすことなくして、順次に連続的に液相エ
ピタキシヤル成長させる。
この二回目の成長に際して、先ず、第１図Ｃに
示すように、電流阻止層として供し得るｎ−Alz
Ga1-zAs層６を、メルト過飽和度３〜４℃で約40
〜60秒間成長させて、形成する。この条件下では
このAlzGa1-zAs層６は第一層５のエツチングに
よる残部５ｂのエツチング面５ｃ上にのみ成長
し、突出部上面５ｄには成長しない。
示すように、電流阻止層として供し得るｎ−Alz
Ga1-zAs層６を、メルト過飽和度３〜４℃で約40
〜60秒間成長させて、形成する。この条件下では
このAlzGa1-zAs層６は第一層５のエツチングに
よる残部５ｂのエツチング面５ｃ上にのみ成長
し、突出部上面５ｄには成長しない。
次に、同一の結晶成長プロセスにおいて、未飽
和のGaAs溶液を用いて、GaAsの突出部５ａ及
びAlzGa1-zAsの第二層６の面をメルトバツクさ
せ第１図Ｄに示すように、この第二層６と、第一
層５の残部５ｂとにストライプ状の溝９を形成す
る。この際、GaAsのメルトバツク速度は
AlGaAsのメルトバツク速度よりも充分大きいの
で、この突出部５ａの部分が第二層６の部分より
もメルトバツクが早く進行する。従つて、突出部
５ａのみが選択的にメルトエツチされ、最終的に
は、第１図Ｄに示すように、この突出部５ａの部
分が完全になくなり、第二クラツド層４の面が露
出する。このメルトエツチにより残存した第一層
の残部５ｂ及び第二層６の部分が電流狭窄層（電
流阻止層）１０を形成し、この溝９の部分１１が
電流狭窄部となる。
和のGaAs溶液を用いて、GaAsの突出部５ａ及
びAlzGa1-zAsの第二層６の面をメルトバツクさ
せ第１図Ｄに示すように、この第二層６と、第一
層５の残部５ｂとにストライプ状の溝９を形成す
る。この際、GaAsのメルトバツク速度は
AlGaAsのメルトバツク速度よりも充分大きいの
で、この突出部５ａの部分が第二層６の部分より
もメルトバツクが早く進行する。従つて、突出部
５ａのみが選択的にメルトエツチされ、最終的に
は、第１図Ｄに示すように、この突出部５ａの部
分が完全になくなり、第二クラツド層４の面が露
出する。このメルトエツチにより残存した第一層
の残部５ｂ及び第二層６の部分が電流狭窄層（電
流阻止層）１０を形成し、この溝９の部分１１が
電流狭窄部となる。
この場合、メルトバツクの条件はメルトバツク
される材料、厚さ、その他所要に応じて好適な条
件を設定することが出来る。
される材料、厚さ、その他所要に応じて好適な条
件を設定することが出来る。
次に、第１図Ｅに示すように、この溝９内及び
電流狭窄層１０上に第三クラツド層としてｐ−
AlyGa1-yAs層７を成長させる。一般に、一度空
気中に露出させたAlGaAs層上に液相エピタキシ
ヤル成長させることは困難である。しかしなが
ら、この発明によれば、大気に露出されると酸化
されやすくしかもGaAsと比べてメルトバツクさ
れにくいAlGaAsを一度も大気に露出させること
なく電流狭窄層１０はもとより第二クラツド層４
の表面の一部分を露出させる溝９を形成すること
が可能である。その理由は、第一層５に層厚の薄
い部分５ｂと厚い突出部５ａとを形成した後は、
同一の成長プロセスで従つて成長用反応炉を途中
一回も大気にさらすことなく、第二層６の形成、
メルトバツクによる電流狭窄層１０及び溝９の形
成、この溝９を含む電流狭窄層１０上への第三ク
ラツド層７の成長及びその上側のコンタクト層８
の成長を、連続して行うことが出来るからであ
る。このように、メルトバツクを用いると、メル
トバツク直後にAlGaAs層を成長出来るため、上
述したような、第二クラツド層であるｐ−
AlGaAs層４上にｐ−AlGaAs層７を液相エピタ
キシヤル成長させることが可能となる。尚、第三
クラツド層７と、第二クラツド層４とは組成が同
一であるので、この結晶成長により両者は一体と
なり、活性層３に対し、上側クラツド層１２とし
て作用する。この成長により、上側クラツド層１
２のチヤネル部１２ａの厚みを光閉じ込めをする
のに充分な厚みとすることが出来る。続いて、ｐ
側電極１３及びｎ側電極１４を被着して第１図Ｅ
に示す半導体レーザ素子の構造を得る。
電流狭窄層１０上に第三クラツド層としてｐ−
AlyGa1-yAs層７を成長させる。一般に、一度空
気中に露出させたAlGaAs層上に液相エピタキシ
ヤル成長させることは困難である。しかしなが
ら、この発明によれば、大気に露出されると酸化
されやすくしかもGaAsと比べてメルトバツクさ
れにくいAlGaAsを一度も大気に露出させること
なく電流狭窄層１０はもとより第二クラツド層４
の表面の一部分を露出させる溝９を形成すること
が可能である。その理由は、第一層５に層厚の薄
い部分５ｂと厚い突出部５ａとを形成した後は、
同一の成長プロセスで従つて成長用反応炉を途中
一回も大気にさらすことなく、第二層６の形成、
メルトバツクによる電流狭窄層１０及び溝９の形
成、この溝９を含む電流狭窄層１０上への第三ク
ラツド層７の成長及びその上側のコンタクト層８
の成長を、連続して行うことが出来るからであ
る。このように、メルトバツクを用いると、メル
トバツク直後にAlGaAs層を成長出来るため、上
述したような、第二クラツド層であるｐ−
AlGaAs層４上にｐ−AlGaAs層７を液相エピタ
キシヤル成長させることが可能となる。尚、第三
クラツド層７と、第二クラツド層４とは組成が同
一であるので、この結晶成長により両者は一体と
なり、活性層３に対し、上側クラツド層１２とし
て作用する。この成長により、上側クラツド層１
２のチヤネル部１２ａの厚みを光閉じ込めをする
のに充分な厚みとすることが出来る。続いて、ｐ
側電極１３及びｎ側電極１４を被着して第１図Ｅ
に示す半導体レーザ素子の構造を得る。
ところで、上述のメルトバツクを行うに当り、
第二層６で突出部５ａを完全に埋込むように成長
させてからメルトバツクさせる方法も提案されて
いる（特願昭59−87181号）。しかしながら、
AlGaAsのメルトバツク量はメルトバツク時間に
対して一定でなく再現性が悪いので、突出部５ａ
の上面５ｄにもAlGaAsを成長させてしまうと、
AlGaAsもメルトエツチしなければならなくなる
ため、再現性良く電流狭窄幅従つて電流経路を形
成出来なくなつてしまう。これがため、この発明
では、突出部５ａの上面５ｄ上には第二層６を成
長させないように制御して、GaAsのみのメルト
エツチですむようにし、これにより再現性良く電
流経路を形成出来るようになしている。
第二層６で突出部５ａを完全に埋込むように成長
させてからメルトバツクさせる方法も提案されて
いる（特願昭59−87181号）。しかしながら、
AlGaAsのメルトバツク量はメルトバツク時間に
対して一定でなく再現性が悪いので、突出部５ａ
の上面５ｄにもAlGaAsを成長させてしまうと、
AlGaAsもメルトエツチしなければならなくなる
ため、再現性良く電流狭窄幅従つて電流経路を形
成出来なくなつてしまう。これがため、この発明
では、突出部５ａの上面５ｄ上には第二層６を成
長させないように制御して、GaAsのみのメルト
エツチですむようにし、これにより再現性良く電
流経路を形成出来るようになしている。
尚、この場合、第一層５を電流狭窄作用を有す
る材料で形成しても良いが、必ずしもその必要は
なく、メルトバツクする材料であれば充分であ
り、さらに、光吸収特性を有していれば好適であ
る。
る材料で形成しても良いが、必ずしもその必要は
なく、メルトバツクする材料であれば充分であ
り、さらに、光吸収特性を有していれば好適であ
る。
上述したこの発明の方法により得られた第１図
Ｅに示すような構造のレーザ素子においても、ｐ
側電極１３から注入された電流はコンタクト層８
→上側クラツド層１２のチヤネル部１２ａ→活性
層３→第一クラツド層２→基板１→ｎ側電極１４
と電流狭窄部を経て流れるが、電流狭窄層１０と
その下側の第二クラツド層４とが逆バイアスとな
るので、電流狭窄層１０を経て流れる電流経路は
形成されない。従つて、電流狭窄部１１を経る電
流経路のみが選択され、よつて、活性層３の電流
経路の部分（発光領域）３ａにのみ効率的に電流
集中がなされ、低しきい値電流発振が可能とな
る。
Ｅに示すような構造のレーザ素子においても、ｐ
側電極１３から注入された電流はコンタクト層８
→上側クラツド層１２のチヤネル部１２ａ→活性
層３→第一クラツド層２→基板１→ｎ側電極１４
と電流狭窄部を経て流れるが、電流狭窄層１０と
その下側の第二クラツド層４とが逆バイアスとな
るので、電流狭窄層１０を経て流れる電流経路は
形成されない。従つて、電流狭窄部１１を経る電
流経路のみが選択され、よつて、活性層３の電流
経路の部分（発光領域）３ａにのみ効率的に電流
集中がなされ、低しきい値電流発振が可能とな
る。
さらに、第二クラツド層４の厚みを光閉じ込め
をするには不充分な厚みとしてあるので、発光領
域３ａにおける発光は充分な厚みを持つ上側クラ
ツド層１２ａのみに閉じ込められるため、安定し
た横基本モードで発振することが出来る。
をするには不充分な厚みとしてあるので、発光領
域３ａにおける発光は充分な厚みを持つ上側クラ
ツド層１２ａのみに閉じ込められるため、安定し
た横基本モードで発振することが出来る。
この発明は上述した実施例にのみ限定されるも
のではない。例えば上述した実施例ではｎ−
GaAs基板を用いたが、ｐ−GaAs基板を用いて
も良く、その場合には他の層の導電型を対応して
変えれば良い。ｎ−AlzGa1-zAsの電流阻止層６
のAl組成比ｚが活性層の組成比ｘに比べて大き
いので、電流阻止層はｎ型或いはｐ型の基板を用
いても、光スイツチングを起すことなく正常に機
能する。
のではない。例えば上述した実施例ではｎ−
GaAs基板を用いたが、ｐ−GaAs基板を用いて
も良く、その場合には他の層の導電型を対応して
変えれば良い。ｎ−AlzGa1-zAsの電流阻止層６
のAl組成比ｚが活性層の組成比ｘに比べて大き
いので、電流阻止層はｎ型或いはｐ型の基板を用
いても、光スイツチングを起すことなく正常に機
能する。
また、上述した実施例では半導体レーザ素子に
つき説明したが、これに限定されずに、広く発光
素子に適用出来るものである。
つき説明したが、これに限定されずに、広く発光
素子に適用出来るものである。
また、上述した突出部の断面形状は逆メサ形状
にのみ限定されるものではなく、矩形状であつて
も、三角形状であつても良い。
にのみ限定されるものではなく、矩形状であつて
も、三角形状であつても良い。
さらに、上述した素子の製造条件は所要に応じ
て適切な条件を選定することが出来る。
て適切な条件を選定することが出来る。
さらに、各部分の寸法、形状及び配置関係を適
切に選定出来る。
切に選定出来る。
（発明の効果）
上述した説明からも明らかなように、この発明
の発光素子の製造方法によれば、平坦な基板面上
にダブルヘテロ接合を形成する第一クラツド層、
活性層、第二クラツド層を一回の結晶成長、例え
ば、一回目の液相エピタキシヤル成長で成長させ
るので、これら各層の膜厚を所要の如く正確に、
かつ、簡単に制御出来、これがため、第二クラツ
ド層の厚みを正確に制御出来るので、横基本モー
ド発振を従来の場合よりも著しく安定化させるこ
とが出来る。
の発光素子の製造方法によれば、平坦な基板面上
にダブルヘテロ接合を形成する第一クラツド層、
活性層、第二クラツド層を一回の結晶成長、例え
ば、一回目の液相エピタキシヤル成長で成長させ
るので、これら各層の膜厚を所要の如く正確に、
かつ、簡単に制御出来、これがため、第二クラツ
ド層の厚みを正確に制御出来るので、横基本モー
ド発振を従来の場合よりも著しく安定化させるこ
とが出来る。
さらに、この発明の方法によれば、使用材料の
メルトバツク速度差を用いて溝を形成すると共
に、内部電流狭窄層を画成するので、従来のよう
なＶ溝の肩の部分のメルトバツクが起らず、これ
がため、溝幅を設計通りに容易に制御することが
出来、従つて、発振部分の広がりを抑制すること
が出来、横基本モード発振の安定化を図ることが
出来る。
メルトバツク速度差を用いて溝を形成すると共
に、内部電流狭窄層を画成するので、従来のよう
なＶ溝の肩の部分のメルトバツクが起らず、これ
がため、溝幅を設計通りに容易に制御することが
出来、従つて、発振部分の広がりを抑制すること
が出来、横基本モード発振の安定化を図ることが
出来る。
さらに、メルトエツチに際し、電流阻止用の第
一層の突出部上面に電流阻止用の第二層を成長さ
せないようにしているので、メルトバツク時間と
電流経路形成との関係を従来よりも容易に制御出
来る、従つて、再現性良く電流経路を形成するこ
とが出来る。
一層の突出部上面に電流阻止用の第二層を成長さ
せないようにしているので、メルトバツク時間と
電流経路形成との関係を従来よりも容易に制御出
来る、従つて、再現性良く電流経路を形成するこ
とが出来る。
さらに、液相エピタキシヤル成長の際に、メル
トバツクを利用しているので、AlGaAsの第二ク
ラツド層上にもAlGaAsの第三クラツド層を成長
させることが出来、従つて、良質の上側クラツド
層を形成することが出来、発振特性が良好とな
る。
トバツクを利用しているので、AlGaAsの第二ク
ラツド層上にもAlGaAsの第三クラツド層を成長
させることが出来、従つて、良質の上側クラツド
層を形成することが出来、発振特性が良好とな
る。
このように、この発明によれば、メルトバツク
速度のAl組成比の依存性を利用した選択メルト
エツチを用いて発光素子を形成出来る。また、選
択メルトエツチを用いているので、電流阻止層と
してAlGaAsを用いることが出来る。さらに、
AlGaAsの電流阻止用の第二層をGaAsの電流阻
止用の第一層の突出部の上面に成長させないよう
にしてチヤネル形成の再現性を高めている。
速度のAl組成比の依存性を利用した選択メルト
エツチを用いて発光素子を形成出来る。また、選
択メルトエツチを用いているので、電流阻止層と
してAlGaAsを用いることが出来る。さらに、
AlGaAsの電流阻止用の第二層をGaAsの電流阻
止用の第一層の突出部の上面に成長させないよう
にしてチヤネル形成の再現性を高めている。
第１図Ａ〜Ｅはこの発明の発光素子の製造方法
を説明するための製造工程図、第２図Ａ〜Ｃは従
来の発光素子の製造方法を説明するための製造工
程図である。 １……基板（GaAs基板）、１ａ……（基板の）
表面、２……第一クラツド層（AlyGa1-yAs層）、
３……活性層（AlxGa1-xAs層）、３ａ……発光領
域、４……第二クラツド層（AlyGa1-yAs層）、５
……（電流阻止用の）第一層（GaAs層）、５ａ
……（第一層の）突出部、５ｂ……（第一層の）
残部、５ｃ……エツチング面、５ｄ……突出部上
面、６……（電流阻止層の）第二層（AlzGa1-z
As層）、７……第三クラツド層、８……コンタク
ト層、９……ストライプ状の溝、１０……電流狭
窄層、１１……電流狭窄部、１２……上側クラツ
ド層、１２ａ……チヤネル部、１３……ｐ側電
極、１４……ｎ側電極。
を説明するための製造工程図、第２図Ａ〜Ｃは従
来の発光素子の製造方法を説明するための製造工
程図である。 １……基板（GaAs基板）、１ａ……（基板の）
表面、２……第一クラツド層（AlyGa1-yAs層）、
３……活性層（AlxGa1-xAs層）、３ａ……発光領
域、４……第二クラツド層（AlyGa1-yAs層）、５
……（電流阻止用の）第一層（GaAs層）、５ａ
……（第一層の）突出部、５ｂ……（第一層の）
残部、５ｃ……エツチング面、５ｄ……突出部上
面、６……（電流阻止層の）第二層（AlzGa1-z
As層）、７……第三クラツド層、８……コンタク
ト層、９……ストライプ状の溝、１０……電流狭
窄層、１１……電流狭窄部、１２……上側クラツ
ド層、１２ａ……チヤネル部、１３……ｐ側電
極、１４……ｎ側電極。
Claims (1)
- 【特許請求の範囲】 １ GaAsの半導体基板上にダブルヘテロ接合を
形成するAlGaAsの第一クラツド層、AlGaAsの
活性層及びAlGaAsの第二クラツド層と、該第二
クラツド層上の電流阻止用の、GaAsの第一層と
を順次成長させる第１工程と、 該第一層をその表面から部分的にその厚みの一
部分にわたつてエツチングして層厚の薄い部分と
層厚の厚い突出部とを形成する第２工程と、 該突出部の上面を除く第一層のエツチング面上
に電流阻止用の、AlGaAsの第二層を成長させる
第３工程と、 該第一層及び第二層に、液相エピタキシヤル成
長時のメルトバツク速度の相違を利用して、前記
突出部の下側に対応する前記第二クラツド層の部
分に達する溝を形成する第４工程と、 然る後、該溝内及び残存する前記第二層上に
AlGaAsの第三クラツド層とGaAsのコンタクト
層とを順次に液相エピタキシヤル成長させる第５
工程と を含み、 前記第３工程、第４工程及び第５工程を同一の
成長反応炉中で連続して行う ことを特徴とする発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183482A JPS6161484A (ja) | 1984-09-01 | 1984-09-01 | 発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183482A JPS6161484A (ja) | 1984-09-01 | 1984-09-01 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6161484A JPS6161484A (ja) | 1986-03-29 |
| JPH0260077B2 true JPH0260077B2 (ja) | 1990-12-14 |
Family
ID=16136580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183482A Granted JPS6161484A (ja) | 1984-09-01 | 1984-09-01 | 発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161484A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797388B1 (en) * | 1999-03-18 | 2004-09-28 | Ppg Industries Ohio, Inc. | Methods of making low haze coatings and the coatings and coated articles made thereby |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830186A (ja) * | 1981-08-18 | 1983-02-22 | Toshiba Corp | 光半導体素子及びその製造方法 |
| JPS5861695A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体レ−ザ素子 |
-
1984
- 1984-09-01 JP JP59183482A patent/JPS6161484A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161484A (ja) | 1986-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0118590B2 (ja) | ||
| JP3510305B2 (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPH0722214B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH01220492A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0376288A (ja) | 埋め込み型半導体レーザ | |
| JPH0260077B2 (ja) | ||
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| US5490159A (en) | Visible light semiconductor laser | |
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JPS5925399B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH037153B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JPH0260075B2 (ja) | ||
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6318874B2 (ja) | ||
| US4358850A (en) | Terraced substrate semiconductor laser | |
| JP3034177B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0513885A (ja) | 可視光半導体レーザの製造方法 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0213834B2 (ja) | ||
| JPH0680869B2 (ja) | 半導体レーザ素子 | |
| JPH04171782A (ja) | 化合物半導体レーザ | |
| JPH0116035B2 (ja) |