JPH0213834B2 - - Google Patents
Info
- Publication number
- JPH0213834B2 JPH0213834B2 JP55087050A JP8705080A JPH0213834B2 JP H0213834 B2 JPH0213834 B2 JP H0213834B2 JP 55087050 A JP55087050 A JP 55087050A JP 8705080 A JP8705080 A JP 8705080A JP H0213834 B2 JPH0213834 B2 JP H0213834B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- current blocking
- blocking layer
- striped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は光通信に用いられるストライプ型半導
体レーザ特にストライプ状突起を有する基板を用
いた半導体レーザの製造方法に関する。
体レーザ特にストライプ状突起を有する基板を用
いた半導体レーザの製造方法に関する。
従来、ストライプ状突起を有する基板を用いた
半導体レーザとしてメサ・サブストレート埋込へ
テロ構造レーザ（Mesa Substrate Buried
Heterostructure、略してMSBレーザ）が知られ
ている。（例えば岸野、末松、板屋Electronics
Lett.vol.15，No.４，pp134）。その構造は、第１
図に示すようにストライプ状突起１を有するｎ型
基板２上にｎ型クラツド層３を成長した後、活性
層を成長するとストライプ状突起１の上部の活性
層４ａとその両側の活性層４ｂとが分離して成長
し、最後にＰ型クラツド層５を成長する。この様
にしてストライプ状突起１の上部の活性層４ａが
ｎ型クラツド層３およびＰ型クラツド層５とで囲
まれた埋め込み構造が実現していた。この様にし
て出来たウエハーの上面にSiO2膜６によつてス
トライプ状突起１の上部のみに電流注入領域を限
定されたＰ電極７を形成し、ウエハー下面にｎ電
極８を形成してレーザウエハーが製造されてい
た。第１図のMSBレーザでは、Ｐ電極７から流
れる電流が横方向に拡がるためにストライプ状突
起１の両側の活性層４ｂにも電流が流れてしま
い、レーザ発振に寄与しない無効電流成分が多
く、低しきい値電流の実現は困難であつた。又、
この様な電流拡がりを防ぐには、SiO2膜６の電
流制限構造を活性層に非常に近接して置くことが
考えられるが、電極７が活性層に近過ぎると信頼
性や寿命の点で問題となり、実用上困難であつ
た。
半導体レーザとしてメサ・サブストレート埋込へ
テロ構造レーザ（Mesa Substrate Buried
Heterostructure、略してMSBレーザ）が知られ
ている。（例えば岸野、末松、板屋Electronics
Lett.vol.15，No.４，pp134）。その構造は、第１
図に示すようにストライプ状突起１を有するｎ型
基板２上にｎ型クラツド層３を成長した後、活性
層を成長するとストライプ状突起１の上部の活性
層４ａとその両側の活性層４ｂとが分離して成長
し、最後にＰ型クラツド層５を成長する。この様
にしてストライプ状突起１の上部の活性層４ａが
ｎ型クラツド層３およびＰ型クラツド層５とで囲
まれた埋め込み構造が実現していた。この様にし
て出来たウエハーの上面にSiO2膜６によつてス
トライプ状突起１の上部のみに電流注入領域を限
定されたＰ電極７を形成し、ウエハー下面にｎ電
極８を形成してレーザウエハーが製造されてい
た。第１図のMSBレーザでは、Ｐ電極７から流
れる電流が横方向に拡がるためにストライプ状突
起１の両側の活性層４ｂにも電流が流れてしま
い、レーザ発振に寄与しない無効電流成分が多
く、低しきい値電流の実現は困難であつた。又、
この様な電流拡がりを防ぐには、SiO2膜６の電
流制限構造を活性層に非常に近接して置くことが
考えられるが、電極７が活性層に近過ぎると信頼
性や寿命の点で問題となり、実用上困難であつ
た。
本発明の目的は以上述べた様な電流もれを防ぐ
電流制限構造を、液相成長プロセス中に形成する
半導体レーザの製造方法を提供することにある。
電流制限構造を、液相成長プロセス中に形成する
半導体レーザの製造方法を提供することにある。
本発明によれば、半導体レーザの製造方法にお
いて、基板上にストライプ状突起を形成する工程
と、前記基板上に活性層と前記基板と反対の導電
型を有するクラツド層を順にエピタキシヤル成長
した後、前記基板と同じ導電型を有する電流阻止
層を前記ストライプ状突起の両側にのみエピタキ
シヤル成長プロセス中に形成する工程とを含むこ
とを特徴とする半導体レーザの製造方法が得られ
る。また、本発明によれば、半導体レーザの製造
方法において、基板上にストライプ状突起を形成
する工程と、前記基板上に、前記基板と反対の導
電型を有する電流阻止層を、前記ストライプ状突
起の両側にのみエピタキシヤル成長プロセス中に
形成した後、前記基板と同じ導電型を有するクラ
ツド層と活性層を順にエピタキシヤル成長する工
程とを含むことを特徴とする半導体レーザの製造
方法が得られる。
いて、基板上にストライプ状突起を形成する工程
と、前記基板上に活性層と前記基板と反対の導電
型を有するクラツド層を順にエピタキシヤル成長
した後、前記基板と同じ導電型を有する電流阻止
層を前記ストライプ状突起の両側にのみエピタキ
シヤル成長プロセス中に形成する工程とを含むこ
とを特徴とする半導体レーザの製造方法が得られ
る。また、本発明によれば、半導体レーザの製造
方法において、基板上にストライプ状突起を形成
する工程と、前記基板上に、前記基板と反対の導
電型を有する電流阻止層を、前記ストライプ状突
起の両側にのみエピタキシヤル成長プロセス中に
形成した後、前記基板と同じ導電型を有するクラ
ツド層と活性層を順にエピタキシヤル成長する工
程とを含むことを特徴とする半導体レーザの製造
方法が得られる。
従来のMSBレーザにおいては、電流のもれが
多く、電流の閉じ込めが不完全なためしきい値電
流が比較的大きい欠点があつたが、本発明の製造
方法によれば、電流もれを防ぐ電流阻止層を活性
層に非常に近接して（〜0.5μm）設置出来るた
め、電流もれは著しく減少し、低しきい値電流が
実現した。また、電流阻止層は半導体で構成さ
れ、レーザウエハーのエピタキシヤル成長中に形
成されるため、選択拡散等のプロセスを省略する
ことが出来て、工数削減にも効果があつた。
多く、電流の閉じ込めが不完全なためしきい値電
流が比較的大きい欠点があつたが、本発明の製造
方法によれば、電流もれを防ぐ電流阻止層を活性
層に非常に近接して（〜0.5μm）設置出来るた
め、電流もれは著しく減少し、低しきい値電流が
実現した。また、電流阻止層は半導体で構成さ
れ、レーザウエハーのエピタキシヤル成長中に形
成されるため、選択拡散等のプロセスを省略する
ことが出来て、工数削減にも効果があつた。
以下図面を参照して、本発明を詳しく説明す
る。
る。
第２図は本発明の第１の実施例によつて製造さ
れた、波長1.3μmのInP／InGaAsP半導体レーザ
の共振軸に垂直な断面を示す。図中、２０はｎ・
InP基板であり、ｎ・InP基板２０上にはストラ
イプ状突起２１が形成されている。ストライプ状
突起２１の上部には、In0.76Ga0.24As0.55P0.45（λ＝
1.3μm）からなる活性層２３ａが形成されてお
り、この活性層の上下には、ｎ側クラツド層の
ｎ・InP層２２およびＰ側クラツド層の第１の
ｐ・InP層２４および第２のｐ・InP層２６が位
置している。Ｐ電極２７より流れた電流は第２の
ｐ・InP層２６および第１のｐ・InP層２４を通
つて活性層２３ａに流れてこれを励起する。スト
ライプ状突起２１の両側にある活性層２３ｂの上
部に、ｎ―InPあるいはｎ―In0.84Ga0.16As0.36
P0.64（λ＝1.15μm）からなる電流阻止層２５ｂが
設置されている。電流阻止層２５ｂがpnpn構造
を形成するためにこの層を通つて電流は流れな
い。それ故、Ｐ電極２７からの電流はストライプ
状突起２１の上部に制限される。又、第１のｐ・
InP層２４の横方向に拡がつて流れる電流は、ス
トライプ状突起２１の側面における第１のｐ・
InP層２４が極めて薄いためほとんど無視でき
る。したがつて、Ｐ電極２７からの電流はほとん
どストライプ状突起２１の上部の活性層２３ａに
流れ、これを励起するため、無効電流がなく低し
きい値電流が実現できた。
れた、波長1.3μmのInP／InGaAsP半導体レーザ
の共振軸に垂直な断面を示す。図中、２０はｎ・
InP基板であり、ｎ・InP基板２０上にはストラ
イプ状突起２１が形成されている。ストライプ状
突起２１の上部には、In0.76Ga0.24As0.55P0.45（λ＝
1.3μm）からなる活性層２３ａが形成されてお
り、この活性層の上下には、ｎ側クラツド層の
ｎ・InP層２２およびＰ側クラツド層の第１の
ｐ・InP層２４および第２のｐ・InP層２６が位
置している。Ｐ電極２７より流れた電流は第２の
ｐ・InP層２６および第１のｐ・InP層２４を通
つて活性層２３ａに流れてこれを励起する。スト
ライプ状突起２１の両側にある活性層２３ｂの上
部に、ｎ―InPあるいはｎ―In0.84Ga0.16As0.36
P0.64（λ＝1.15μm）からなる電流阻止層２５ｂが
設置されている。電流阻止層２５ｂがpnpn構造
を形成するためにこの層を通つて電流は流れな
い。それ故、Ｐ電極２７からの電流はストライプ
状突起２１の上部に制限される。又、第１のｐ・
InP層２４の横方向に拡がつて流れる電流は、ス
トライプ状突起２１の側面における第１のｐ・
InP層２４が極めて薄いためほとんど無視でき
る。したがつて、Ｐ電極２７からの電流はほとん
どストライプ状突起２１の上部の活性層２３ａに
流れ、これを励起するため、無効電流がなく低し
きい値電流が実現できた。
次にこの半導体レーザ（第２図）の製造方法を
詳しく説明する。第３図は半導体レーザのウエハ
ーの液相成長法によるエピタキシヤル成長プロセ
スを示している。主面が（100）のｎ―InP基板
２０上に結晶方向［011］に沿つてストライプ状
突起２１をエツチングによつて形成する。エツチ
ング液に、塩酸を用いるときれいなメサ形の断面
形状が得られた。ストライプ状突起２１の方向を
［011］に選んだのは、この方向に沿つたストライ
プ状突起２１の上には活性層が成長しやすいため
である。ストライプ状突起２１の高さは3μm上部
の幅は2μm程度が適当である。上部の幅を3μm以
上広くすると、活性層幅が広くなり過ぎて、製造
した半導体レーザの横モード安定性が損なわれ
る。次に、通常のスライド式液相成長装置にｎ・
InP基板２０を設置し液相成長を開始する。液相
成長プロセスは少量のホスフイン（PH3）が混合
された水素雰囲気中で行なつた。ホスフインを流
すのは、高温でｎ・InP基板２０からリン（Ｐ）
が解離するのを防ぐためである。ソーク温度650
℃にて１時間保つた後、冷却速度0.8℃／minに
て降温する。成長開始温度630℃になつて、成長
を開始し、ｎ・InP層２２とIn0.76Ga0.24As0.55
P0.45からなる活性層２３ａをストライプ状突起２
１の上部にてそれぞれ1μm、0.3μm程度成長す
る。活性層の成長においてストライプ状突起２１
の上部の活性層２３ａ（幅〜2μm）とその両側の
活性層２３ｂは分離して成長が行なわれる（第３
図ａ）。引き続き、第１のｐ・InP層２４を1μm
程度成長し、次にｎ型In0.84Ga0.16As0.36P0.64から
なる電流阻止層２５ａおよび２５ｂを成長する
（第３図ｂ）。この場合も活性層と同様に、ストラ
イプ状突起２の上部の電流阻止層２５ａ（厚さ〜
0.3μm）とその両側の電流阻止層２５ｂ（厚さ〜
2μm）は分離して成長する。次に表面を平坦にす
るため第２のｐ・InP層２６（厚さ２〜5μm）を
成長する（第３図ｃ）。このとき、第２のｐ・
InP層２６の成長用溶液の過冷却度を極めて小さ
くしておくと、ストライプ状突起２１の上部への
成長が成長初期には抑制されるため、ｎ・In0.84
Ga0.16As0.55P0.45からなる電流阻止層２５ａが溶
解する。一般的にInGaAsP層の上にInP層を液相
成長法によつて積層する場合にInGaAsP層が溶
解しやすい傾向をもつている。溶解するかしない
かは、溶解する速度と上に積むInPの成長速度の
相対関係によつて定まると考えられるが、上述の
様にストライプ状突起２１の上部への成長が成長
初期には抑制されるので溶解する速度よりも成長
速度が小さくなり、電流阻止層２５ａが溶解する
と考えられる。成長用溶液の過冷却度を極めて小
さくするには、In溶液にInPを多量に仕込んで、
InPが溶け切れずにIn溶液中に浮かんだ状態にす
る二相融液法によつて行なつた。本実施例の成長
温度では、In；２ｇに対してInPを30mg程度仕込
むのが適当であつた。また、二相融液法の代りに
In溶液に成長が始まる直前までダミーのInP基板
を接触させておくSource Seed法によつてもよ
い。第２のｐ・InP層を表面を平らにするために
比較的厚く（２〜5μm）成長すれば、エピタキシ
ヤル成長プロセスは終了する。終了する前に電極
抵抗を小さくするためのｐ・In1―xGaxAsyP1―y
（Ｘ，Ｙ≠０）からなるオーミツク層を1μm程度
成長させてもよい。電極として、Ｐ側にAu／Zn
を材料としたＰ電極２７およびｎ個にAu／Snを
材料としたｎ電極２８を真空蒸着によつて形成後
熱処理を450℃で１分程度行なつた。以上述べた
様なプロセスを経て出来たウエハーを共振器長
200〜300μm程度に劈開して共振面を作製し、半
導体レーザを得る（第２図）。この様にして得ら
れた半導体レーザは電流もれが少ないので、しき
い値電流が低く良好な特性が得られた。
詳しく説明する。第３図は半導体レーザのウエハ
ーの液相成長法によるエピタキシヤル成長プロセ
スを示している。主面が（100）のｎ―InP基板
２０上に結晶方向［011］に沿つてストライプ状
突起２１をエツチングによつて形成する。エツチ
ング液に、塩酸を用いるときれいなメサ形の断面
形状が得られた。ストライプ状突起２１の方向を
［011］に選んだのは、この方向に沿つたストライ
プ状突起２１の上には活性層が成長しやすいため
である。ストライプ状突起２１の高さは3μm上部
の幅は2μm程度が適当である。上部の幅を3μm以
上広くすると、活性層幅が広くなり過ぎて、製造
した半導体レーザの横モード安定性が損なわれ
る。次に、通常のスライド式液相成長装置にｎ・
InP基板２０を設置し液相成長を開始する。液相
成長プロセスは少量のホスフイン（PH3）が混合
された水素雰囲気中で行なつた。ホスフインを流
すのは、高温でｎ・InP基板２０からリン（Ｐ）
が解離するのを防ぐためである。ソーク温度650
℃にて１時間保つた後、冷却速度0.8℃／minに
て降温する。成長開始温度630℃になつて、成長
を開始し、ｎ・InP層２２とIn0.76Ga0.24As0.55
P0.45からなる活性層２３ａをストライプ状突起２
１の上部にてそれぞれ1μm、0.3μm程度成長す
る。活性層の成長においてストライプ状突起２１
の上部の活性層２３ａ（幅〜2μm）とその両側の
活性層２３ｂは分離して成長が行なわれる（第３
図ａ）。引き続き、第１のｐ・InP層２４を1μm
程度成長し、次にｎ型In0.84Ga0.16As0.36P0.64から
なる電流阻止層２５ａおよび２５ｂを成長する
（第３図ｂ）。この場合も活性層と同様に、ストラ
イプ状突起２の上部の電流阻止層２５ａ（厚さ〜
0.3μm）とその両側の電流阻止層２５ｂ（厚さ〜
2μm）は分離して成長する。次に表面を平坦にす
るため第２のｐ・InP層２６（厚さ２〜5μm）を
成長する（第３図ｃ）。このとき、第２のｐ・
InP層２６の成長用溶液の過冷却度を極めて小さ
くしておくと、ストライプ状突起２１の上部への
成長が成長初期には抑制されるため、ｎ・In0.84
Ga0.16As0.55P0.45からなる電流阻止層２５ａが溶
解する。一般的にInGaAsP層の上にInP層を液相
成長法によつて積層する場合にInGaAsP層が溶
解しやすい傾向をもつている。溶解するかしない
かは、溶解する速度と上に積むInPの成長速度の
相対関係によつて定まると考えられるが、上述の
様にストライプ状突起２１の上部への成長が成長
初期には抑制されるので溶解する速度よりも成長
速度が小さくなり、電流阻止層２５ａが溶解する
と考えられる。成長用溶液の過冷却度を極めて小
さくするには、In溶液にInPを多量に仕込んで、
InPが溶け切れずにIn溶液中に浮かんだ状態にす
る二相融液法によつて行なつた。本実施例の成長
温度では、In；２ｇに対してInPを30mg程度仕込
むのが適当であつた。また、二相融液法の代りに
In溶液に成長が始まる直前までダミーのInP基板
を接触させておくSource Seed法によつてもよ
い。第２のｐ・InP層を表面を平らにするために
比較的厚く（２〜5μm）成長すれば、エピタキシ
ヤル成長プロセスは終了する。終了する前に電極
抵抗を小さくするためのｐ・In1―xGaxAsyP1―y
（Ｘ，Ｙ≠０）からなるオーミツク層を1μm程度
成長させてもよい。電極として、Ｐ側にAu／Zn
を材料としたＰ電極２７およびｎ個にAu／Snを
材料としたｎ電極２８を真空蒸着によつて形成後
熱処理を450℃で１分程度行なつた。以上述べた
様なプロセスを経て出来たウエハーを共振器長
200〜300μm程度に劈開して共振面を作製し、半
導体レーザを得る（第２図）。この様にして得ら
れた半導体レーザは電流もれが少ないので、しき
い値電流が低く良好な特性が得られた。
第４図は本発明の第２の実施例によつて製造さ
れた半導体レーザの共振軸に垂直な断面を示す。
本実施例においては活性層３４ｂの下に電流阻止
層３２ｂを形成している。図中３０はn.InP基板、
３１はストライプ状突起、３２ｂはp.InPあるい
はｐ・In0.84Ga0.16As0.36P0.64からなる電流阻止層、
３３はクラツドのn.InP層、３４はIn0.76Ga0.24
As0.55P0.45からなる波長1.3μmの活性層、３５は
クラツドのp.InP層、３６はＰ電極、３７はｎ電
極である。この半導体レーザも、第１の実施例と
同様に製造できることは明らかである。第２の実
施例半導体レーザではｎ電極３７からの電流を電
流阻止層３２ｂで制限する構造をとつているが効
果は第１の実施例とほぼ同じである。又、第１の
実施例における電流阻止層と第２の実施例におけ
る電流阻止層の両方を備えた半導体レーザは、さ
らに完全な電流閉じ込めが期待できる。
れた半導体レーザの共振軸に垂直な断面を示す。
本実施例においては活性層３４ｂの下に電流阻止
層３２ｂを形成している。図中３０はn.InP基板、
３１はストライプ状突起、３２ｂはp.InPあるい
はｐ・In0.84Ga0.16As0.36P0.64からなる電流阻止層、
３３はクラツドのn.InP層、３４はIn0.76Ga0.24
As0.55P0.45からなる波長1.3μmの活性層、３５は
クラツドのp.InP層、３６はＰ電極、３７はｎ電
極である。この半導体レーザも、第１の実施例と
同様に製造できることは明らかである。第２の実
施例半導体レーザではｎ電極３７からの電流を電
流阻止層３２ｂで制限する構造をとつているが効
果は第１の実施例とほぼ同じである。又、第１の
実施例における電流阻止層と第２の実施例におけ
る電流阻止層の両方を備えた半導体レーザは、さ
らに完全な電流閉じ込めが期待できる。
以上述べた実施例においては、過冷却度の小さ
な成長溶液として２相融液を主に用いたが他の過
冷却度の小さな成長溶液であるダミー基板を用い
るSource Seed法による成長溶液を用いても良
い。又、InGaAsP系半導体材料を用いたが、他
の材料であるAlGaAsSb系やInGaAsSb系等の混
晶を用いた半導体材料においても適用することが
出来る。又、実施例においては、活性層が単層構
造であつたがガイド層等を備えた複合構造であつ
てもよい。
な成長溶液として２相融液を主に用いたが他の過
冷却度の小さな成長溶液であるダミー基板を用い
るSource Seed法による成長溶液を用いても良
い。又、InGaAsP系半導体材料を用いたが、他
の材料であるAlGaAsSb系やInGaAsSb系等の混
晶を用いた半導体材料においても適用することが
出来る。又、実施例においては、活性層が単層構
造であつたがガイド層等を備えた複合構造であつ
てもよい。
第１図は従来のMSBレーザの共振軸に垂直な
断面図、第２図は本発明の第１の実施例によつて
製造される半導体レーザの共振軸に垂直な断面
図、第３図は第１の実施例のエピタキシヤル成長
プロセスを示す断面図、第４図は第２の実施例に
よつて製造される半導体レーザの共振軸に垂直な
断面図を示す。 ２０…ｎ・InP基板、２１…ストライプ状突
起、２２…ｎ・InP層、２３ａおよび２３ｂ…活
性層、２４…第１のｐ・InP層、２５ａおよび２
５ｂ…電流阻止層、２６…第２のｐ・InP層、２
７…Ｐ電極、２８…ｎ電極、３０…ｎ・InP基
板、３１…ストライプ状突起、３２ｂ…電流阻止
層、３３…ｎ・InP層、３４ａおよび３４ｂ…活
性層、３５…ｐ・InP層、３６…Ｐ電極、３７…
ｎ電極。
断面図、第２図は本発明の第１の実施例によつて
製造される半導体レーザの共振軸に垂直な断面
図、第３図は第１の実施例のエピタキシヤル成長
プロセスを示す断面図、第４図は第２の実施例に
よつて製造される半導体レーザの共振軸に垂直な
断面図を示す。 ２０…ｎ・InP基板、２１…ストライプ状突
起、２２…ｎ・InP層、２３ａおよび２３ｂ…活
性層、２４…第１のｐ・InP層、２５ａおよび２
５ｂ…電流阻止層、２６…第２のｐ・InP層、２
７…Ｐ電極、２８…ｎ電極、３０…ｎ・InP基
板、３１…ストライプ状突起、３２ｂ…電流阻止
層、３３…ｎ・InP層、３４ａおよび３４ｂ…活
性層、３５…ｐ・InP層、３６…Ｐ電極、３７…
ｎ電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体レーザの製造方法において、基板上に
ストライプ状突起を形成する工程と、前記ストラ
イプ状突起を含め前記基板上に基板と同一導電型
の第１のクラツド層、活性層、前記基板と反対の
導電型の第２クラツド層を含む半導体層を順にエ
ピタキシヤル成長した後、前記基板と同じ導電型
を有する電流阻止層を前記ストライプ状突起の上
部とその両側に分離して液相エピタキシヤル成長
し、半導体層の成長用溶液に前記電流阻止層を接
触せしめ、前記半導体層の成長用溶液の過冷却度
を極めて小さく設定し、前記ストライプ状突起の
上部の前記電流阻止層のみを溶解する工程とを含
むこと特徴とする半導体レーザの製造方法。 ２ 基板上にストライプ状突起を形成する工程
と、前記基板上に前記基板と反対の導電型を有す
る電流阻止層を前記ストライプ状突起の両側にの
みエピタキシヤル成長プロセス中に形成した後、
前記基板と同じ導電型を有するクラツド層と活性
層を順にエピタキシヤル成長する工程を含むこと
を特徴とする半導体レーザの製造方法において、
前記ストライプ状突起の両側にのみ前記電流阻止
層を形成する工程は、電流阻止層をストライプ状
突起の上部とその両側に分離して液相エピタキシ
ヤル成長した後、半導体層の成長用溶液に前記電
流阻止層を接触せしめ、前記半導体層の成長用溶
液の過冷却度を極めて小さく設定することによつ
て、前記ストライプ状突起の上部の前記電流阻止
層のみを溶解する工程を含むことを特徴とする半
導体レーザの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8705080A JPS5735391A (en) | 1980-06-26 | 1980-06-26 | Manufacture of semiconductor laser |
| US06/277,508 US4429397A (en) | 1980-06-26 | 1981-06-26 | Buried heterostructure laser diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8705080A JPS5735391A (en) | 1980-06-26 | 1980-06-26 | Manufacture of semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5735391A JPS5735391A (en) | 1982-02-25 |
| JPH0213834B2 true JPH0213834B2 (ja) | 1990-04-05 |
Family
ID=13904108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8705080A Granted JPS5735391A (en) | 1980-06-26 | 1980-06-26 | Manufacture of semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5735391A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62182584A (ja) * | 1986-02-06 | 1987-08-10 | 株式会社イナックス | ロ−ラ−ハ−スキルンにおける迅速焼成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100885A (en) * | 1976-02-19 | 1977-08-24 | Sony Corp | Production of semiconductor device by liquid epitaxial growth |
| US4169997A (en) * | 1977-05-06 | 1979-10-02 | Bell Telephone Laboratories, Incorporated | Lateral current confinement in junction lasers |
-
1980
- 1980-06-26 JP JP8705080A patent/JPS5735391A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5735391A (en) | 1982-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318877B2 (ja) | ||
| US4429397A (en) | Buried heterostructure laser diode | |
| JPH0474877B2 (ja) | ||
| JPH0213834B2 (ja) | ||
| JPH0552676B2 (ja) | ||
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6248919B2 (ja) | ||
| JPH06260715A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH037153B2 (ja) | ||
| JPS59197182A (ja) | 分布帰還型半導体レ−ザ | |
| JP3243808B2 (ja) | 半導体レーザーおよびその製造方法 | |
| JPS63129683A (ja) | 埋め込み構造半導体レ−ザの製造方法 | |
| JPS6237835B2 (ja) | ||
| US4358850A (en) | Terraced substrate semiconductor laser | |
| JPH0260077B2 (ja) | ||
| JPS5956783A (ja) | 半導体レ−ザ | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS6344311B2 (ja) | ||
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JP3080643B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS59127889A (ja) | 半導体レ−ザ | |
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0449791B2 (ja) | ||
| JPS6152999B2 (ja) |