JPH0260228B2 - - Google Patents

Info

Publication number
JPH0260228B2
JPH0260228B2 JP61083742A JP8374286A JPH0260228B2 JP H0260228 B2 JPH0260228 B2 JP H0260228B2 JP 61083742 A JP61083742 A JP 61083742A JP 8374286 A JP8374286 A JP 8374286A JP H0260228 B2 JPH0260228 B2 JP H0260228B2
Authority
JP
Japan
Prior art keywords
resin
film
etching
conductive layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61083742A
Other languages
Japanese (ja)
Other versions
JPS62241345A (en
Inventor
Yoshinori Kanao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP61083742A priority Critical patent/JPS62241345A/en
Publication of JPS62241345A publication Critical patent/JPS62241345A/en
Publication of JPH0260228B2 publication Critical patent/JPH0260228B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体素子とリードフレームある
いは外部基板との接続に用いられるバンプ付フイ
ルムキヤリヤの製造法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a bumped film carrier used for connecting a semiconductor element to a lead frame or an external substrate.

(従来の技術) 半導体素子とリードフレームあるいは外部基板
との接続には、複数の電極を一括してボンデイン
グすることができ、高速で量産性に富みかつ高い
信頼性を有することから、一般に、フイルムキヤ
リヤ法が用いられている。
(Prior art) Film is generally used to connect semiconductor elements and lead frames or external substrates because it allows multiple electrodes to be bonded at once, is fast, mass-producible, and has high reliability. Carrier method is used.

このフイルムキヤリヤ法のうち、特にバンプ付
フイルムキヤリヤ法は、第3図に示すように、フ
イルムキヤリヤ1のフインガ2の先端に予め形成
されたバンプ4と、半導体素子7のアルミパツド
8とを熱圧着することにより接続する方法であ
る。
Among these film carrier methods, especially the bumped film carrier method, as shown in FIG. This is a method of connecting by thermocompression bonding.

従来、バンプ付フイルムキヤリヤを製造する方
法として、別途金めつき法により形成した金バン
プをバンプのない通常のフイルムキヤリヤのフイ
ンガの先端に熱転写してバンプ付フイルムキヤリ
ヤを製造する方法、通常より厚い銅箔を用いて階
段状にエツチングしてフインガの先端にバンプを
形成する方法、ポリイミド樹脂3と銅箔10との
積層体の基板より、エツチングでポリイミド樹脂
に孔5を形成しその孔内からめつきによつて第4
図に示すようにバンプ4を突出させ、次いで銅箔
を配線パターン2に形成してバンプ付フイルムキ
ヤリヤ1を製造する方法(特開昭55−48954号公
報)などがある。
Conventionally, as a method for manufacturing a bumped film carrier, a bumped film carrier is manufactured by thermally transferring gold bumps formed separately by a gold plating method to the tips of the fingers of an ordinary film carrier without bumps; A method in which bumps are formed at the tip of the finger by etching stepwise using thicker copper foil than usual. From a substrate made of a laminate of polyimide resin 3 and copper foil 10, holes 5 are formed in the polyimide resin by etching. 4th by plating from inside the hole
As shown in the figure, there is a method (Japanese Unexamined Patent Publication No. 55-48954) in which the bumps 4 are made to protrude and then a copper foil is formed on the wiring pattern 2 to produce the bumped film carrier 1.

(発明が解決しようとする問題点) 従来のバンプ付フイルムキヤリヤの製造法は、
しかしながら、フイルムキヤリヤに最も期待され
ている多ピン化、すなわち高密度化に、対応し難
いという問題点がある。
(Problems to be solved by the invention) The conventional method for manufacturing a film carrier with bumps is as follows:
However, there is a problem in that it is difficult to cope with the increase in the number of pins, that is, the increase in density, which is most expected for film carriers.

例えば、転写してバンプを形成する方法では、
転写用バンプを小型化する必要があるために、転
写用バンプの寸法の制御および熱転写時のフイン
ガへの位置精度に問題がある。また、エツチング
によりバンプを形成する方法では、厚い銅箔を用
いるために、エツチング技術に限度がある。さら
に、めつきによりバンプを突出させる方法では、
めつきによつてバンプの高さおよび径を制御し難
いという問題点がある。
For example, in the method of forming bumps by transfer,
Since it is necessary to downsize the transfer bump, there are problems in controlling the size of the transfer bump and in positioning the bump to the finger during thermal transfer. Furthermore, in the method of forming bumps by etching, the etching technique is limited because thick copper foil is used. Furthermore, in the method of protruding the bump by plating,
There is a problem in that it is difficult to control the height and diameter of the bump by plating.

この発明は上述の背景に基づいてなされたもの
であり、その目的とするところは、フイルムキヤ
リヤに要請されている多ピン化すなわち高密度化
に対応することのできるバンプ付フイルムキヤリ
ヤの製造法を提供することである。
The present invention has been made based on the above-mentioned background, and its purpose is to manufacture a film carrier with bumps that can respond to the increased number of pins, that is, higher density, which is required for film carriers. It is to provide law.

(問題点を解決するための手段および作用) この発明によれば、このバンプ付フイルムキヤ
リヤの製造法は、エツチング可能な樹脂フイルム
と導電層との積層体をエツチングして該樹脂層に
所定の開孔部(ただし、該開孔部の底は該導電層
と接触するものとする)を形成し、次いで該開孔
部内部に導電材料を、好ましくは、電気めつき、
無電解めつき、もしくは導電ペーストの塗布、ま
たは組合せで、充填して該導電層と電気的に接続
した導電体を形成し、少なくとも導電体近傍の樹
脂面から樹脂をエツチングにより除去して導電体
をバンプとして突出させることからなるものであ
る。
(Means and Effects for Solving the Problems) According to the present invention, the method for manufacturing a film carrier with bumps includes etching a laminate of an etchable resin film and a conductive layer to form a predetermined pattern on the resin layer. forming an aperture (provided that the bottom of the aperture is in contact with the conductive layer), and then applying a conductive material inside the aperture, preferably by electroplating,
Fill the conductive layer with electroless plating, applying a conductive paste, or a combination to form a conductor that is electrically connected to the conductive layer, and remove the resin from at least the resin surface near the conductor by etching to form the conductor. This consists of protruding as a bump.

以下、この発明をより詳細に説明する。 This invention will be explained in more detail below.

この発明の製造法において、エツチング可能な
樹脂フイルムと導電層との積層体がエツチングさ
れる。
In the manufacturing method of this invention, a laminate of an etchable resin film and a conductive layer is etched.

エツチング可能な樹脂としては、フイルムエツ
チング液によつて蝕刻される樹脂であり、例えば
ポリイミド樹脂、ポリアミド樹脂、ポリアミドイ
ド樹脂、ポリエーテルイミド樹脂などがある。導
電層の材質としては例えば、銅、銀、ニツケル、
スズ、鉄、コバルト、アルミニウム、金、白金、
などの金属、およびこれらの合金などがある。
Etchable resins include resins that can be etched with a film etching solution, such as polyimide resins, polyamide resins, polyamide resins, and polyetherimide resins. Examples of the material of the conductive layer include copper, silver, nickel,
tin, iron, cobalt, aluminum, gold, platinum,
metals such as, and their alloys.

この発明における積層体は、例えば、樹脂フイ
ルムに化学めつき法、蒸着法、スパツタリング方
などによつて導電材料の層を形成し、必要に応じ
て更に銅などの厚めつきを施して調整することが
できる。また、この積層体は、樹脂フイルム上に
エツチング可能な接着剤を塗布し、乾燥後、銅な
どの金属箔を積層し、熱圧着後、オーブン中での
加熱により接着剤を硬化させ調整することができ
る。更に樹脂材料を金属箔と共押出しによつて積
層体を調整してもよい。なお、接着剤を用いる場
合、その接着剤もエツチング可能なものであるこ
とが望ましい。その接着剤として、例えば、ポリ
イミド系接着剤、ポリアミド系接着剤、ポリアミ
ドイド系接着剤、ポリエ−テルイミド系接着剤な
どがある。
The laminate according to the present invention can be prepared by forming a layer of conductive material on a resin film by chemical plating, vapor deposition, sputtering, etc., and further applying a thick layer of copper or the like as necessary. Can be done. In addition, this laminate is produced by coating a resin film with an etching adhesive, and after drying, laminating a metal foil such as copper, bonding with heat, and curing the adhesive by heating in an oven. Can be done. Furthermore, the laminate may be prepared by coextruding the resin material with the metal foil. Note that when an adhesive is used, it is desirable that the adhesive also be etched. Examples of the adhesive include polyimide adhesives, polyamide adhesives, polyamide adhesives, and polyetherimide adhesives.

積層体の樹脂をエツチングする前に、必要に応
じて積層体の導電層をエツチング法、アデイテイ
ブ法などの配線パターン形成法によつて配線パタ
ーン化された導電層とすることができる他、フイ
ルム開孔部エツチング形成後に、またはバンプ用
導電体形成後にも配線パターン形成を行なうこと
ができる。
Before etching the resin of the laminate, if necessary, the conductive layer of the laminate can be formed into a conductive layer with a wiring pattern by a wiring pattern forming method such as an etching method or an additive method. The wiring pattern can also be formed after etching the hole or forming the bump conductor.

樹脂層への所定の開孔部の形成は、フイルム側
にフイルムエツチング液に耐える感光性レジスト
を、例えばロールコータなどで塗布し、この塗面
を露光し、次いで現像、蝕刻と続く通常のエツチ
ング操作によつて行なわれる。この発明におい
て、エツチング操作に用いられる試薬、材料は通
常のものを使用することができる。
To form predetermined openings in the resin layer, a photosensitive resist that is resistant to film etching liquid is applied to the film side using, for example, a roll coater, and this coated surface is exposed to light, followed by development and etching followed by normal etching. This is done through manipulation. In this invention, conventional reagents and materials can be used for the etching operation.

開孔部の径、寸法、位置、間隔等は、フイルム
キヤリヤの規定に応じて決めることができる。た
だし、この開孔部の底は導電層の裏面に少なくと
も接触する必要がある。
The diameter, size, position, spacing, etc. of the apertures can be determined according to the specifications of the film carrier. However, the bottom of this opening needs to be at least in contact with the back surface of the conductive layer.

この発明において、次いで、開孔部内に導電材
料を充填して、導電層と電気的に接続した導電体
を形成する。
In this invention, the openings are then filled with a conductive material to form a conductor electrically connected to the conductive layer.

導電材料の充填は、例えば、電気めつき、無電
解めつき、もしくは導電ペスートの塗布などによ
つて行なうことができる。導電材料としては、こ
の発明の目的に反しない限り任意であり、例え
ば、銅、ニツケル、鉄、アルミニウム、鉛、亜
鉛、金、銀、白金、黒鉛などがある。この充填に
おいて、導電材料が開孔部から出ないようにする
ことが望ましい。これは、得られる導電体が開孔
部を鋳型として形成されるからであり、その開孔
部により導電体の寸法、形状を制御しようとする
ものだからである。
Filling with the conductive material can be carried out, for example, by electroplating, electroless plating, or by applying a conductive paste. Any conductive material may be used as long as it does not contradict the purpose of the present invention, and examples thereof include copper, nickel, iron, aluminum, lead, zinc, gold, silver, platinum, and graphite. During this filling, it is desirable to prevent the conductive material from coming out of the opening. This is because the resulting conductor is formed using the apertures as a mold, and the dimensions and shape of the conductor are to be controlled by the apertures.

必要に応じて、上記導電体の露出面に、ニツケ
ル下地めつきおよび金めつきを施して、半導体素
子のアルミニウムパツドとの接合に適した表面に
することができる。
If desired, the exposed surface of the conductor may be coated with nickel underplating and gold plating to provide a surface suitable for bonding to an aluminum pad of a semiconductor device.

開孔部の底が、導電層の裏面と接触しているの
で、得られる導電体は導電層と電気的に接続して
いる。
Since the bottom of the opening is in contact with the back surface of the conductive layer, the resulting conductor is electrically connected to the conductive layer.

次いで、少なくとも導電体近傍の樹脂面から樹
脂をエツチングにより除去し、導電体をバンプと
して突出させる。すなわち、樹脂フイルムの全面
あるいは部分面を必要な厚みだけエツチングして
樹脂フイルムを薄くし、導電体を樹脂面よりバン
プとして突き出させる。
Next, the resin is removed by etching from at least the resin surface near the conductor, and the conductor is made to protrude as a bump. That is, the resin film is thinned by etching the whole or partial surface of the resin film to a required thickness, and the conductor is made to protrude from the resin surface as a bump.

必要な範囲だけの部分面のエツチングでは、感
光レジストの塗布、露光、現像、蝕刻の通常のエ
ツチング操作に従つて行なう。部分面のエツチン
グの場合、その部分の樹脂層を薄くするだけでは
なく、厚み方向に全部の樹脂を除去してもよい。
Etching of only a necessary area is carried out according to the usual etching operations of coating, exposing, developing and etching a photosensitive resist. In the case of etching a partial surface, the resin layer in that portion may not only be made thinner, but also the entire resin may be removed in the thickness direction.

必要に応じて、積層体の導電層は、バンプ形成
後に、感光性レジストの塗布、現像、蝕刻などの
通常のエツチング操作によつて、または、いわゆ
るアデイデイブ法によつて配線パターン化され
る。この発明を、図面の例を参照して具体的に説
明する。
If necessary, after the bump formation, the conductive layer of the laminate is patterned into a wiring pattern by conventional etching operations such as coating, developing and etching a photosensitive resist, or by a so-called add-a-day method. The present invention will be specifically explained with reference to examples of drawings.

まず、第1図aに示すようなエツチング可能な
樹脂フイルム3と導電層10との積層体を準備す
る。この積層体の樹脂層3をエツチングしてその
樹脂層3に開孔部5を形成する(第1図b)。な
お、この開孔部5の底は導電層10の裏面に接触
するものとする。次いで開孔部5内に導電材料を
充填して導電層10と電気的に接続した導電体6
を形成する(第1図c)。樹脂層3をエツチング
によつて薄くし、樹脂面より導電体6をバンプ4
として突出させる(第1図d)。この第1図の例
では、バンプ形成後、第1図eに示すように、導
電層10を配線パターン化して、バンプに接触し
た導電層10をフインガ2に形成する。
First, a laminate of an etched resin film 3 and a conductive layer 10 as shown in FIG. 1a is prepared. The resin layer 3 of this laminate is etched to form an opening 5 in the resin layer 3 (FIG. 1b). Note that the bottom of this opening 5 is assumed to be in contact with the back surface of the conductive layer 10. Next, a conductor 6 is filled in the opening 5 with a conductive material and electrically connected to the conductive layer 10.
(Fig. 1c). The resin layer 3 is thinned by etching, and the conductor 6 is attached to the bump 4 from the resin surface.
(Fig. 1d). In the example shown in FIG. 1, after the bumps are formed, the conductive layer 10 is formed into a wiring pattern, and the conductive layer 10 in contact with the bumps is formed on the finger 2, as shown in FIG. 1e.

この発明は、第1図の例に限定されず、第2図
aに示すように導電体6の近傍の樹脂を厚み方向
にすべて除去して通常のデバイス孔を有するバン
プ付フイルムキヤリアに利用できる。また、第2
図bに示すように、樹脂の部分面から樹脂を厚み
方向に除去して薄くすることができる。
The present invention is not limited to the example shown in FIG. 1, but can be applied to a bumped film carrier having normal device holes by removing all the resin near the conductor 6 in the thickness direction as shown in FIG. 2a. . Also, the second
As shown in FIG. b, the resin can be thinned by removing the resin from a partial surface in the thickness direction.

(実施例) 以下、具体例によつてこの発明を説明する。(Example) The present invention will be explained below using specific examples.

50μm厚のポリイミドフイルム(デユポン社製
Kapton)の片面に化学めつき法および電気めつ
き法により18μm厚の銅の導電層を形成した。
50 μm thick polyimide film (manufactured by Dupont)
A conductive layer of copper with a thickness of 18 μm was formed on one side of the glass by chemical plating and electroplating.

フイルム側に耐アルカリ性感光レジストを塗布
し、これを露光・現像し、フイルムエツチング液
で蝕刻し、直径80μmの孔を形成した。
An alkali-resistant photoresist was applied to the film side, exposed and developed, and etched with a film etching solution to form holes with a diameter of 80 μm.

この孔内部に電気めつき法によつて銅を充填し
て、導電体を形成した。この導電体の最表面にニ
ツケル下地めつき、および金めつきをして表面処
理をした。
The inside of this hole was filled with copper by electroplating to form a conductor. The outermost surface of this conductor was surface-treated with nickel underplating and gold plating.

次いで、フイルムエツチング液でバンプを形成
すべきフイルム面を蝕刻し、フイルム厚を30μm
に薄くし、同時に高さ20μmのバンプを突出させ
た。
Next, the film surface on which bumps are to be formed is etched with a film etching solution, and the film thickness is reduced to 30 μm.
At the same time, bumps with a height of 20 μm were made to protrude.

次いで、導電層をエツチングして配線パターン
に形成し、バンプ付フイルムキヤリヤを製造し
た。
The conductive layer was then etched to form a wiring pattern to produce a bumped film carrier.

〔発明の効果〕〔Effect of the invention〕

この発明によつて次の効果を得ることができ
る。
The following effects can be obtained by this invention.

(a) バンプの大きさが、フイルムに開けた開孔部
の大きさに対応し、開孔部の大きさはエツチン
グにより容易に制御できるために、バンプの大
きさを制御することができる。
(a) The size of the bump corresponds to the size of the aperture made in the film, and the size of the aperture can be easily controlled by etching, so the size of the bump can be controlled.

すなわち、従来のバンプ形成法(特開昭55−
48954号公報)では、フイルム面より盛り上げ
てバンプを形成するために、高さ方向のみなら
ず横方向にも同じ割合で成長し、小さなバンプ
を形成することが困難である。しかしこの発明
ではバンプの寸法を制御できるので小さなバン
プを形成することができる。
In other words, the conventional bump formation method
48954), since the bumps are formed by rising from the film surface, the bumps grow at the same rate not only in the height direction but also in the lateral direction, making it difficult to form small bumps. However, in this invention, since the dimensions of the bump can be controlled, small bumps can be formed.

従つて、隣のバンプとの接触の恐れが少なく
なり、バンプのピツチを極めて狭くすることが
でき、多ピンの半導体素子に対応が可能であ
る。
Therefore, there is less risk of contact with adjacent bumps, and the pitch of the bumps can be made extremely narrow, making it possible to accommodate semiconductor devices with many pins.

(b) フイルムをエツチングにより薄層化する。フ
イルムのエツチング速度を知ることによつて、
フイルムの薄層の程度を制御することができ、
バンプの大きさのみならず、バンプの高さも容
易に決めることができる。
(b) Thin the film by etching. By knowing the etching speed of the film,
The degree of thinning of the film can be controlled,
Not only the size of the bump but also the height of the bump can be easily determined.

(c) この発明では、フイルムキヤリヤのフインガ
に相当するリードをフイルム上に形成するため
に、デバイスホールを有するフイルムキヤリヤ
によく見られる工程中でのフインガの折損、曲
げなどの不良を少なくすることができる。ま
た、薄層化された樹脂層がバンプを補強するた
めにバンプの欠損を防止することができる。
(c) In this invention, since leads corresponding to the fingers of the film carrier are formed on the film, defects such as breakage and bending of the fingers during the process, which are often seen in film carriers having device holes, are reduced. can do. Furthermore, since the thinned resin layer reinforces the bumps, damage to the bumps can be prevented.

(d) 更に、バンプを高価な金以外の金属で形成す
ることができるために、従来のような厚い金め
つきが必要でなく、薄いめつき層で半導体素子
をボンデイングすることができる。
(d) Furthermore, since the bumps can be formed from expensive metals other than gold, there is no need for thick gold plating as in the past, and semiconductor elements can be bonded with a thin plating layer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の方法の各工程を説明するため
の断面図、第2図は第1図の変形例を示すフイル
ムキヤリヤの断面図、第3図はバンプ付フイルム
キヤリヤを半導体素子にボンデイングする様子を
示す断面図、第4図は従来のバンプ付フイルムキ
ヤリヤの製造法の手順を示す断面図である。 1……フイルムキヤリヤ、2……フインガ、3
……樹脂、4……バンプ、5……孔、6……導電
体、7……半導体、8……アルミパツド、10…
…導電層。
FIG. 1 is a cross-sectional view for explaining each step of the method of the present invention, FIG. 2 is a cross-sectional view of a film carrier showing a modification of FIG. 1, and FIG. FIG. 4 is a cross-sectional view showing the steps of a conventional method for manufacturing a film carrier with bumps. 1...Film carrier, 2...Finger, 3
... Resin, 4 ... Bump, 5 ... Hole, 6 ... Conductor, 7 ... Semiconductor, 8 ... Aluminum pad, 10 ...
...conductive layer.

Claims (1)

【特許請求の範囲】 1 エツチング可能な樹脂フイルムと導電層との
積層体をエツチングして該樹脂層に所定の開孔部
(ただし、該開孔部の底は該導電層と接触するも
のとする)を形成し、次いで該開孔部内に導電材
料を充填して該導電層と電気的に接続した導電体
を形成し、少なくとも導電体近傍の樹脂面から樹
脂をエツチングにより除去して導電体をバンプと
して突出させることを含む、バンプ付フイルムキ
ヤリヤの製造法。 2 該開孔部内への導電材料の充填が、電気めつ
き、無電解めつき、もしくは導電ペーストの塗
布、またはこれらの組合せで行なう、特許請求の
範囲第1項記載の製造法。
[Claims] 1. A laminate of an etchingable resin film and a conductive layer is etched to form a predetermined opening in the resin layer (provided that the bottom of the opening is in contact with the conductive layer). ), and then filling the opening with a conductive material to form a conductor electrically connected to the conductive layer, and removing the resin from at least the resin surface near the conductor by etching to form the conductor. A method for producing a bumped film carrier, the method comprising protruding as a bump. 2. The manufacturing method according to claim 1, wherein the conductive material is filled into the opening by electroplating, electroless plating, applying a conductive paste, or a combination thereof.
JP61083742A 1986-04-11 1986-04-11 Manufacture of film carrier with bump Granted JPS62241345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61083742A JPS62241345A (en) 1986-04-11 1986-04-11 Manufacture of film carrier with bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61083742A JPS62241345A (en) 1986-04-11 1986-04-11 Manufacture of film carrier with bump

Publications (2)

Publication Number Publication Date
JPS62241345A JPS62241345A (en) 1987-10-22
JPH0260228B2 true JPH0260228B2 (en) 1990-12-14

Family

ID=13810977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61083742A Granted JPS62241345A (en) 1986-04-11 1986-04-11 Manufacture of film carrier with bump

Country Status (1)

Country Link
JP (1) JPS62241345A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805493B1 (en) * 1991-02-22 2007-02-28 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly

Also Published As

Publication number Publication date
JPS62241345A (en) 1987-10-22

Similar Documents

Publication Publication Date Title
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
US20060070978A1 (en) Method for manufacturing a bump-attached wiring circuit board
JPH0536756A (en) Tape carrier for semiconductor device and manufacturing method thereof
JPH0642503B2 (en) High density integrated circuit support and manufacturing method thereof
US6576541B2 (en) Method and structure for producing bumps on an IC package substrate
JPH0260228B2 (en)
US6677055B1 (en) Tape structure and manufacturing method
US6074728A (en) Multi-layered circuit substrate
JP2003045917A (en) Tape carrier for semiconductor device and method of manufacturing the same
JPH11102938A (en) TAB tape carrier and method of manufacturing the same
JP4033090B2 (en) Manufacturing method of tape carrier for semiconductor device
JP3061767B2 (en) Tape carrier and manufacturing method thereof
JP3351878B2 (en) Semiconductor device and method of manufacturing the same
JPS59143352A (en) Film carrier with bump and manufacture thereof
JP2705263B2 (en) Method for manufacturing TAB tape carrier
JP2002176267A (en) Electronic component, circuit device, manufacturing method thereof, and semiconductor device
JPS63119551A (en) Forming method of patterned metal film
JPS61225839A (en) Forming method for bump electrode
JPH02122532A (en) Tape carrier
JPH031834B2 (en)
JP2600669B2 (en) Metal bump for transfer bump
CN118057914A (en) Circuit board with superfine circuit and manufacturing method thereof
JPS6230514B2 (en)
JPH01112741A (en) Connection of integrated circuit
JPH01136345A (en) Manufacture of tape carrier with bump

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term