JPH0260228B2 - - Google Patents
Info
- Publication number
- JPH0260228B2 JPH0260228B2 JP61083742A JP8374286A JPH0260228B2 JP H0260228 B2 JPH0260228 B2 JP H0260228B2 JP 61083742 A JP61083742 A JP 61083742A JP 8374286 A JP8374286 A JP 8374286A JP H0260228 B2 JPH0260228 B2 JP H0260228B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- etching
- conductive layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体素子とリードフレームある
いは外部基板との接続に用いられるバンプ付フイ
ルムキヤリヤの製造法に関する。
いは外部基板との接続に用いられるバンプ付フイ
ルムキヤリヤの製造法に関する。
（従来の技術）
半導体素子とリードフレームあるいは外部基板
との接続には、複数の電極を一括してボンデイン
グすることができ、高速で量産性に富みかつ高い
信頼性を有することから、一般に、フイルムキヤ
リヤ法が用いられている。
との接続には、複数の電極を一括してボンデイン
グすることができ、高速で量産性に富みかつ高い
信頼性を有することから、一般に、フイルムキヤ
リヤ法が用いられている。
このフイルムキヤリヤ法のうち、特にバンプ付
フイルムキヤリヤ法は、第３図に示すように、フ
イルムキヤリヤ１のフインガ２の先端に予め形成
されたバンプ４と、半導体素子７のアルミパツド
８とを熱圧着することにより接続する方法であ
る。
フイルムキヤリヤ法は、第３図に示すように、フ
イルムキヤリヤ１のフインガ２の先端に予め形成
されたバンプ４と、半導体素子７のアルミパツド
８とを熱圧着することにより接続する方法であ
る。
従来、バンプ付フイルムキヤリヤを製造する方
法として、別途金めつき法により形成した金バン
プをバンプのない通常のフイルムキヤリヤのフイ
ンガの先端に熱転写してバンプ付フイルムキヤリ
ヤを製造する方法、通常より厚い銅箔を用いて階
段状にエツチングしてフインガの先端にバンプを
形成する方法、ポリイミド樹脂３と銅箔１０との
積層体の基板より、エツチングでポリイミド樹脂
に孔５を形成しその孔内からめつきによつて第４
図に示すようにバンプ４を突出させ、次いで銅箔
を配線パターン２に形成してバンプ付フイルムキ
ヤリヤ１を製造する方法（特開昭55−48954号公
報）などがある。
法として、別途金めつき法により形成した金バン
プをバンプのない通常のフイルムキヤリヤのフイ
ンガの先端に熱転写してバンプ付フイルムキヤリ
ヤを製造する方法、通常より厚い銅箔を用いて階
段状にエツチングしてフインガの先端にバンプを
形成する方法、ポリイミド樹脂３と銅箔１０との
積層体の基板より、エツチングでポリイミド樹脂
に孔５を形成しその孔内からめつきによつて第４
図に示すようにバンプ４を突出させ、次いで銅箔
を配線パターン２に形成してバンプ付フイルムキ
ヤリヤ１を製造する方法（特開昭55−48954号公
報）などがある。
（発明が解決しようとする問題点）
従来のバンプ付フイルムキヤリヤの製造法は、
しかしながら、フイルムキヤリヤに最も期待され
ている多ピン化、すなわち高密度化に、対応し難
いという問題点がある。
しかしながら、フイルムキヤリヤに最も期待され
ている多ピン化、すなわち高密度化に、対応し難
いという問題点がある。
例えば、転写してバンプを形成する方法では、
転写用バンプを小型化する必要があるために、転
写用バンプの寸法の制御および熱転写時のフイン
ガへの位置精度に問題がある。また、エツチング
によりバンプを形成する方法では、厚い銅箔を用
いるために、エツチング技術に限度がある。さら
に、めつきによりバンプを突出させる方法では、
めつきによつてバンプの高さおよび径を制御し難
いという問題点がある。
転写用バンプを小型化する必要があるために、転
写用バンプの寸法の制御および熱転写時のフイン
ガへの位置精度に問題がある。また、エツチング
によりバンプを形成する方法では、厚い銅箔を用
いるために、エツチング技術に限度がある。さら
に、めつきによりバンプを突出させる方法では、
めつきによつてバンプの高さおよび径を制御し難
いという問題点がある。
この発明は上述の背景に基づいてなされたもの
であり、その目的とするところは、フイルムキヤ
リヤに要請されている多ピン化すなわち高密度化
に対応することのできるバンプ付フイルムキヤリ
ヤの製造法を提供することである。
であり、その目的とするところは、フイルムキヤ
リヤに要請されている多ピン化すなわち高密度化
に対応することのできるバンプ付フイルムキヤリ
ヤの製造法を提供することである。
（問題点を解決するための手段および作用）
この発明によれば、このバンプ付フイルムキヤ
リヤの製造法は、エツチング可能な樹脂フイルム
と導電層との積層体をエツチングして該樹脂層に
所定の開孔部（ただし、該開孔部の底は該導電層
と接触するものとする）を形成し、次いで該開孔
部内部に導電材料を、好ましくは、電気めつき、
無電解めつき、もしくは導電ペーストの塗布、ま
たは組合せで、充填して該導電層と電気的に接続
した導電体を形成し、少なくとも導電体近傍の樹
脂面から樹脂をエツチングにより除去して導電体
をバンプとして突出させることからなるものであ
る。
リヤの製造法は、エツチング可能な樹脂フイルム
と導電層との積層体をエツチングして該樹脂層に
所定の開孔部（ただし、該開孔部の底は該導電層
と接触するものとする）を形成し、次いで該開孔
部内部に導電材料を、好ましくは、電気めつき、
無電解めつき、もしくは導電ペーストの塗布、ま
たは組合せで、充填して該導電層と電気的に接続
した導電体を形成し、少なくとも導電体近傍の樹
脂面から樹脂をエツチングにより除去して導電体
をバンプとして突出させることからなるものであ
る。
以下、この発明をより詳細に説明する。
この発明の製造法において、エツチング可能な
樹脂フイルムと導電層との積層体がエツチングさ
れる。
樹脂フイルムと導電層との積層体がエツチングさ
れる。
エツチング可能な樹脂としては、フイルムエツ
チング液によつて蝕刻される樹脂であり、例えば
ポリイミド樹脂、ポリアミド樹脂、ポリアミドイ
ド樹脂、ポリエーテルイミド樹脂などがある。導
電層の材質としては例えば、銅、銀、ニツケル、
スズ、鉄、コバルト、アルミニウム、金、白金、
などの金属、およびこれらの合金などがある。
チング液によつて蝕刻される樹脂であり、例えば
ポリイミド樹脂、ポリアミド樹脂、ポリアミドイ
ド樹脂、ポリエーテルイミド樹脂などがある。導
電層の材質としては例えば、銅、銀、ニツケル、
スズ、鉄、コバルト、アルミニウム、金、白金、
などの金属、およびこれらの合金などがある。
この発明における積層体は、例えば、樹脂フイ
ルムに化学めつき法、蒸着法、スパツタリング方
などによつて導電材料の層を形成し、必要に応じ
て更に銅などの厚めつきを施して調整することが
できる。また、この積層体は、樹脂フイルム上に
エツチング可能な接着剤を塗布し、乾燥後、銅な
どの金属箔を積層し、熱圧着後、オーブン中での
加熱により接着剤を硬化させ調整することができ
る。更に樹脂材料を金属箔と共押出しによつて積
層体を調整してもよい。なお、接着剤を用いる場
合、その接着剤もエツチング可能なものであるこ
とが望ましい。その接着剤として、例えば、ポリ
イミド系接着剤、ポリアミド系接着剤、ポリアミ
ドイド系接着剤、ポリエ−テルイミド系接着剤な
どがある。
ルムに化学めつき法、蒸着法、スパツタリング方
などによつて導電材料の層を形成し、必要に応じ
て更に銅などの厚めつきを施して調整することが
できる。また、この積層体は、樹脂フイルム上に
エツチング可能な接着剤を塗布し、乾燥後、銅な
どの金属箔を積層し、熱圧着後、オーブン中での
加熱により接着剤を硬化させ調整することができ
る。更に樹脂材料を金属箔と共押出しによつて積
層体を調整してもよい。なお、接着剤を用いる場
合、その接着剤もエツチング可能なものであるこ
とが望ましい。その接着剤として、例えば、ポリ
イミド系接着剤、ポリアミド系接着剤、ポリアミ
ドイド系接着剤、ポリエ−テルイミド系接着剤な
どがある。
積層体の樹脂をエツチングする前に、必要に応
じて積層体の導電層をエツチング法、アデイテイ
ブ法などの配線パターン形成法によつて配線パタ
ーン化された導電層とすることができる他、フイ
ルム開孔部エツチング形成後に、またはバンプ用
導電体形成後にも配線パターン形成を行なうこと
ができる。
じて積層体の導電層をエツチング法、アデイテイ
ブ法などの配線パターン形成法によつて配線パタ
ーン化された導電層とすることができる他、フイ
ルム開孔部エツチング形成後に、またはバンプ用
導電体形成後にも配線パターン形成を行なうこと
ができる。
樹脂層への所定の開孔部の形成は、フイルム側
にフイルムエツチング液に耐える感光性レジスト
を、例えばロールコータなどで塗布し、この塗面
を露光し、次いで現像、蝕刻と続く通常のエツチ
ング操作によつて行なわれる。この発明におい
て、エツチング操作に用いられる試薬、材料は通
常のものを使用することができる。
にフイルムエツチング液に耐える感光性レジスト
を、例えばロールコータなどで塗布し、この塗面
を露光し、次いで現像、蝕刻と続く通常のエツチ
ング操作によつて行なわれる。この発明におい
て、エツチング操作に用いられる試薬、材料は通
常のものを使用することができる。
開孔部の径、寸法、位置、間隔等は、フイルム
キヤリヤの規定に応じて決めることができる。た
だし、この開孔部の底は導電層の裏面に少なくと
も接触する必要がある。
キヤリヤの規定に応じて決めることができる。た
だし、この開孔部の底は導電層の裏面に少なくと
も接触する必要がある。
この発明において、次いで、開孔部内に導電材
料を充填して、導電層と電気的に接続した導電体
を形成する。
料を充填して、導電層と電気的に接続した導電体
を形成する。
導電材料の充填は、例えば、電気めつき、無電
解めつき、もしくは導電ペスートの塗布などによ
つて行なうことができる。導電材料としては、こ
の発明の目的に反しない限り任意であり、例え
ば、銅、ニツケル、鉄、アルミニウム、鉛、亜
鉛、金、銀、白金、黒鉛などがある。この充填に
おいて、導電材料が開孔部から出ないようにする
ことが望ましい。これは、得られる導電体が開孔
部を鋳型として形成されるからであり、その開孔
部により導電体の寸法、形状を制御しようとする
ものだからである。
解めつき、もしくは導電ペスートの塗布などによ
つて行なうことができる。導電材料としては、こ
の発明の目的に反しない限り任意であり、例え
ば、銅、ニツケル、鉄、アルミニウム、鉛、亜
鉛、金、銀、白金、黒鉛などがある。この充填に
おいて、導電材料が開孔部から出ないようにする
ことが望ましい。これは、得られる導電体が開孔
部を鋳型として形成されるからであり、その開孔
部により導電体の寸法、形状を制御しようとする
ものだからである。
必要に応じて、上記導電体の露出面に、ニツケ
ル下地めつきおよび金めつきを施して、半導体素
子のアルミニウムパツドとの接合に適した表面に
することができる。
ル下地めつきおよび金めつきを施して、半導体素
子のアルミニウムパツドとの接合に適した表面に
することができる。
開孔部の底が、導電層の裏面と接触しているの
で、得られる導電体は導電層と電気的に接続して
いる。
で、得られる導電体は導電層と電気的に接続して
いる。
次いで、少なくとも導電体近傍の樹脂面から樹
脂をエツチングにより除去し、導電体をバンプと
して突出させる。すなわち、樹脂フイルムの全面
あるいは部分面を必要な厚みだけエツチングして
樹脂フイルムを薄くし、導電体を樹脂面よりバン
プとして突き出させる。
脂をエツチングにより除去し、導電体をバンプと
して突出させる。すなわち、樹脂フイルムの全面
あるいは部分面を必要な厚みだけエツチングして
樹脂フイルムを薄くし、導電体を樹脂面よりバン
プとして突き出させる。
必要な範囲だけの部分面のエツチングでは、感
光レジストの塗布、露光、現像、蝕刻の通常のエ
ツチング操作に従つて行なう。部分面のエツチン
グの場合、その部分の樹脂層を薄くするだけでは
なく、厚み方向に全部の樹脂を除去してもよい。
光レジストの塗布、露光、現像、蝕刻の通常のエ
ツチング操作に従つて行なう。部分面のエツチン
グの場合、その部分の樹脂層を薄くするだけでは
なく、厚み方向に全部の樹脂を除去してもよい。
必要に応じて、積層体の導電層は、バンプ形成
後に、感光性レジストの塗布、現像、蝕刻などの
通常のエツチング操作によつて、または、いわゆ
るアデイデイブ法によつて配線パターン化され
る。この発明を、図面の例を参照して具体的に説
明する。
後に、感光性レジストの塗布、現像、蝕刻などの
通常のエツチング操作によつて、または、いわゆ
るアデイデイブ法によつて配線パターン化され
る。この発明を、図面の例を参照して具体的に説
明する。
まず、第１図ａに示すようなエツチング可能な
樹脂フイルム３と導電層１０との積層体を準備す
る。この積層体の樹脂層３をエツチングしてその
樹脂層３に開孔部５を形成する（第１図ｂ）。な
お、この開孔部５の底は導電層１０の裏面に接触
するものとする。次いで開孔部５内に導電材料を
充填して導電層１０と電気的に接続した導電体６
を形成する（第１図ｃ）。樹脂層３をエツチング
によつて薄くし、樹脂面より導電体６をバンプ４
として突出させる（第１図ｄ）。この第１図の例
では、バンプ形成後、第１図ｅに示すように、導
電層１０を配線パターン化して、バンプに接触し
た導電層１０をフインガ２に形成する。
樹脂フイルム３と導電層１０との積層体を準備す
る。この積層体の樹脂層３をエツチングしてその
樹脂層３に開孔部５を形成する（第１図ｂ）。な
お、この開孔部５の底は導電層１０の裏面に接触
するものとする。次いで開孔部５内に導電材料を
充填して導電層１０と電気的に接続した導電体６
を形成する（第１図ｃ）。樹脂層３をエツチング
によつて薄くし、樹脂面より導電体６をバンプ４
として突出させる（第１図ｄ）。この第１図の例
では、バンプ形成後、第１図ｅに示すように、導
電層１０を配線パターン化して、バンプに接触し
た導電層１０をフインガ２に形成する。
この発明は、第１図の例に限定されず、第２図
ａに示すように導電体６の近傍の樹脂を厚み方向
にすべて除去して通常のデバイス孔を有するバン
プ付フイルムキヤリアに利用できる。また、第２
図ｂに示すように、樹脂の部分面から樹脂を厚み
方向に除去して薄くすることができる。
ａに示すように導電体６の近傍の樹脂を厚み方向
にすべて除去して通常のデバイス孔を有するバン
プ付フイルムキヤリアに利用できる。また、第２
図ｂに示すように、樹脂の部分面から樹脂を厚み
方向に除去して薄くすることができる。
（実施例）
以下、具体例によつてこの発明を説明する。
50μｍ厚のポリイミドフイルム（デユポン社製
Kapton）の片面に化学めつき法および電気めつ
き法により18μｍ厚の銅の導電層を形成した。
Kapton）の片面に化学めつき法および電気めつ
き法により18μｍ厚の銅の導電層を形成した。
フイルム側に耐アルカリ性感光レジストを塗布
し、これを露光・現像し、フイルムエツチング液
で蝕刻し、直径80μｍの孔を形成した。
し、これを露光・現像し、フイルムエツチング液
で蝕刻し、直径80μｍの孔を形成した。
この孔内部に電気めつき法によつて銅を充填し
て、導電体を形成した。この導電体の最表面にニ
ツケル下地めつき、および金めつきをして表面処
理をした。
て、導電体を形成した。この導電体の最表面にニ
ツケル下地めつき、および金めつきをして表面処
理をした。
次いで、フイルムエツチング液でバンプを形成
すべきフイルム面を蝕刻し、フイルム厚を30μｍ
に薄くし、同時に高さ20μｍのバンプを突出させ
た。
すべきフイルム面を蝕刻し、フイルム厚を30μｍ
に薄くし、同時に高さ20μｍのバンプを突出させ
た。
次いで、導電層をエツチングして配線パターン
に形成し、バンプ付フイルムキヤリヤを製造し
た。
に形成し、バンプ付フイルムキヤリヤを製造し
た。
この発明によつて次の効果を得ることができ
る。
る。
(a) バンプの大きさが、フイルムに開けた開孔部
の大きさに対応し、開孔部の大きさはエツチン
グにより容易に制御できるために、バンプの大
きさを制御することができる。
の大きさに対応し、開孔部の大きさはエツチン
グにより容易に制御できるために、バンプの大
きさを制御することができる。
すなわち、従来のバンプ形成法（特開昭55−
48954号公報）では、フイルム面より盛り上げ
てバンプを形成するために、高さ方向のみなら
ず横方向にも同じ割合で成長し、小さなバンプ
を形成することが困難である。しかしこの発明
ではバンプの寸法を制御できるので小さなバン
プを形成することができる。
48954号公報）では、フイルム面より盛り上げ
てバンプを形成するために、高さ方向のみなら
ず横方向にも同じ割合で成長し、小さなバンプ
を形成することが困難である。しかしこの発明
ではバンプの寸法を制御できるので小さなバン
プを形成することができる。
従つて、隣のバンプとの接触の恐れが少なく
なり、バンプのピツチを極めて狭くすることが
でき、多ピンの半導体素子に対応が可能であ
る。
なり、バンプのピツチを極めて狭くすることが
でき、多ピンの半導体素子に対応が可能であ
る。
(b) フイルムをエツチングにより薄層化する。フ
イルムのエツチング速度を知ることによつて、
フイルムの薄層の程度を制御することができ、
バンプの大きさのみならず、バンプの高さも容
易に決めることができる。
イルムのエツチング速度を知ることによつて、
フイルムの薄層の程度を制御することができ、
バンプの大きさのみならず、バンプの高さも容
易に決めることができる。
(c) この発明では、フイルムキヤリヤのフインガ
に相当するリードをフイルム上に形成するため
に、デバイスホールを有するフイルムキヤリヤ
によく見られる工程中でのフインガの折損、曲
げなどの不良を少なくすることができる。ま
た、薄層化された樹脂層がバンプを補強するた
めにバンプの欠損を防止することができる。
に相当するリードをフイルム上に形成するため
に、デバイスホールを有するフイルムキヤリヤ
によく見られる工程中でのフインガの折損、曲
げなどの不良を少なくすることができる。ま
た、薄層化された樹脂層がバンプを補強するた
めにバンプの欠損を防止することができる。
(d) 更に、バンプを高価な金以外の金属で形成す
ることができるために、従来のような厚い金め
つきが必要でなく、薄いめつき層で半導体素子
をボンデイングすることができる。
ることができるために、従来のような厚い金め
つきが必要でなく、薄いめつき層で半導体素子
をボンデイングすることができる。
第１図は本発明の方法の各工程を説明するため
の断面図、第２図は第１図の変形例を示すフイル
ムキヤリヤの断面図、第３図はバンプ付フイルム
キヤリヤを半導体素子にボンデイングする様子を
示す断面図、第４図は従来のバンプ付フイルムキ
ヤリヤの製造法の手順を示す断面図である。 １……フイルムキヤリヤ、２……フインガ、３
……樹脂、４……バンプ、５……孔、６……導電
体、７……半導体、８……アルミパツド、１０…
…導電層。
の断面図、第２図は第１図の変形例を示すフイル
ムキヤリヤの断面図、第３図はバンプ付フイルム
キヤリヤを半導体素子にボンデイングする様子を
示す断面図、第４図は従来のバンプ付フイルムキ
ヤリヤの製造法の手順を示す断面図である。 １……フイルムキヤリヤ、２……フインガ、３
……樹脂、４……バンプ、５……孔、６……導電
体、７……半導体、８……アルミパツド、１０…
…導電層。
Claims (1)
- 【特許請求の範囲】 １ エツチング可能な樹脂フイルムと導電層との
積層体をエツチングして該樹脂層に所定の開孔部
（ただし、該開孔部の底は該導電層と接触するも
のとする）を形成し、次いで該開孔部内に導電材
料を充填して該導電層と電気的に接続した導電体
を形成し、少なくとも導電体近傍の樹脂面から樹
脂をエツチングにより除去して導電体をバンプと
して突出させることを含む、バンプ付フイルムキ
ヤリヤの製造法。 ２ 該開孔部内への導電材料の充填が、電気めつ
き、無電解めつき、もしくは導電ペーストの塗
布、またはこれらの組合せで行なう、特許請求の
範囲第１項記載の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083742A JPS62241345A (ja) | 1986-04-11 | 1986-04-11 | バンプ付フィルムキャリヤの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083742A JPS62241345A (ja) | 1986-04-11 | 1986-04-11 | バンプ付フィルムキャリヤの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62241345A JPS62241345A (ja) | 1987-10-22 |
| JPH0260228B2 true JPH0260228B2 (ja) | 1990-12-14 |
Family
ID=13810977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083742A Granted JPS62241345A (ja) | 1986-04-11 | 1986-04-11 | バンプ付フィルムキャリヤの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62241345A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805493B1 (en) * | 1991-02-22 | 2007-02-28 | Canon Kabushiki Kaisha | Electrical connecting member and manufacturing method therefor |
| US6402970B1 (en) * | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
| US6350386B1 (en) * | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
-
1986
- 1986-04-11 JP JP61083742A patent/JPS62241345A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62241345A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
| US20060070978A1 (en) | Method for manufacturing a bump-attached wiring circuit board | |
| JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
| JPH0642503B2 (ja) | 高密度集積回路の支持体とその製造方法 | |
| US6576541B2 (en) | Method and structure for producing bumps on an IC package substrate | |
| JPH0260228B2 (ja) | ||
| US6677055B1 (en) | Tape structure and manufacturing method | |
| US6074728A (en) | Multi-layered circuit substrate | |
| JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH11102938A (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP3061767B2 (ja) | テープキャリアとその製造方法 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59143352A (ja) | バンプ付フイルムキヤリヤとその製造方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH02122532A (ja) | テープキャリア | |
| JPH031834B2 (ja) | ||
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| CN118057914A (zh) | 具有极细线路的电路板及其制造方法 | |
| JPS6230514B2 (ja) | ||
| JPH01112741A (ja) | 集積回路の接続方法 | |
| JPH01136345A (ja) | バンプ付テープキャリヤの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |