JPH0260230B2 - - Google Patents

Info

Publication number
JPH0260230B2
JPH0260230B2 JP60195945A JP19594585A JPH0260230B2 JP H0260230 B2 JPH0260230 B2 JP H0260230B2 JP 60195945 A JP60195945 A JP 60195945A JP 19594585 A JP19594585 A JP 19594585A JP H0260230 B2 JPH0260230 B2 JP H0260230B2
Authority
JP
Japan
Prior art keywords
layer
superconducting layer
josephson junction
insulating layer
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60195945A
Other languages
English (en)
Other versions
JPS6257262A (ja
Inventor
Mutsuo Hidaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60195945A priority Critical patent/JPS6257262A/ja
Publication of JPS6257262A publication Critical patent/JPS6257262A/ja
Publication of JPH0260230B2 publication Critical patent/JPH0260230B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はエツチングにより接合領域を規定する
トンネル型ジヨセフソン接合素子の製造方法に関
し、より詳しくは量子干渉計等、比較的厚い絶縁
層を有するジヨセフソン接合素子の製造方法に関
する。
(従来技術) 従来例として、第3図にアイ・イー・イー・イ
ー・トランザクシヨン・オン・マグネテイクス第
19巻3号1983年827ページ(東海林他)(IEEE
TRANSACTIONS ON MAGNETICS、
vol19、No.3p827(1983))で発表されたジヨセフソ
ン接合素子の形成方法を示す。第3図Aに示すよ
うに第1の超伝導層31トンネル障壁層32、第
2の超伝導層33の接合構成層を形成した後フオ
トレジスト34を用いたパターニングを行う。次
に第3図Bに示すように、前記フオトレジスト3
4をマスクにしてエツチングを行いジヨセフソン
接合領域以外の第2の超伝導体33を除去し、ジ
ヨセフソン接合領域を規定する。その後第3図C
のように、第1の超伝導層31と第3図Dに示す
第3の超伝導層36との絶縁をとるための絶縁層
35を被着する。前記フオトレジスト34を用い
リフトオフを行いジヨセフソン接合、領域上の前
記絶縁層35を除去した後、上部配線36を被着
形成して第3図Dに示すジヨセフソン接合素子を
完成する。
(従来技術の問題点) 一例としてブリツジ型二接合量子干渉計を考え
る。ブリツジ型量子干渉計ではジヨセフソン接合
素子の上に絶縁層を介して、この量子干渉計に磁
界を与える制御線が形成される。このためジヨセ
フソン接合素子上面に段差があると、制御線に段
切れや制御線と第3の超伝導層36との間の短絡
が生じる恐れがある。また、上記短絡を防ぐため
に、前記絶縁層を厚くすると、制御線と量子干渉
計との磁気的結合が弱くなる。このためこの量子
干渉計に用いるジヨセフソン接合素子は上面を平
坦にする必要がある。一方この量子干渉計では、
制御線との間の相互インダクタンスが、二つのジ
ヨセフソン接合素子間の絶縁層35の断面積に比
例するので、集積度を上げるためには絶縁層35
の膜厚を増加する必要がある。従来の製造方法で
は、絶縁層35の膜厚が増加すると、ジヨセフソ
ン接合素子上面の平坦性を保つために、ジヨセフ
ソン接合領域を規定するエツチング深さも増加す
る必要があつた。このためエツチング深さの増加
に伴うパターン細りが著しくジヨセフソン接合寸
法の制御が難しかつた。また、前記エツチングに
反応性イオンエツチングを用いた場合、エツチン
グレートが周辺部と中央部で異なるため、エツチ
ング深さが増加するほど基板内でのジヨセフソン
接合寸法のばらつきが大きくなつていた。
このように、従来の製造方法では、ジヨセフソ
ン接合素子上面の平坦性と、絶縁層35の膜厚の
増加の二つの要求を同時に満足した場合、ジヨセ
フソン接合寸法の制御性や均一性が損なわれると
いう欠点を有していた。
(発明の目的) 本発明は、このような従来技術の欠点を取り除
いたジヨセフソン接合素子の製造方法を提供する
ことを目的としている。
(発明の構成) 本発明によればトンネル型ジヨセフソン接合素
子の製造方法において、第1の超伝導層上にトン
ネル障壁層を介して第2の超伝導層が被着した接
合構成層を形成する工程と、少なくとも前記第2
の超伝導層を除去しかつ少なくとも前記第1の超
伝導層の磁場侵入深さに相当する膜厚を残すエツ
チングをジヨセフソン接合領域以外の前記接合構
成層に対して行いジヨセフソン接合領域を規定す
る工程と、前記エツチングにより残された前記接
合構成層上の前記ジヨセフソン接合領域以外の部
分に第1の絶縁層を形成する工程と、前記第2の
超伝導層および前記第1の絶縁上の前記ジヨセフ
ソン接合領域を覆う部分に第3の超伝導層を形成
する工程と、前記第2の超伝導層および前記第1
の絶縁層上の前記第3の超伝導層および前記第2
の絶縁層上に配線のための第4の超伝導層を形成
する工程を含むことを特徴とするジヨセフソン接
合素子の製造方法が得られる。
(発明の詳細な説明) 本発明のジヨセフソン接合素子の製造方法にお
いてはジヨセフソン接合構成層と上部配線となる
第4の超伝導層の間に第3の超伝導層を形成する
工程を有している。この第3の超伝導層の存在に
より、ジヨセフソン接合領域を規定するエツチン
グの深さと、絶縁層の厚さを、ジヨセフソン接合
素子上面の平坦性を損なうことなしに独立に決め
ることができる。従つて、ジヨセフソン接合領域
を規定するエツチングの深さを必要最小限にする
ことができ、接合寸法の制御性や基板内での均一
性の良いジヨセフソン接合素子が得られる。
(実施例) 本発明の実施例として第2図に示すブリツジ型
二接合量子干渉計の製造方法を示す。第1図は本
実施例の製造方法を説明するための図であり、第
2図に示す量子干渉計のうちジヨセフソン接合素
子部分が示してある。以下、第1図、第2図を用
いて本実施例を説明する。第1の超伝導層11と
してニオブをスパツタにより200nm被着した後、
トンネルバリア層12としてニオブ酸化膜を自然
酸化5nmで成長させ、その上に第2の超伝導層
13としてニオブを80nmスパツタで被着し接合
構成層を形成する。次にフオトレジスト14を用
いてパターニングを行い、CF4を用いた反応性イ
オンエツチングで100nmの深さまでエツチング
を行い接合領域を規定する(第1図A)。次に第
1の絶縁層15としてSiOを100nm蒸着した後、
フオトレジスト14を用いたリフトオフで接合領
域上のSiOを取り除く(第1図B)。続いてアル
ゴンガスを用いたスパツタクリーニングで接合領
域上の酸化物や不純物を除去した後第3の超伝導
層17としてニオブを400nmスパツタで被着す
る。その後フオトレジスト16を用いてパターニ
ングを行い、CF4を用いた反応性イオンエツチン
グで、接合領域を覆う部分を残して第3の超伝導
層を除去する(第1図C)。その後、第2の絶縁
層18を400nm蒸着した後、フオトレジスト1
6を用いたリフトオフを行い、第3の超伝導層1
7上の第2の絶縁層を取り除く。アルゴンガスを
用いたスパツタクリーニングで、第3の超伝導層
17上のニオブ酸化物や不純物を除去した後、第
4の超伝導層19としてニオブを200nmを被着
する。第4の超伝導層19上にフオトレジストを
用いてパターニングを行い、CF4を用いた反応性
イオンエツチングで、第4の超伝導層19の不要
な部分を除去し、このジヨセフソン接合素子の上
部配線とする(第1図D)。
このジヨセフソン接合素子が二つ並んだ基板上
(第2図)に第3の絶縁層21としてSiO膜を
100nm蒸着した後、第5の超伝導層22として
ニオブを200nmスパツタで被着し、フオトレジ
ストでパターニングを行い、CF4を用いた反応性
イオンエツチングで加工、成形する。以上示した
工程を経て、第2図に示す二接合のブリツジ型量
子干渉計を製造する。なお第5の超伝導層22は
この量子干渉計に磁界を与える制御線である。
本実施例で示した本発明の製造方法を用いれ
ば、第3の超伝導層17の厚さを調節すること
で、第3の絶縁層18との段差を解消し、上面を
平坦に保つことできる。そのため接合構成層のエ
ツチングは絶縁層の厚さに関係なく必要最小限す
ることができ、ジヨセフソン接合寸法の制御性や
基板内での均一性を下げることなく回路の集積度
を上げることができる。本実施例では従来例に比
べ接合構成層のエツチング深さが5分の1になつ
ている。
(発明の効果) 以上説明したように、本発明の製造方法を用い
れば、接合構成層と上部配線の間の絶縁層の厚さ
に関係なく、接合構成層のエツチング深さを必要
最小限にすることができるので、厚い前記絶縁層
を用いた場合でも、接合寸法の制御性や基板内で
の均一性の良いジヨセフソン接合素子が得られ
る。
【図面の簡単な説明】
第1図は、本発明によるジヨセフソン接合素子
の製造方法を説明するための図、第2図は、実施
例による量子干渉計の断面図、第3図は、従来の
製造方法を示すための図である。 図において、11……第1の超伝導層、12…
…トンネル障壁層、13……第2の超伝導層、1
4……フオトレジスト、15……第1の絶縁層、
16……フオトレジスト、17……第3の超伝導
層、18……第2の絶縁層、19……第4の超伝
導層、21……第3の絶縁層、22……第5の超
伝導層、31……第1の超伝導層、32……トン
ネル障壁層、33……第2の超伝導層、34……
フオトレジスト、35……絶縁層、36……第3
の超伝導層。

Claims (1)

    【特許請求の範囲】
  1. 1 トンネル型ジヨセフソン接合素子の製造方法
    において、第1の超伝導層上にトンネル障壁層を
    介して第2の超伝導層が被着した接合構成層を形
    成する工程と、少なくとも前記第2の超伝導層を
    除去しかつ少なくとも前記第1の超伝導層の磁場
    侵入深さに相当する膜厚を残すエツチングをジヨ
    セフソン接合領域以外の前記接合構成層に対して
    行いジヨセフソン接合領域を規定する工程と、前
    記エツチングにより残された前記接合構成層上の
    前記ジヨセフソン接合領域以外の部分に第1の絶
    縁層を形成する工程と、前記第2の超伝導層およ
    び前記第1の絶縁層上の前記ジヨセフソン接合領
    域を覆う部分に第3の超伝導層を形成する工程
    と、前記第2の超伝導層および前記第1の絶縁層
    上の前記第3の超伝導層以外の部分に第2の絶縁
    層を形成する工程と、前記第3の超伝導層および
    前記第2の絶縁層上に配線のための第4の超伝導
    層を形成する工程を含むことを特徴とするジヨセ
    フソン接合素子の製造方法。
JP60195945A 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法 Granted JPS6257262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195945A JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195945A JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6257262A JPS6257262A (ja) 1987-03-12
JPH0260230B2 true JPH0260230B2 (ja) 1990-12-14

Family

ID=16349584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195945A Granted JPS6257262A (ja) 1985-09-06 1985-09-06 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6257262A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234533A (ja) * 1987-03-24 1988-09-29 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法
JPH0831628B2 (ja) * 1990-06-22 1996-03-27 工業技術院長 ジョセフソン集積回路の作製方法

Also Published As

Publication number Publication date
JPS6257262A (ja) 1987-03-12

Similar Documents

Publication Publication Date Title
EP0063887B1 (en) Method of manufacturing josephson junction integrated circuit devices
JPS6161280B2 (ja)
JPS59138390A (ja) 超電導スイツチング装置
JPH0260230B2 (ja)
JPH0322711B2 (ja)
JPS60147179A (ja) 超電導多端子素子
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JP2535539B2 (ja) ジョセフソン回路の製造方法
JPS61166083A (ja) ジヨセフソン集積回路の製造方法
JPH0234195B2 (ja)
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPH05198851A (ja) ジョセフソン集積回路用抵抗体とその製造方法
JPH0511432B2 (ja)
JPS61115360A (ja) ジヨセフソン集積回路の作製方法
JPS58125880A (ja) ジヨセフソン接合素子
JPS61244078A (ja) 超伝導線路の作製方法
JPS6377176A (ja) ジヨセフソン接合素子の製造方法
JPS59189687A (ja) ジヨセフソン接合素子の製造方法
JPS6215868A (ja) 集積回路用コンタクトの製造方法
JPS6135577A (ja) ジヨセフソン接合素子
JPH0342705B2 (ja)
JPS63307787A (ja) ジョセフソン回路の製造方法
JPH0513393B2 (ja)
JPH0260231B2 (ja)
JPH0695581B2 (ja) 超伝導回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term