JPH0260314A

JPH0260314A - 適応型受信機

Info

Publication number: JPH0260314A
Application number: JP63212129A
Authority: JP
Inventors: Shinji Tanabe; 信二田辺; Shingo Okamoto; 岡本　眞吾
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-08-26
Filing date: 1988-08-26
Publication date: 1990-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、フェージング伝送路の特性を自動的に推定し
、最適な受信機特性を適応的に構成する適応型受信機に
係り、特にマツチドフィルタの各タップにおける位相　
振幅の調整制御技術に関する。

（従来の技術）フェージング伝送路を対象とした適応型受信機は、ディ
ジタル信号が伝送されるグイバーシチ伝送路に対して適
応マツチドフィルタとして動作するトランスバーサルフ
ィルタをダイバーシチ多重度に比例した個数分設けたも
ので、例えば第６図に示すように構成される。

第６図において、２重ダイバーシチ受信方式で適用され
る適応型受信機は、一方のダイバーシチ伝送路信号が入
力端子１を介して入力するトランスバーサルフィルタ４
３と、他方のダイバーシチ伝送路信号が入力端子２を介
して入力するトランスバーサルフィルタ４４を備える。

これらは符号４３のもので例示するように、ダイバーシ
チ伝送路信号（高周波信号）を所定時間τ宛多段に遅延
させる複数の遅延器４５．同４６．・・・と、各遅延出
力（タップ出力）を一方の入力とする複素乗算器２３．
同２４．・・・と、各複素乗算器（２３，２４・・・）
の出力を総和してそれを当該フィルタの出力とする加算
器２７とで基本的に構成される。

また、各トランスバーサルフィルタ（４３，４４）に対
応して設けられる相関回路５３．同５４は、符号５３の
もので例示するように、対応するフィルタの入力信号（
高周波信号）を所定時間τ宛多段に遅延させる複数の遅
延器５５．同５６．・・・と、各遅延出力を一方の入力
とする相関器３１．同３２、　と、出力端子１９へ送出
される当該受信機の受信出力（送信データ推定値）を変
調器１６を介して受けてそれを前記相関器３１．同３２
の他方の入力へ分配出力する分配器３５とで基本的に構
成され、相関器３１．同３２．・・・の出力（複素ベー
スバンド信号〉は複素乗算器２３．同２４、・・・の対
応するものの他方の入力となっている。

つまり、相関回路５３．同５４は、対応するトランスバ
ーサルフィルタの入力信号と送信データ推定値との相関
値を求め、それに基づきその１〜ランスバーサルフイル
タのタップゲインを調整しそのトランスバーサルフィル
タを適応マツチドフィルタとして動作させるのである。

１ヘランスバーサルフイルタ、即ち適応マツチドフィル
タ４３．同４４の各出力は加算器５にて線形合成されて
自動利得制御増幅器６へ入力し、ここで利得制御を受け
て前方等止器７と相関器１７の一方の入力へそれぞれ供
給される。

相関器１７は、他方の入力に減算器１２の出力（誤差信
号）が変調器１５を介して入力し、両入力の相関値に基
づく制御信号を前方等化器７の他方の入力へ与える。前
方等化器７は、相関器１７の出力に基づきタップゲイン
を調整し、自動利得制御増幅器６の出力信号についてパ
ルスの前縁に起因する符号量干渉を除去することを行う
。この前方等化器７の出力信号は復調器９にて復調され
、減算器１０へ向けて出力される。

相関器１８は、変調器１５と同１６の各出力間の相関値
に基づく制御信号を後方等止器８へ出力する。後方等化
器８は変調器１６の出力と相関器１８の出力に基づき所
定の帰還信号を形成し、それを減算器１０へ出力する。

減算器１０は復調器９の出力信号から後方等化器８の出
力である前記帰還信号を減算し、即ちパルスの後縁に起
因する符号量干渉を除去し、出力する。

判定器１１は、減算器１０の出力を識別判定し、それを
受信出力として出力端子１９へ出力するが、この判定器
１１に並列接続される減算器１２は判定器１１の入出力
信号の差を求め、それを誤差信号として変調器１５へ出
力する。なお、復調器９、変調器１５や同１６は発振器
２０からのローカル信号（例えば７０Ｍ１１□）に基づ
き作動する。また、前方等化器７と後方等化器８とは判
定帰還等止器と称されることは周知の通りである。

斯くして、出力端子１９には、選択性フェージングによ
る符号量干渉に殆ど影響されない受信出力（送信データ
推定値）が得られる。

ところで、各適応マツチドフィルタにおいては各タップ
の信号が同相で加算器２７へ入力する必要があり、また
各適応マツチドフィルタ間ではそれぞれの加算器２７の
出力が同相で加算器５へ入力する必要がある。振幅も適
切なレベルであることが要求される。そこで、従来では
、各タップ間の遅延時間を調整する手法に依り同相化を
図っている。具体的には、ｌ・ランスバーサルフィルタ
が遅延器を多段に直列接続するものであるとずれは、そ
の遅延器の入力段に調整用の同軸ケーブルからなる遅延
線を設（′）、この遅延線路長を調整する。

あるいは、各タップから複素乗算器へ至る同軸ケーブル
の長さを調整する。この措置は対応する相関回路におい
ても同様である。

つまり、適応マッチドフィルタにおける遅延器４５、同
４６．−・−および相関回路における遅延器５５、同５
６．　は」二記措置を施したもの、即ち、理論上必要と
される本来的な遅延時間を与える遅延線と位相調整用の
遅延線（同軸ケーブル）からなっている。この同軸ケー
ブルは数１０ｍにも及ぶので、減衰を補償するために増
幅器を備え、またレベルｉ１！整のために減衰器を備え
る。

（発明か解決しようとする課題）このように、適応型受信機では、各適応マッチドフィル
タおよび対応する相関回路の各タップにおいて位相等を
調整する必要があるが、所望の受信機特性を得るために
は、この調整は厳密に行うことが要求される。

しかしながら、従来ては、前述したように、位相調整用
の遅延線たる同軸ケーブルの長さ調整に依っていたので
、その調整作業は試行錯誤的なものとならざるを得す、
非常に煩雑かつ面倒であり、厳密な調整を短時間で行う
ことは困難であるという問題がある。また、従来方式で
は長大な同軸ケーブルを必要とし、またそれにイづ随し
て増幅器や減衰器等を必要とするので、装置構成を大型
化複雑化させるという問題もある。

本発明は、このような従来の問題に鑑みなされたもので
、その目的は、マッチドフィルタの各タップの位相振幅
調整の容易化が図れ、かつ装Ｗ１１４成の小型化簡素化
を図り得る適応型受信機を提供することにある。

（課題を解決するための手段）前記目的を達成するために、本発明の適応型受信機は次
の如き構成を有する。

即ち、本発明の適応型受信機は、ダイバーシチ多重度と
同数個設けられ各タップに設けられる複素乗算器か第１
の複素ベースバンド信号入力を受（）てそのタップのゲ
インを調整し、以て対応するタイハーシチ伝送路に対し
て適応マツチドフィルタを構成するトランスバーサルフ
ィルタと；　各１〜ランスバーサルフイルタに対応して
設けられその対応する１〜ランスバーサルフイルタの入
力信号と当該受信機の受信出力である送信データ推定値
との相関値を求めそれに基づき前記第１の複素ベースバ
ンド信号を発生する相関器を前記複素乗算器に対応して
有する相関回路と；　を備え、フェーシング伝送路に対
して最適受信機を適応的に構成する適応型受信機におい
て：　前記複素乗算器とこれに対応する前記相関器との
間に、当該タップにおける振幅と位相を規定する第２の
複素ベースバンド信号を発生ずる制御回路と；　前記第
１および第２の複素ベースバンド信号の実部信号と虚部
信号の組合せからなる２つの信号について乗算処理をす
る４個の乗算器と、　２個の前記乗算器の出力を加算ま
たは減算したものを前記第１の複素ベースバンド信号の
実部信号として前記複素乗算器へ出力する第１の加算器
または第１の減算器と、　２個の前記乗算器の出力を減
算または加算したものを前記第１の複素ベースバンド信
号の虚部信号として前記複素乗算器へ出力する第２の減
算器または第２の加算器と：　で構成される位相加算器
を設りたことを特徴とするものである。

（作　用）次に、前記の如く構成される本発明の適応型受信機の作
用を説明する。

本発明では、各タップ出力は、従来のように位相振幅調
整のなされた信号ではなく、伝送路の影響をそのまま具
備した信号である。そして、複素乗算器が制御信号とし
て受ける複素ベースバンド信号は、相関器が発生ずる第
１の複素ベースバンド信号そのものではなく、これに第
２の複素ベースバンド信号を乗算したものから形成した
複素ベースバンド信号からなる。

ここに、第２の複素ベースバンド信号は、各トランスバ
ーザルフィルタおよび相関回路が、理論上必要とされる
本来的な遅延時間を与える遅延器を有する構成として当
該受信機を動作させ、各タップにおいて補正すべき位相
と振幅を測定し、これに基づき設定したものである。従
来は各タップ出力において同様の測定を行い、同軸ケー
ブル長を定めていたのであるが、その調整は不連続的と
ならざるを得す、位相誤差の発生が避けられず、これを
無視できる程度のものとするためには相当な時間と労力
を要した。しかし、本発明ではベースバンド信号につい
てその位相と振幅を定めるのであるから、位相と振幅は
連続可変操作に依って迅速かつ簡単に適切な値を求める
ことができる。

また、従来では、トランスバーサルフィルタと相関回路
をそれぞれ調整していたのであるが、本発明によれば相
関回路において生ずる誤差分も第２の複素ベースバンド
信号で補正できることとなり、この点にも本発明の意義
が認められる。

そして、位相調整用の同軸ケーブルを使用しないで済む
ので、それに付随する増幅器や減衰器も不要となり、装
置構成の小型化簡素化を図り得るのである。

（実　施　例）以下、本発明の実施例を図面を参照して説明する。

第１図は、本発明の一実施例に係る適応型受信機を示す
。なお、第１図は従来例と同様に２重グイバーシチ受信
方式で適用されるものを示し、故に従来例と同一構成部
分には同一符号を付しその説明を省略する。

この適応型受信機では、適応マツチドフィルタ３、同４
とこれに対応する相関回路１３．同１４において、遅延
器（２５，２６，・・・）および遅延器（３Ｂ、３４．
・・・）を理論上必要とされる本来的な遅延器のみとし
、がっ複素乗算器（２Ｂ、２４、・・・）とこれに対応
する相関器（３１，３２）間に位相加算器（２１，２２
，・・・）を設けたもので、位相加算器は例えば第２図
に示すように構成される。

第２図において、位相加算器４１は、ベースバンド乗算
器６１〜同６４と、減算器６５と、加算器６６と、制御
回路６７とで構成される。

相関器からの（第１の）複素ベースバンド信号の中、実
部信号Ｒ１はベースバンド乗算器６１と同６４の一方の
入力へ、また虚部信号■１はベースバンド乗算器６２と
同６３の一方の入力へそれぞれ与えられる。制御回路６
７は後述する如くして所定の（第２の）複素ベースバン
ド信号を発生ずるが、その中の実部信号Ｒ２はベースバ
ンド乗算器６１と同６３の他方の入力へ、また虚部信号
■２はベースバンド乗算器６２と同６４の他方の入力へ
それぞれ与えられる。そして、ベースバンド乗算器６１
と同６２の出力は（第１の）減算器６５へ、またベース
バンド乗算器６３と同６４の出力はく第１の）加算器６
６へそれぞれ入力する。

減算器６５の出力は複素乗算器４２のインターフェース
回路７５へ、加算器６６の出力は複素乗算器４２のイン
ターフェース回路７６へそれぞれ供給される。

複素乗算器４２は、第２図右側に例示するように、タッ
プ信号入力側に配置されるハイブリッド７１と、タップ
信号出力側に配置されるπ／２ハイブリッド７２と、こ
れらの間に介在する乗算器７３、同７４とで構成され、
位相加算器４１が出力する制御信号である複素ベースバ
ンド信号の実部信号は例えばインターフェース回路７５
を介して乗算器７３の他方の入力へ、また虚部信号はイ
ンターフェース回路７６を介して乗算器７４の他方の入
力へそれぞれ供給される。

斯くして、複素乗算器４２は、タップ信号入力の位相を
相関器からの複素ベースバンド信号と制御回路６７が発
生する複素ベースバンド信号の和または差の位相で制御
し、またタップ信号入力の振幅を両複素ベースバンド信
号の積で制御することになる。

さて、制御回路６７は例えば第３図乃至第５図に示すよ
うに構成できる。第３図に示すものは、治具としての性
格を有する位相調整器３００と、受信機に組込まれる設
定器３１０とで構成され、両者は接続コネクタ４００ａ
、４００ｂにて自在に接続分離ができるようになってい
る。

位相調整器３００は、調整位相値を任意に可変設定でき
るディジタルスイッチ３０１　と、このディジタルスイ
ッチ３０１の出力を並列的に受けるＲＯＭ３０２、同３
０３とで基本的に構成され、２つのＲＯＭ３０２、同３
０３の出力端は接続コネクタ４００ａ、４００ｈにそれ
ぞれ接続される。また、設定器３１０は２つのディジタ
ルスイッチ３１１．同３１２　と、ディジタルスイッチ
３１１の出力を受けるとともに、接続コネクタ４００ａ
からの信号を受けるＤ／Ａ変換器３１３と、ディジタル
スイッチ３１２の出力を受けるとともに、接続コネクタ
４００ｂからの信号を受けるＤ／Ａ変換器３１４と、Ｄ
／Ａ変換器３１３と同３１４に対して変換基準電圧を与
える可変電圧発生器３１５とて基本的に構成される。

位相振幅調整時には、該当する設定器３１０に位相調整
器３００をコネクタ接続するとともに、その設定器３１
０のスイッチ３１６ａと同３１６ｂを接続コネクタ４０
０ａ、同４００ｂ側に切り替える。ディジタルスイッチ
３０１は設定操作に応した位相値を所定ビット幅く例え
は１０ビツト）にて出力するので、ＲＯＭ３０２からは
対応したティジタル値実部信号が、ＲＯＭ　３０３から
は対応したディジタル値鹿部信号かそれぞれ読み出され
る。それらは接続コネクタ４００ａ、同４００ｂおよび
スイッチ３＋６ａ、同３１６ｂを介して対応するＤ／Ａ
変換器３１３．同３＋４へ入力する。

Ｄ／Ａ変換器３１３．同３１４ては変換基準電圧を基準
とする振幅値の実部信号Ｒ２，虚部信号■２をそれぞれ
形成する。これらはヘースバン１−乗算器６３同６４の
他方の入力となる。

対応する複素乗算器の出力が所定の位相および振幅を示
す点をディジタルスイッチ３０＋と可変電圧発生器３１
５を操作して探索し、探索できたらＲＯＭ３０２の出力
値をディジタルスイッチ３１１に設定し、ＲＯＭ　３０
３の出力値をディジタルスイッチ３１２に設定し、スイ
ッチ３１６ａと同３１６ｂをディジタルスイッチ３１１
．同３１２側に切り替え、接続コネクタ４００ａ、同４
００ｂから位相調整器３００を取り外す。

取り外した位相調整器３００は次に設定操作ずべき設定
器３１０に接続して同様のことを行う。

次に、制御回路は第４図に示すようにも構成てきる。第
４図において、Ｄ／Ａ変換器３１３．同３１４および可
変電圧発生器３＋５を位相調整器４００側に設け、設定
器４１０は可変抵抗器４１１．同４１２、スイッチ４１
３ａ、同４１３ｂ”ｒｉ成し、可変抵抗器４１１の出力
電圧値をＤ／Ａ変換器３１３の出力値に、可変抵抗器４
１２の出力電圧値をＤ／Ａ変換器３１４の出力値にそれ
ぞれ設定するのである。

また、位相調整器は第５図に示すようにも構成できる。

即ち、ディジタルスイッチ３０１の出力を１つのＲＯＭ
　５００が受けるようにし、タイミング回路５０１．ラ
ッチ回路５０２．同５０３を設け、ＲＯＭ　５００の出
力を異なるタイミングでラッチ回路５０２と同５０３に
それぞれ取り込ませ保持させ、その出力を対応するＤ／
Ａ変換器へ導出する。

なお、本実施例はダイバーシチ多重度が「２」の場合に
ついて示したが、多重度がさらに増えた場合でも同様に
適用できることは以上の説明から明らかである。

また、位相加算器におりる制御回路は、受信機に組込ま
れる設定器と調整治具としての位相調整器とで構成した
場合を示したが、両者を一体のものとして受信機に組込
んでも良いことは勿論である。この場合には、Ｄ／Ａ変
換器の出力が調整後もそのまま使用されることになるか
ら、残余の要素は不要となり、制御回路の構成簡素化の
利点がある。

（発明の効果）以上説明したように、本発明の適応型受信機によれば、
複素乗算器とこれに対応する相関器との間に位相加算器
を設け、複素乗算器が制御信号として受ける複素ベース
バンド信号を相関器が発生する第１の複素ベースバンド
信号に位相加算器内部で発生ずる第２の複素ベースバン
ド信号を乗算したものから形成できるようにし、複素乗
算器の出力においてその位相と振幅が所望のものとなる
ように第２の複素ベースバンド信号を調整設定できるよ
うにしたので、位相振幅調整を迅速かつ簡単に行うこと
ができる。また、位相調整用の同軸ケーブルを使用しな
いて済むので、それに付随する増幅器や減衰器も不要と
なり、トランスバーサルフィルタおよび相関回路の構成
簡素化が図れ、以て装置構成の小型化簡素化が可能とな
る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る適応型受信機の構成ブ
ロック図、第２図は本発明の位相加算器の構成ブロック
図、第３図および第４図は制御回路の構成ブロック図、
第５図は位相調整器の構成ブロック図、第６図は従来の
適応型受信機の構成ブロック図である。１．２・・・・・・入力端子、　３．４　・・・・適応
マツチドフィルタ、　５・・・・・加算器、　６・・・
・・・自動利得制御増幅器、　７・・・・・・前方等化
器、　８　・後方等化器、　９・・・・復調器、　１０
・・・・・減算器、１１・・・・判定器、　１２・・・
・・・減算器、１３．１４・・・・・相関器、　１５．
１６・・・・・・変調器、１７．１８・・・・・相関器
、　１つ・・・・・・出力端子、２０・・・発振器、　
２１．２２．４１・・・・・・位相加算器、　２３，２
４．４２・・・・・複素乗算器、２５．２６　　・・・
・遅延器、　２７・・・・・・加算器、３１．３２・・
・・・・相関器、　３３．３４・・・・・・遅延器、３
５・・・・分配器、　６１〜６４・・・・・・ベースバ
ンド乗算器、　６５・・・・減算器、　６６・・・加算
器、６７・・・・・・制御回路、　７１・・・・ハイブ
リッド、７２・・・・・・π／２ハイブリッド、　　７
３．７４・・・・乗算器、　７５．７６・・・・・イン
ターフェース回路、３００．４００　　・・・位相調整
器、　３１０，４１０・　設定器、３０１３］１，３］
２・・・・・ディジタルスイッチ、３０２．３０３，５
００　・・・・ＲＯＭ、　３１３，３１４・・・・・・
Ｄ／Ａ変換器、　３１５　・・・・可変電圧発生器、３
１６ａ、３１６ｂ、４１３ａ、４１３ｂ　＝−−−−ス
イッチ、４００ａ、４００ｂ・・・・・・接続コネクタ
、　４１１．４１２・・・・・・可変抵抗器、　５０１
・・・・・タイミング回路、５０２．５０３・・・・・
ラッチ回路。代理人　弁理士　　八　幡　　義　博凹

Claims

【特許請求の範囲】

ダイバーシチ多重度と同数個設けられ各タップに設けら
れる複素乗算器が第１の複素ベースバンド信号入力を受
けてそのタップのゲインを調整し、以て対応するダイバ
ーシチ伝送路に対して適応マッチドフィルタを構成する
トランスバーサルフィルタと；各トランスバーサルフィ
ルタに対応して設けられその対応するトランスバーサル
フィルタの入力信号と当該受信機の受信出力である送信
データ推定値との相関値を求めそれに基づき前記第１の
複素ベースバンド信号を発生する相関器を前記複素乗算
器に対応して有する相関回路と；を備え、フェージング
伝送路に対して最適受信機を適応的に構成する適応型受
信機において；前記複素乗算器とこれに対応する前記相
関器との間に、当該タップにおける振幅と位相を規定す
る第２の複素ベースバンド信号を発生する制御回路と；
前記第１および第２の複素ベースバンド信号の実部信号
と虚部信号の組合せからなる２つの信号について乗算処
理をする４個の乗算器と；２個の前記乗算器の出力を加
算または減算したものを前記第１の複素ベースバンド信
号の実部信号として前記複素乗算器へ出力する第１の加
算器または第１の減算器と；２個の前記乗算器の出力を
減算または加算したものを前記第１の複素ベースバンド
信号の虚部信号として前記複素乗算器へ出力する第２の
減算器または第２の加算器と；で構成される位相加算器
を設けたことを特徴とする適応型受信機。