JPH0260487A - 複数モータの並列駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は複数モータを同一の速度パターンで並列運転す
る制御装置に関するものであって、例えば、線状、シー
ト状等の長尺物の連続移送装置に適用されるものである
。

〈従来の技術〉 アナログ信号の制御命令によりＮ台のモータを並列駆動
する場合、モータ駆動制御系のオフセット、不感帯、線
型性に多少のバラツキがあるため、Ｎ台のモータ負荷を
全く同一の速度パターンで制御卸することができない。

一方、パルス方式の制御命令によりＮ台のモータを並列
駆動する場合、演算インターバルが必要なためパルス周
波数が階段的に変化することになり、連続的な高精度の
制御を行なうことができない。

更に、Ｎ台のパルスモークを用いて並列駆動する場合で
も、モータ出力が階段的となり、被制御体に衝撃を与え
るので好ましくない。

〈発明が解決しようとする課題〉 例えば、半溶融状態で変形し易く、キズが付き易い物体
の長尺物、板状物を多数のモータにより移送する装置に
おいて、全モータの同期が崩れると、張力が作用する部
分では被移送物体が延ばされて薄くなったり、クラック
が生じ、反対に圧縮力が作用する部分ではたるみが生ず
るなどの不良現象が発生する。そのような厳しい状況下
においても適用できる厳格な同一速度パターンでＮ台の
モータを円滑に駆動制御することが本発明の解決課題で
ある。

〈課題を解決するための手段〉 本発明の複数モータの並列駆動装置は、制御対象となる
Ｎ台のモータの出力系に各１個づつ配設されたＮ個のパ
ルスジェネレータと、所定のアナログ時間特性の電圧を
出力する１個の速度パターン発生装置と、その速度パタ
ーン発生装置の出力電圧を周波数変換する１個の電圧−
パルス変換器と、その電圧−パルス変換器の出力パルス
（Ｆ１）と上記Ｎ個のパルスジェネレータの各出力パル
ス（Ｆ２）の差を求めるＮ個のカウンタと、上記出力パ
ルス（Ｆ１）を電圧変換した第１のアナログＩ（Ｖ１）
と上記Ｎ個のカウンタのそれぞれの出力値を電圧変換し
た第２のアナログ量（Ｆ２）の偏差を求めるＮ個のアナ
ログ加減算器と、そのＮ個のアナログ加減算器の出力に
より上記Ｎ台のモータを駆動するＮ個のモータ駆動回路
を有することを特徴としている。

〈作用〉 速度パターン発生装置は予めプログラムされた電圧信号
を出力する。このアナログ信号が電圧パルス変換器によ
り電圧値に比例した周波数（Ｆ１）のパルス列に変換さ
れてＮ個のカウンタに伝送される。このＮ個の各カウン
タはそれぞれの制御対象であるモータの回転速度を検出
するパルスジェネレータのパルス出力の周波数（Ｆ２）
の差を算出する。アナログ加減算器は周波数（Ｆ　＋）
を電圧変換した第１のアナログ量（Ｆ１）とカウンタの
出力を電圧変換した第２のアナログ量（Ｆ２）の偏差（
ｖ＋　　ｖｚ）を求め、これによりモータに速度指令を
行っている。従って、モータは常にカウンタの出力が”
　ｏ　”になるよう制御される。

〈実施例〉 第１図に本発明の実施例のブロック図を示す。

速度パターン発生器Ｎ１は速度プログラム発生器２とそ
の出力波形に過渡特性を付与する関数発生器３より構成
されている。速度プログラム発生器２は第２図Ｃａ１図
に例示するようなオンオフ信号であり、関数発生器３の
特性が例えばステップ入力に対しＳ字曲線を出力するも
のである場合、第２図Ｃａ１図に示すような波形となり
、滑らかな始動と停止の速度パターンを与えることがで
きる。電圧−パルス変換器４は第２図（Ｃ）図に示すよ
うな入力電圧に比例した周波数（Ｆ１）のパルス信号を
出力する。このパルス信号はＮ個のモータ制御装置５１
．５２．、・・５ｎへ並列伝送され、各モータ制御卸装
置のアナログ出力Ｖ、、Ｖ、・・・Ｖｏによりモータ駆
動回路６１．６２．・・・６ｎを通してＮ台のモータＭ
ｌ１Ｍ２．・・・Ｍｎが駆動される。各モータの出力軸
又はそれに係合する部分にパルスジェネレータＰ　Ｇ　
＋　、　Ｐ　Ｇ　ｚ、・・・ＰＧ、が設けられており、
そのパルス出力がそれぞれのモータ制御装置にフィード
ハックされている。

各モータ制御装置５は、電圧−パルス変換器４の出力パ
ルス（Ｆ１）をアソプカウンｌ−Ｌ、パルスジェネレー
タＰＧの出力パルス（Ｆ２）をダウンカウントするカウ
ンタ７と、このカウンタ７の出力値を電圧（Ｆ２）に変
換するパルス−アナログ変換器８と、電圧−パルス変換
器４の出力パルス（Ｆ１）を電圧（Ｆ１）に変換する周
波数−電圧変換器９と、上記電圧（Ｆ１）と上記電圧（
Ｆ２）の差（ｖ＋　　ｖｚ）を演算するアナログ加減算
器１０より構成されている。

〈発明の効果〉 本発明によれば、速度パターン信号をパルス信号（Ｆ１
）に変換してＮ台のモータの制御装置へ伝送し、その制
ａｌｌ装置内のカウンタが各モータの機械的出力のフィ
ードバック信号（Ｆ２）との差（ＦＩ　　Ｆ２）を求め
て、この差（Ｆｌ−Ｆ２）の値が“０”になるようモー
タ駆動回路へ速度指令を与えているので、Ｎ台の各モー
タの特性及びその駆動回路系に多少のバラツキが存在し
ても、全モータの機械的出力をずへて同一パターンで制
御卸することができる。

【図面の簡単な説明】

第１図は本発明実施例を示すブロック図、第２図はその
作用説明図である。 １・・・速度パターン発生装置 ２・・・速度プログラム発生器 ３・・・関数発生器 ４・・・電圧−パルス変換器 ５、・・・モータ制御装置 ６、・・・モータ駆動回路 ＰＧ、・・・パルスジェネレータ ７・　・・カウンタ １０・・・アナログ加減算器

Claims (1)

【特許請求の範囲】
1. 制御対象となるＮ台のモータの出力系に各１個づつ配設
   されたＮ個のパルスジェネレータと、所定のアナログ時
   間特性の電圧を出力する１個の速度パターン発生装置と
   、その速度パターン発生装置の出力電圧を周波数変換す
   る１個の電圧−パルス変換器と、その電圧−パルス変換
   器の出力パルス（Ｆ＿１）と上記Ｎ個のパルスジェネレ
   ータの各出力パルス（Ｆ＿２）の差を求めるＮ個のカウ
   ンタと、上記出力パルス（Ｆ＿１）を電圧変換した第１
   のアナログ量（ｖ＿１）と上記Ｎ個のカウンタのそれぞ
   れの出力値を電圧変換した第２のアナログ量（ｖ＿２）
   の偏差を求めるＮ個のアナログ加減算器と、そのＮ個の
   アナログ加減算器の出力により上記Ｎ台のモータを駆動
   するＮ個のモータ駆動回路を有する複数モータの並列駆
   動装置。