JPH0261171B2 - - Google Patents
Info
- Publication number
- JPH0261171B2 JPH0261171B2 JP60024346A JP2434685A JPH0261171B2 JP H0261171 B2 JPH0261171 B2 JP H0261171B2 JP 60024346 A JP60024346 A JP 60024346A JP 2434685 A JP2434685 A JP 2434685A JP H0261171 B2 JPH0261171 B2 JP H0261171B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- current mirror
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はカレントミラー回路の出力電流の切替
えに関する。
えに関する。
（従来の技術）
従来このような分野の技術としては「アナリシ
ス アンド デザイン オブ アナログ インテ
グレイテツド、サーキツト」ポウル アール．グ
レイロバート ジイー メヤーコピーライト
1977 バイ ジヨン ウイリー、サン、インコー
ポレイト．（″ANALYSIS AND DESIGN OF
ANALOG INTEGRATED CIRCUITS″PAUL
R.GRAY ROBERT G.MEYER Copyright
1977 by Joho Wiley、Sons，Inc.）に記載され
るものがあつた。
ス アンド デザイン オブ アナログ インテ
グレイテツド、サーキツト」ポウル アール．グ
レイロバート ジイー メヤーコピーライト
1977 バイ ジヨン ウイリー、サン、インコー
ポレイト．（″ANALYSIS AND DESIGN OF
ANALOG INTEGRATED CIRCUITS″PAUL
R.GRAY ROBERT G.MEYER Copyright
1977 by Joho Wiley、Sons，Inc.）に記載され
るものがあつた。
従来のカレントミラー出力電流切替え回路は、
一般に第２図、第３図に示されるように構成され
ていた。
一般に第２図、第３図に示されるように構成され
ていた。
第２図は、カレントミラーCM２１と該カレン
トミラーCM２１の入力端子CNIN２と、電源
V21の間に直列に接続された抵抗R21と、抵抗R22
と該抵抗R22の両端に接続された、スイツチング
トランジスタTR２１と抵抗R23と、スイツチSW
２１と、電流電源I21とにより成るスイツチング
回路により構成される。
トミラーCM２１の入力端子CNIN２と、電源
V21の間に直列に接続された抵抗R21と、抵抗R22
と該抵抗R22の両端に接続された、スイツチング
トランジスタTR２１と抵抗R23と、スイツチSW
２１と、電流電源I21とにより成るスイツチング
回路により構成される。
次に本回路の動作について説明すると、まずス
イツチSW２１をONすると、スイツチングトラ
ンジスタTR２１のエミツタ・コレクタ間が飽和
状態となり、この状態での出力電流I02ONは、 I02ON＝〔（V21−VxON−VCESAT TR２１）／R21〕×Ｎ …(1) 但し、VCESATTR２１：TR２１の飽和電圧 VxON：カレントミラーの入力対基電位Ｇ
間電圧となる。
イツチSW２１をONすると、スイツチングトラ
ンジスタTR２１のエミツタ・コレクタ間が飽和
状態となり、この状態での出力電流I02ONは、 I02ON＝〔（V21−VxON−VCESAT TR２１）／R21〕×Ｎ …(1) 但し、VCESATTR２１：TR２１の飽和電圧 VxON：カレントミラーの入力対基電位Ｇ
間電圧となる。
またスイツチSW２１をOFFすると、スイツチ
ングトランジスタTR２１は開放状態となり、出
力電流I02OFFは、 I02OFF＝〔V21−VxOFF）／ （R21＋R22）〕×Ｎ …(2) 但し、VxOFF：カレントミラーの入力対グラ
ンドＧ間電圧となり、従つて出力電流の切替え比
α02は α02＝I02ON／I02OFF＝V21−VxON−VCESATTR２１／V2
1−VxOFF・R21＋R22／R21…(3) となる。
ングトランジスタTR２１は開放状態となり、出
力電流I02OFFは、 I02OFF＝〔V21−VxOFF）／ （R21＋R22）〕×Ｎ …(2) 但し、VxOFF：カレントミラーの入力対グラ
ンドＧ間電圧となり、従つて出力電流の切替え比
α02は α02＝I02ON／I02OFF＝V21−VxON−VCESATTR２１／V2
1−VxOFF・R21＋R22／R21…(3) となる。
第３図はカレントミラーCM３１の入力端子
CMIN３に電流源I13が接続され、入力端子CNIN
３と基準電位Ｇとの間に接続されたスイツチング
トランジスタTR３２と抵抗R31と抵抗R32とスイ
ツチSW３１と定電流源I31より成るスイツチング
回路により構成される。
CMIN３に電流源I13が接続され、入力端子CNIN
３と基準電位Ｇとの間に接続されたスイツチング
トランジスタTR３２と抵抗R31と抵抗R32とスイ
ツチSW３１と定電流源I31より成るスイツチング
回路により構成される。
本回路の動作について説明すると、スイツチ
SW３１をONすると、スイツチングトランジス
タTR３２のエミツタ・コレクタ間が飽和状態と
なり、この状態での出力電流I03ONは、 I03ON＝ （I13−VxON−VCESATTR32／R31）×Ｎ …(4) また、スイツチSW３１をOFFすると、出力電
流I03OFFは、 I03OFF＝I13×Ｎ …(5) となる。従つて出力電流の切替え比α03は α03＝I03ON／I03OFF＝ １−VxON−VCESATTR３２／Ｒ３１・I13…(6)となる
。
SW３１をONすると、スイツチングトランジス
タTR３２のエミツタ・コレクタ間が飽和状態と
なり、この状態での出力電流I03ONは、 I03ON＝ （I13−VxON−VCESATTR32／R31）×Ｎ …(4) また、スイツチSW３１をOFFすると、出力電
流I03OFFは、 I03OFF＝I13×Ｎ …(5) となる。従つて出力電流の切替え比α03は α03＝I03ON／I03OFF＝ １−VxON−VCESATTR３２／Ｒ３１・I13…(6)となる
。
（発明が解決しようとする問題点）
しかしながら上記構成の回路においては、式
(3)，式(6)に示す通り、飽和電圧が誤差項（VCESAT
TR２１及びVCESATTR３２）として存在し、また
式(6)においては、入力電源I13の値につよつて、
電流比が変化する為、高精度の切替え比を得られ
ないという欠点があつた。
(3)，式(6)に示す通り、飽和電圧が誤差項（VCESAT
TR２１及びVCESATTR３２）として存在し、また
式(6)においては、入力電源I13の値につよつて、
電流比が変化する為、高精度の切替え比を得られ
ないという欠点があつた。
（問題点を解決する為の手段）
この発明は上記問題点を解決する為になされた
もので、第１図により詳細に説明する。
もので、第１図により詳細に説明する。
カレントミラー１の第１の出力端子を負荷５に
接続し、前記カレントミラー１の第２の出力よ
り、出力電流を帰還回路２を介して入力回路４に
接続し、帰還ループを形成し、該帰還ループを断
続する為に、前記カレントミラー１の第２の出力
を前記断続回路３に接続し、帰還用ループを断続
回路の信号により、断続することにより、カレン
トミラーの出力電流を切替えるようにしたもので
ある。
接続し、前記カレントミラー１の第２の出力よ
り、出力電流を帰還回路２を介して入力回路４に
接続し、帰還ループを形成し、該帰還ループを断
続する為に、前記カレントミラー１の第２の出力
を前記断続回路３に接続し、帰還用ループを断続
回路の信号により、断続することにより、カレン
トミラーの出力電流を切替えるようにしたもので
ある。
（作用）
本発明によれば、以上のようにカレントミラー
出力電流切替え回路を構成したもので、まず断続
回路のスイツチ等をON状態にすることにより、
カレントミラー第２の出力端子からの出力電流
を、前記断続回路のスイツチング素子が引き込ん
で飽和状態となる為、帰還回路の帰還素子が逆バ
イヤスとなり、前記カレントミラーの第２の出力
端子から前記帰還回路を介して、入力回路に電流
が流れなくなるように作動する。
出力電流切替え回路を構成したもので、まず断続
回路のスイツチ等をON状態にすることにより、
カレントミラー第２の出力端子からの出力電流
を、前記断続回路のスイツチング素子が引き込ん
で飽和状態となる為、帰還回路の帰還素子が逆バ
イヤスとなり、前記カレントミラーの第２の出力
端子から前記帰還回路を介して、入力回路に電流
が流れなくなるように作動する。
次に前記断続回路のスイツチ等をOFF状態に
することにより、該断続回路のスイツチング素子
が開放状態となる為、前記カレントミラーの第２
の出力端子からの出力電流は、前記帰還回路、及
び前記入力回路を介して、前記カレントミラーの
入力端子に流入する。したがつて、前記断続回路
のON／OFFによつて、前記カレントミラーの出
力電流を切替える際、スイツチング素子を介在す
ることがないから飽和電圧を含むことなく出力電
流の切替えを行う。
することにより、該断続回路のスイツチング素子
が開放状態となる為、前記カレントミラーの第２
の出力端子からの出力電流は、前記帰還回路、及
び前記入力回路を介して、前記カレントミラーの
入力端子に流入する。したがつて、前記断続回路
のON／OFFによつて、前記カレントミラーの出
力電流を切替える際、スイツチング素子を介在す
ることがないから飽和電圧を含むことなく出力電
流の切替えを行う。
（実施例）
第４図は本発明の第１の実施例を示す回路図で
ある。図において、カレントミラーCM４１の入
力端子CMIN４は抵抗R41の一端に接続され、該
抵抗R41の他端が抵抗R42の一端とダイオードＤ
４１のカソード側に接続され、前記抵抗R42の他
端が電源V41に接続され入力回路を形成し、前記
ダイオードＤ４１のアノードが前記カレントミラ
ーCM４１の第２の出力端子CMOUT４２と、ス
イツチングトランジスタTR４１のコレクタに接
続され、帰還回路を形成し、該スイツチングトラ
ンジスタTR４１のエミツタが、前記電源V41と
抵抗R43の一端に接続され、スイツチSW４１の
一端が定電流源I41に接続され、該スイツチSW４
１の他端が前記スイツチングトランジスタTR４
１のベースと、前記抵抗R43の他端に接続され、
断続回路を形成し、前記カレントミラーCM４１
の基準電源端子CMX４が基準電源Ｇに接続され、
カレントミラーCM４１の第１の出力端子が負荷
LOADに接続される。
ある。図において、カレントミラーCM４１の入
力端子CMIN４は抵抗R41の一端に接続され、該
抵抗R41の他端が抵抗R42の一端とダイオードＤ
４１のカソード側に接続され、前記抵抗R42の他
端が電源V41に接続され入力回路を形成し、前記
ダイオードＤ４１のアノードが前記カレントミラ
ーCM４１の第２の出力端子CMOUT４２と、ス
イツチングトランジスタTR４１のコレクタに接
続され、帰還回路を形成し、該スイツチングトラ
ンジスタTR４１のエミツタが、前記電源V41と
抵抗R43の一端に接続され、スイツチSW４１の
一端が定電流源I41に接続され、該スイツチSW４
１の他端が前記スイツチングトランジスタTR４
１のベースと、前記抵抗R43の他端に接続され、
断続回路を形成し、前記カレントミラーCM４１
の基準電源端子CMX４が基準電源Ｇに接続され、
カレントミラーCM４１の第１の出力端子が負荷
LOADに接続される。
まずスイツチSW４１をONすると、カレント
ミラーCM４１の第２の出力端子CMOUT４２か
らの電流をスイツチングトランジスタTR４１が
引き込んで該スイツチングトランジスタTR４１
が飽和状態となり、その為にダイオードＤ４１が
逆バイアスとなり、該ダイオードＤ４１には電流
が流れなくなる。従つてカレントミラー入力電流
I14と、出力電流I04の関係は、NII4＝I04となる。
ミラーCM４１の第２の出力端子CMOUT４２か
らの電流をスイツチングトランジスタTR４１が
引き込んで該スイツチングトランジスタTR４１
が飽和状態となり、その為にダイオードＤ４１が
逆バイアスとなり、該ダイオードＤ４１には電流
が流れなくなる。従つてカレントミラー入力電流
I14と、出力電流I04の関係は、NII4＝I04となる。
ここでスイツチSW４１がONの時の出力電流
I04ONは次のようになる。
I04ONは次のようになる。
I04ON＝〔（V41−VxON）／
（R41＋R42）〕×Ｎ …(7)
次にスイツチSW４１をOFFすると、スイツチ
ングトランジスタTR４１のエミツタコレクタ間
が開放状態となり、カレントミラーCM４１の第
２の出力端子CMOUT４２からの電流は、ダイ
オードＤ４１を通り、抵抗R41，抵抗R42に流入
する。
ングトランジスタTR４１のエミツタコレクタ間
が開放状態となり、カレントミラーCM４１の第
２の出力端子CMOUT４２からの電流は、ダイ
オードＤ４１を通り、抵抗R41，抵抗R42に流入
する。
従つて、カレントミラーCM４１の第１の出力
端子からの出力電流I04OFFは、 I04OFF＝〔（V41−VxOFF） ／｛（１＋Ｍ）・R42＋R41｝〕×Ｎ …(8) 従つて出力電流比α04は、 α04＝I04ON／I04OFF ＝V41−VxON／V41−VxOFF・（１＋Ｍ）・R42＋R41／R
41＋R42…(9) となり、(9)式に示す通り、スイツチングトランジ
スタTR４１の飽和電圧の項は含まれていない。
端子からの出力電流I04OFFは、 I04OFF＝〔（V41−VxOFF） ／｛（１＋Ｍ）・R42＋R41｝〕×Ｎ …(8) 従つて出力電流比α04は、 α04＝I04ON／I04OFF ＝V41−VxON／V41−VxOFF・（１＋Ｍ）・R42＋R41／R
41＋R42…(9) となり、(9)式に示す通り、スイツチングトランジ
スタTR４１の飽和電圧の項は含まれていない。
次に本発明の第２の実施例について説明する。
第５図は、本発明の第２の実施例を示す回路図で
あつて、カレントミラーCM５１の入力端子
CMIN５は入力電流I15と、SNPトランジスタTR
５１のコレクタに接続され、前記カレントミラー
CM５１の第２の出力端子CMOUT５２は、ダイ
オードＤ５１のアノードと、スイツチングトラン
ジスタTR５２のコレクターに接続され、前記ダ
イオードＤ５１のカソードが前記PNPトランジ
スタTR５１のエミツタに接続され、スイツチン
グトランジスタTR５２のベースが抵抗R51の一
端とスイツチSW５１の一端に接続され、前記抵
抗R51の他端と前記スイツチングトランジスタ
TR５２のエミツタと前記PNPトランジスタTR
５１のベースが中間基準電位V51に接続され、前
記スイツチSW５１の他端が定電流源I51に接続さ
れ、前記カレントミラーCM５１の基準電源端子
CMX５が基準電位Ｇに接続され、該カレントミ
ラーCM５１の第１の出力端子CMOUT５１が負
荷に接続される。
第５図は、本発明の第２の実施例を示す回路図で
あつて、カレントミラーCM５１の入力端子
CMIN５は入力電流I15と、SNPトランジスタTR
５１のコレクタに接続され、前記カレントミラー
CM５１の第２の出力端子CMOUT５２は、ダイ
オードＤ５１のアノードと、スイツチングトラン
ジスタTR５２のコレクターに接続され、前記ダ
イオードＤ５１のカソードが前記PNPトランジ
スタTR５１のエミツタに接続され、スイツチン
グトランジスタTR５２のベースが抵抗R51の一
端とスイツチSW５１の一端に接続され、前記抵
抗R51の他端と前記スイツチングトランジスタ
TR５２のエミツタと前記PNPトランジスタTR
５１のベースが中間基準電位V51に接続され、前
記スイツチSW５１の他端が定電流源I51に接続さ
れ、前記カレントミラーCM５１の基準電源端子
CMX５が基準電位Ｇに接続され、該カレントミ
ラーCM５１の第１の出力端子CMOUT５１が負
荷に接続される。
第１の実施例と同様にスイツチSW５１をON
したとき、スイツチングトランジスタTR５２
は、カレントミラーCM５１の第２の出力端子
CMOUT５２からの電流を引き込んで、飽和状
態となり、PNPトランジスタTR５１がOFFとな
る。従つてスイツチSW５１がONの時のカレン
トミラーCM５１の第１の出力端子の出力電流
I05ONは、 I05ON＝I15・Ｎ …(10) また、スイツチSW５１がOFFした時の出力電
流I05OFFは、 I05OFF＝I15／１＋Ｍ・Ｎ …(11) 従つて出力電流比α05は、 α05＝I05ON／I05OFF＝１＋Ｍ …(12) となり、飽和電圧の項が含まれることがなく、又
出力電流比は、入力電流源のI15に依存しない。
したとき、スイツチングトランジスタTR５２
は、カレントミラーCM５１の第２の出力端子
CMOUT５２からの電流を引き込んで、飽和状
態となり、PNPトランジスタTR５１がOFFとな
る。従つてスイツチSW５１がONの時のカレン
トミラーCM５１の第１の出力端子の出力電流
I05ONは、 I05ON＝I15・Ｎ …(10) また、スイツチSW５１がOFFした時の出力電
流I05OFFは、 I05OFF＝I15／１＋Ｍ・Ｎ …(11) 従つて出力電流比α05は、 α05＝I05ON／I05OFF＝１＋Ｍ …(12) となり、飽和電圧の項が含まれることがなく、又
出力電流比は、入力電流源のI15に依存しない。
次に第６図に第３の実施例を示す。本実施例
は、前記第１の実施例に示したカレントミラーの
PNPタイプをNPNタイプのカレントミラーに変
えた実施例であり作用は第１の実施例と同じであ
る。
は、前記第１の実施例に示したカレントミラーの
PNPタイプをNPNタイプのカレントミラーに変
えた実施例であり作用は第１の実施例と同じであ
る。
また第７図は第４の実施例を示すものであり、
前記第２の実施例に示したPNPカレントミラー
タイプをNPNカレントミラータイプに変えたも
のであり作用は第２の実施例と同じである。
前記第２の実施例に示したPNPカレントミラー
タイプをNPNカレントミラータイプに変えたも
のであり作用は第２の実施例と同じである。
なお第５図のダイオードＤ５１及び第７図のダ
イオードＤ７１は必要に応じて省略も可能であ
る。
イオードＤ７１は必要に応じて省略も可能であ
る。
（発明の効果）
本発明は以上詳細に説明したように、カレント
ミラーの第２の出力から帰還回路を介して、前記
カレントミラーの入力に電流を帰還するループを
設けたので、出力電流を切替える場合、切替スイ
ツチなどによる誤差成分が含まれず、高精度な回
路が構成できるという利点がある。
ミラーの第２の出力から帰還回路を介して、前記
カレントミラーの入力に電流を帰還するループを
設けたので、出力電流を切替える場合、切替スイ
ツチなどによる誤差成分が含まれず、高精度な回
路が構成できるという利点がある。
又高精度の出力電流の切替えがスイツチング素
子によらずにできるのでLSI化する際に利用でき
るという利点がある。
子によらずにできるのでLSI化する際に利用でき
るという利点がある。
第１図は本発明のカレントミラー出力電流切替
え回路の基本ブロツク図、第２図は従来のカレン
トミラー入出力電流比切替え回路の第１の例、第
３図は従来のカレントミラー入出力電流比切替え
回路の第２の例、第４は本発明の第１の実施例を
示す回路図、第５図は本発明の第２の実施例を示
す回路図、第６図は本発明の第３の実施例を示す
回路図、第７図は本発明の第４の実施例を示す回
路図、第８図はカレントミラーの一例を示す参考
図である。 １……カレントミラー回路、２……帰還回路、
３……断続回路、４……入力回路、５……負荷、
CM４１，CM５１……PNPタイプカレントミラ
ー回路、CM６１，CM７１……NPNタイプカレ
ントミラー回路、R41，R42，R43，R51，R61，
R62，R63，R71……抵抗、Ｄ４１，Ｄ５１，Ｄ６
１，Ｄ７１……ダイオード、V41，V61……電源、
TR４１，TR５２，TR６１，TR７２……スイ
ツチングトランジスタ、TR５１……PNPトラン
ジスタ、TR７１……NPNトランジスタ、SW４
１，SW５１，SW６１，SW７１……スイツチ、
Ｇ……基準電位、I41，I51，I61，I71……定電流
源、Vx……カレントミラー入力端子と基準電位
間の電圧、CMIN４，５，６，７……カレントミ
ラー入力端子、II4Ｄ，5，6，7……カレントミラー入
力電流、IO4，5，6，7……カレントミラー出力電流、
CMOUT４１，５１，６１，７１……カレント
ミラー第１の出力端子、CMOUT４２，５２，
６２，７２……カレントミラー第２の出力端子、
CMX４，５，６，７……カレントミラー基準電
位接続端子。
え回路の基本ブロツク図、第２図は従来のカレン
トミラー入出力電流比切替え回路の第１の例、第
３図は従来のカレントミラー入出力電流比切替え
回路の第２の例、第４は本発明の第１の実施例を
示す回路図、第５図は本発明の第２の実施例を示
す回路図、第６図は本発明の第３の実施例を示す
回路図、第７図は本発明の第４の実施例を示す回
路図、第８図はカレントミラーの一例を示す参考
図である。 １……カレントミラー回路、２……帰還回路、
３……断続回路、４……入力回路、５……負荷、
CM４１，CM５１……PNPタイプカレントミラ
ー回路、CM６１，CM７１……NPNタイプカレ
ントミラー回路、R41，R42，R43，R51，R61，
R62，R63，R71……抵抗、Ｄ４１，Ｄ５１，Ｄ６
１，Ｄ７１……ダイオード、V41，V61……電源、
TR４１，TR５２，TR６１，TR７２……スイ
ツチングトランジスタ、TR５１……PNPトラン
ジスタ、TR７１……NPNトランジスタ、SW４
１，SW５１，SW６１，SW７１……スイツチ、
Ｇ……基準電位、I41，I51，I61，I71……定電流
源、Vx……カレントミラー入力端子と基準電位
間の電圧、CMIN４，５，６，７……カレントミ
ラー入力端子、II4Ｄ，5，6，7……カレントミラー入
力電流、IO4，5，6，7……カレントミラー出力電流、
CMOUT４１，５１，６１，７１……カレント
ミラー第１の出力端子、CMOUT４２，５２，
６２，７２……カレントミラー第２の出力端子、
CMX４，５，６，７……カレントミラー基準電
位接続端子。
Claims (1)
- １ カレントミラーで構成された出力電流切替え
回路において、少なくとも２以上の出力回路を有
する、カレントミラー回路と、該カレントミラー
回路の一端の出力端子から、出力電流を帰還回路
及び入力回路を介して前記カレントミラー回路の
入力端子に帰還する帰還用ループと、前記カレン
トミラー回路の一端の出力端子に接続して前記帰
還用ループを断続する為の断続回路を設け、帰還
用ループの断続により、カレントミラー回路の出
力電流を切替えるようにしたことを特徴とするカ
レントミラー出力電流切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024346A JPS61184910A (ja) | 1985-02-13 | 1985-02-13 | カレントミラ−出力電流切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024346A JPS61184910A (ja) | 1985-02-13 | 1985-02-13 | カレントミラ−出力電流切替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61184910A JPS61184910A (ja) | 1986-08-18 |
| JPH0261171B2 true JPH0261171B2 (ja) | 1990-12-19 |
Family
ID=12135628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024346A Granted JPS61184910A (ja) | 1985-02-13 | 1985-02-13 | カレントミラ−出力電流切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439368U (ja) * | 1990-07-26 | 1992-04-03 |
-
1985
- 1985-02-13 JP JP60024346A patent/JPS61184910A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439368U (ja) * | 1990-07-26 | 1992-04-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61184910A (ja) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (ja) | ||
| JPH0261171B2 (ja) | ||
| JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPH029373Y2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| JP3103104B2 (ja) | バッファ回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0710406Y2 (ja) | 電圧・電流発生装置 | |
| JP2560195Y2 (ja) | 定電流回路 | |
| JPH0545093B2 (ja) | ||
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0377687B2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| JPH0413693Y2 (ja) | ||
| JPH0233385Y2 (ja) | ||
| JP2828761B2 (ja) | 電流ミラー回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6214712Y2 (ja) | ||
| JPH065494B2 (ja) | 直流給電回路 | |
| JPH0478204B2 (ja) | ||
| JPH0472410B2 (ja) | ||
| JPS6149521A (ja) | スイツチ回路 | |
| JPS623520A (ja) | 遅延回路 |