JPH0261771A - 論理回路シミュレーション方式 - Google Patents
論理回路シミュレーション方式Info
- Publication number
- JPH0261771A JPH0261771A JP63212509A JP21250988A JPH0261771A JP H0261771 A JPH0261771 A JP H0261771A JP 63212509 A JP63212509 A JP 63212509A JP 21250988 A JP21250988 A JP 21250988A JP H0261771 A JPH0261771 A JP H0261771A
- Authority
- JP
- Japan
- Prior art keywords
- event
- signal
- value
- logic circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は、設計された論理回路の動作解析を行う場合
に用いる論理回路シミュレーション方式(従来の技術) 論理回路設計において、設計された論理回路の動作解析
を行なう場合に、論理シミュレータを用いて行なう。論
理シミュレータは、シミュレーションする回路の回路情
報として論理回路記述言語等を入力とし、また、入力信
号の変化情報として、入力テストパターンやメモリの内
容を入力とし、該論理回路の回路動作をシミュレートす
る。このシミュレーションの1つに、回路内の信号値の
変化するものにだけ着目して、回路動作のシミュレート
を効率良く行なうイベント(事象)駆動方式シミュレー
ションの結果は、回路の各信号値の時間変化として出力
される。設計者は、この出力結果の各信号の変化の様子
を調べて1回路が所望の動作を行なっているかどうか検
討する。
に用いる論理回路シミュレーション方式(従来の技術) 論理回路設計において、設計された論理回路の動作解析
を行なう場合に、論理シミュレータを用いて行なう。論
理シミュレータは、シミュレーションする回路の回路情
報として論理回路記述言語等を入力とし、また、入力信
号の変化情報として、入力テストパターンやメモリの内
容を入力とし、該論理回路の回路動作をシミュレートす
る。このシミュレーションの1つに、回路内の信号値の
変化するものにだけ着目して、回路動作のシミュレート
を効率良く行なうイベント(事象)駆動方式シミュレー
ションの結果は、回路の各信号値の時間変化として出力
される。設計者は、この出力結果の各信号の変化の様子
を調べて1回路が所望の動作を行なっているかどうか検
討する。
このように、回路の動作を調べる場合、シミュレーショ
ン結果の各信号の変化より、信号値の伝搬の様子を解析
しなければならない。
ン結果の各信号の変化より、信号値の伝搬の様子を解析
しなければならない。
また、イベント駆動方式の論理シミュレーションでは、
信号値の変化したもののみを処理するので、回路のある
部分がある時刻に信号の流れが切り変って、別の信号が
伝わってきても、前の信号値と切り変った後の信号値が
同じ値であるとイベントは発生せず、イベントの伝搬を
見ただけでは信号の伝搬が解らない場合がある。
信号値の変化したもののみを処理するので、回路のある
部分がある時刻に信号の流れが切り変って、別の信号が
伝わってきても、前の信号値と切り変った後の信号値が
同じ値であるとイベントは発生せず、イベントの伝搬を
見ただけでは信号の伝搬が解らない場合がある。
(発明が解決しようとする課!り
この発明は、かかる点に鑑み前記従来技術の欠点を除去
すること即ち、論理回路の動作解析をイベント駆動方式
の論理回路シミュレータを用いて行なう場合に、注目し
た信号の回路動作への影響をイベントの伝搬として取り
出す場合に、ある信号の値が、その信号の前段に発生し
たイベントの影響を受けても、信号の値が変化しなかっ
た場合に前段まで伝わってきたイベントがそこで止まら
ないようにすること、及び注目した信号に関係したイベ
ントのみを別に保持し、論理回路の動作解析をし易くす
ることである。
すること即ち、論理回路の動作解析をイベント駆動方式
の論理回路シミュレータを用いて行なう場合に、注目し
た信号の回路動作への影響をイベントの伝搬として取り
出す場合に、ある信号の値が、その信号の前段に発生し
たイベントの影響を受けても、信号の値が変化しなかっ
た場合に前段まで伝わってきたイベントがそこで止まら
ないようにすること、及び注目した信号に関係したイベ
ントのみを別に保持し、論理回路の動作解析をし易くす
ることである。
論理回路を構成するコンポーネント及び各コンポーネン
トの接続関係をもつ回路情報に、あるコンポーネントの
信号値に対して、イベントの伝搬を注目することを識別
するためのフラグ領域を設けること、該回路情報を用い
て、イベント駆動方式(セレクティブトレース方式)の
論理回路シミュレーションを行なう場合に、該フラグが
ONになっているコンポーネントの信号から発生したイ
ベントには、他のイベントと区別するためにイベントの
種類を異にし、 (通常のイベントをイベント種類1と
し、本イベントをイベント種類2とする)この異なる種
類のイベント(例えば、イベント種類2とすると)から
次のイベントを発生する場合は、同様にそのイベントを
イベント種類2とする。イベント処理部において、コン
ポーネントの信号の値が、前段から伝わってきたイベン
トの処理前の値と処理後の値が同じであった場合には、
該コンポーネントにイベントを発生させないが、イベン
ト種類が異なる場合、つまり、イベント処理前の値が、
イベント種類1のイベントによって、以前に決定され、
現時点の前段から伝わってきたイベントがイベント種類
2であった場合は、イベントの処理前の値と処理後の値
が同じであった場合でも該コンポーネントに対してイベ
ントを発生させる。
トの接続関係をもつ回路情報に、あるコンポーネントの
信号値に対して、イベントの伝搬を注目することを識別
するためのフラグ領域を設けること、該回路情報を用い
て、イベント駆動方式(セレクティブトレース方式)の
論理回路シミュレーションを行なう場合に、該フラグが
ONになっているコンポーネントの信号から発生したイ
ベントには、他のイベントと区別するためにイベントの
種類を異にし、 (通常のイベントをイベント種類1と
し、本イベントをイベント種類2とする)この異なる種
類のイベント(例えば、イベント種類2とすると)から
次のイベントを発生する場合は、同様にそのイベントを
イベント種類2とする。イベント処理部において、コン
ポーネントの信号の値が、前段から伝わってきたイベン
トの処理前の値と処理後の値が同じであった場合には、
該コンポーネントにイベントを発生させないが、イベン
ト種類が異なる場合、つまり、イベント処理前の値が、
イベント種類1のイベントによって、以前に決定され、
現時点の前段から伝わってきたイベントがイベント種類
2であった場合は、イベントの処理前の値と処理後の値
が同じであった場合でも該コンポーネントに対してイベ
ントを発生させる。
(実施例)
以下、本発明の実施例について詳細に説明する。
第1図は本発明の論理回路シミュレータ方式を示すシス
テム構成図である。シミュレーションする論理回路の情
報として、その論理回路を構成するコンポーネントの情
報、そのコンポーネントの接続関係の情報および論理回
路記述言語等の情報からなる論理回路情報1と、シミュ
レーションする論理回路の回路パターンの情報と、その
回路パターンに入力する入力信号の変化情報を入力テス
トパターン2の情報と1回路動作をシミュレートすると
きに1回路内の各信号の変化に着目して、注目する信号
を指定する注目信号指示3の情報とをイベント処理部4
に入力して、テストパターンのシミュレーション処理が
行なわれる。処理された結果は、関連するイベントをす
べて記録する注目信号関係トレースリスト5と、回路パ
ターン内の各信号値の時間的変化を出力するシミュレー
ション結果6として出力される。
テム構成図である。シミュレーションする論理回路の情
報として、その論理回路を構成するコンポーネントの情
報、そのコンポーネントの接続関係の情報および論理回
路記述言語等の情報からなる論理回路情報1と、シミュ
レーションする論理回路の回路パターンの情報と、その
回路パターンに入力する入力信号の変化情報を入力テス
トパターン2の情報と1回路動作をシミュレートすると
きに1回路内の各信号の変化に着目して、注目する信号
を指定する注目信号指示3の情報とをイベント処理部4
に入力して、テストパターンのシミュレーション処理が
行なわれる。処理された結果は、関連するイベントをす
べて記録する注目信号関係トレースリスト5と、回路パ
ターン内の各信号値の時間的変化を出力するシミュレー
ション結果6として出力される。
この発明のシステムの動作は、第2図に示す回路パター
ンを例に用いて説明する。このシミュレーションの対象
となる論理回路は入力端子301゜302、303.3
04.305.306.307から入力された信号C1
,DI、 D2. CLKI、 C3,CLK2. C
2はD型フリップフロップ308.309.315.3
16.セレクタ310゜311、312.313および
アダー314とから構成されている回路素子を介して出
力端子317,318に信号02゜01を出力するもの
である。第3図にこの論理回路をシミュレーションする
時の入力テストパターンの一例を示す。この第3図に示
す入力テストパターンを基に、シミュレーションを行な
い、注目信号として所定の時刻の所定の信号を指定した
場合のトレースリストを第4図に示して説明する。
ンを例に用いて説明する。このシミュレーションの対象
となる論理回路は入力端子301゜302、303.3
04.305.306.307から入力された信号C1
,DI、 D2. CLKI、 C3,CLK2. C
2はD型フリップフロップ308.309.315.3
16.セレクタ310゜311、312.313および
アダー314とから構成されている回路素子を介して出
力端子317,318に信号02゜01を出力するもの
である。第3図にこの論理回路をシミュレーションする
時の入力テストパターンの一例を示す。この第3図に示
す入力テストパターンを基に、シミュレーションを行な
い、注目信号として所定の時刻の所定の信号を指定した
場合のトレースリストを第4図に示して説明する。
まず、第2図で示す入力端子に入力される信号CLKI
、CLK2.C1,C2,C3,Di<0ニア)’、
D2(0ニア)が時刻0に変化しており、イベントとし
て処理される。これらは、それぞれの信号値表の値を0
に変える。
、CLK2.C1,C2,C3,Di<0ニア)’、
D2(0ニア)が時刻0に変化しており、イベントとし
て処理される。これらは、それぞれの信号値表の値を0
に変える。
信号C1に関しては、その接続先のインバータの出力、
信号CINを値1に変化させるイベントを発生する。同
様に、信号C2は信号C2N を値1に変化させるイベ
ントを発生し、信号C2Nのイベントは、その接続先の
セレクタの出力、信号S4 (0: 7)を値1111
1111に変化させるイベントを発生する。信号C3及
び信号54(0ニア)のイベント処理では、アダーの出
力、信号S5<Oニア)の値は、初期値の値XXXxx
xxxのままであるが、信号S5<0ニア)は、トレー
ス指示フラグがONになっているので、イベント種類2
のイベントが発生する。このイベントは、信号56(0
ニア)、信号01(0ニア)と信号57(0ニア)、信
号02<Oニア)へと伝わっていく。
信号CINを値1に変化させるイベントを発生する。同
様に、信号C2は信号C2N を値1に変化させるイベ
ントを発生し、信号C2Nのイベントは、その接続先の
セレクタの出力、信号S4 (0: 7)を値1111
1111に変化させるイベントを発生する。信号C3及
び信号54(0ニア)のイベント処理では、アダーの出
力、信号S5<Oニア)の値は、初期値の値XXXxx
xxxのままであるが、信号S5<0ニア)は、トレー
ス指示フラグがONになっているので、イベント種類2
のイベントが発生する。このイベントは、信号56(0
ニア)、信号01(0ニア)と信号57(0ニア)、信
号02<Oニア)へと伝わっていく。
次に、時刻10に信号C1,C2,C3が値1に変化し
それぞれイベント処理される。信号C3及び信号54(
0ニア)のイベント処理では、アダーの出力、信号55
(0ニア)の値は初期値の値xxxxxxxxのままで
あるが、信号55(0ニア)はトレース指示フラグがO
Nになっているのでイベント種類2のイベントが発生す
る。信号S6<0ニア)、 S7<Oニア>、 01<
Oニア>。
それぞれイベント処理される。信号C3及び信号54(
0ニア)のイベント処理では、アダーの出力、信号55
(0ニア)の値は初期値の値xxxxxxxxのままで
あるが、信号55(0ニア)はトレース指示フラグがO
Nになっているのでイベント種類2のイベントが発生す
る。信号S6<0ニア)、 S7<Oニア>、 01<
Oニア>。
02(0ニア)にはイベントは発生しない。
次に、時刻20に信号CLK 1が値1に変化し、イベ
ント処理される。そして、信号5L(0ニア)、S2<
Oニア>53(0ニア)が値ooooooooになる。
ント処理される。そして、信号5L(0ニア)、S2<
Oニア>53(0ニア)が値ooooooooになる。
そして、信号55(0ニア)にイベント種類2のイベン
トが発生する。このイベントはその接続先には伝搬しな
い。
トが発生する。このイベントはその接続先には伝搬しな
い。
次に時刻50に信号CLK lが値Oに変化し、信号D
I(0ニア) が値01010101に変化し、信号D
2(0ニア) が値11111111に変化しイベント
処理されるが、これらのイベントはその接続先には伝搬
しない。
I(0ニア) が値01010101に変化し、信号D
2(0ニア) が値11111111に変化しイベント
処理されるが、これらのイベントはその接続先には伝搬
しない。
次に時刻70に信号CLK2が値1に変化し、イベント
処理される。そして、信号S6<0ニア>、 01<O
ニア)と信号57(0ニア)、 02(0ニア)を値O
とするイベント種類2のイベントとして伝わっていく。
処理される。そして、信号S6<0ニア>、 01<O
ニア)と信号57(0ニア)、 02(0ニア)を値O
とするイベント種類2のイベントとして伝わっていく。
また、注目信号のトレース指示フラグは、任意の時刻に
ONにすることができる。前述の例において、時刻10
0に信号55(0ニア)のトレス指示フラグがONにな
ったとすると、第3図において、信号CLKIが時刻1
20に値1に変化することにより、信号51(0ニア)
の値が値01010101に、信号52(0ニア)の値
が値1、1111111に、信号S3<Oニア> の値
が、値11111111に変化するイベントが発生する
。アダーの出力、信号S5<0ニア> の値は、値11
111111となり、イベントが発生する。ここで、信
号S5<0ニア>は、トレース指示フラグがONになっ
ているので、イベント種類2のイベントが発生する。こ
のイベントは、信号56(0ニア)、信号01(0ニア
)と信号57(0ニア>、信号02(0ニア〉へと伝わ
っていく。しかし、それらの値は、値oooooooo
のままである。
ONにすることができる。前述の例において、時刻10
0に信号55(0ニア)のトレス指示フラグがONにな
ったとすると、第3図において、信号CLKIが時刻1
20に値1に変化することにより、信号51(0ニア)
の値が値01010101に、信号52(0ニア)の値
が値1、1111111に、信号S3<Oニア> の値
が、値11111111に変化するイベントが発生する
。アダーの出力、信号S5<0ニア> の値は、値11
111111となり、イベントが発生する。ここで、信
号S5<0ニア>は、トレース指示フラグがONになっ
ているので、イベント種類2のイベントが発生する。こ
のイベントは、信号56(0ニア)、信号01(0ニア
)と信号57(0ニア>、信号02(0ニア〉へと伝わ
っていく。しかし、それらの値は、値oooooooo
のままである。
時刻0に信号S5<0ニア)のトレース指示フラグをO
Nにした場合のトレースリストの概略は、第4図(a)
のようになる。また、時刻100に、信号S5<Oニア
>のトレース指示フラグをONにした場合のトレースリ
ストの概略は、第4図(b)のようになる。
Nにした場合のトレースリストの概略は、第4図(a)
のようになる。また、時刻100に、信号S5<Oニア
>のトレース指示フラグをONにした場合のトレースリ
ストの概略は、第4図(b)のようになる。
このトレースリストより、注目信号が、どのようなパス
で伝わっていくかが解かる。第4図(a)。
で伝わっていくかが解かる。第4図(a)。
(b)の例では、注目信号55(0ニア)が信号56(
0ニア)。
0ニア)。
01(0ニア)及び信号S7<Oニア>、 02<Oニ
ア)と伝わっていくことが解かる。このように、与えら
れた入力テストパターンにより、注目した信号がどのよ
うなパスで伝搬していくかが得られる。
ア)と伝わっていくことが解かる。このように、与えら
れた入力テストパターンにより、注目した信号がどのよ
うなパスで伝搬していくかが得られる。
与えられた論理回路のあるデータのパスに信号を伝える
ための機能テストパターンを自動的に求める機能テスト
発生において、設計者が与えた基本テストパターンで活
性化(データのパスに信号を伝える)されるデータバス
と類似のデータバスに対して、機能テスト発生をする場
合に、前記の方法により、設計者が与えた基本テストパ
ターンから、データバスを求め、該データバスの一部が
異なる類似のデータバスを機能テスト発生に与えて、該
類似のデータバスを活性化する入力テストパターンを求
める。このようにして、設計者が与えた基本テストパタ
ーンと類似の機能動作を行なう入力テストパターンを求
めることかで可能である。
ための機能テストパターンを自動的に求める機能テスト
発生において、設計者が与えた基本テストパターンで活
性化(データのパスに信号を伝える)されるデータバス
と類似のデータバスに対して、機能テスト発生をする場
合に、前記の方法により、設計者が与えた基本テストパ
ターンから、データバスを求め、該データバスの一部が
異なる類似のデータバスを機能テスト発生に与えて、該
類似のデータバスを活性化する入力テストパターンを求
める。このようにして、設計者が与えた基本テストパタ
ーンと類似の機能動作を行なう入力テストパターンを求
めることかで可能である。
上述したイベント処理について、さらに詳しく説明する
と次のようなステップ(step)で処理され、第5図
および第6図に示すような動作の流わ図となる。第5図
はイベント格納領域の例を示し、第6図はコンポーネン
ト表および値表(信号値表)の一部の例を示す。
と次のようなステップ(step)で処理され、第5図
および第6図に示すような動作の流わ図となる。第5図
はイベント格納領域の例を示し、第6図はコンポーネン
ト表および値表(信号値表)の一部の例を示す。
第5図に示すイベント格納領域はイベントが格納されて
いるタイムホイール(具体的には一巡しているリストで
ある) 10とこのタイムホイール10から取り出され
た同一時刻の複数のイベントリスト11とからなり、各
イベントリスト11は、個々のイベントがポインタで継
がっている。これらのイベントリストの関係はイベント
を発生させた原因となる前段のイベントを矢印12で示
した。イベントリスト11の中のポインタはイベントリ
ストポインタ13、イベント種類14、前段イベントポ
インタ15、コンポーネント表へのポインタ16.値ビ
ット幅数17、イベント値18がそれぞれのリスト内に
入っている。
いるタイムホイール(具体的には一巡しているリストで
ある) 10とこのタイムホイール10から取り出され
た同一時刻の複数のイベントリスト11とからなり、各
イベントリスト11は、個々のイベントがポインタで継
がっている。これらのイベントリストの関係はイベント
を発生させた原因となる前段のイベントを矢印12で示
した。イベントリスト11の中のポインタはイベントリ
ストポインタ13、イベント種類14、前段イベントポ
インタ15、コンポーネント表へのポインタ16.値ビ
ット幅数17、イベント値18がそれぞれのリスト内に
入っている。
第6図ではコンポーネント表19.20と、回路中の信
号値の値表21.22および出力先接続表23が示され
ている。コンポーネント表19は属性24、トレース指
示フラグ25、出力Q値表へのポインタ26、出力Q接
続表へのポインタ27、入力り値表へのポインタ28お
よび入力Q値表へのポインタ29で構成されている。値
表21.22はイベント種類識別フラグ30とその値3
1とからなっている。
号値の値表21.22および出力先接続表23が示され
ている。コンポーネント表19は属性24、トレース指
示フラグ25、出力Q値表へのポインタ26、出力Q接
続表へのポインタ27、入力り値表へのポインタ28お
よび入力Q値表へのポインタ29で構成されている。値
表21.22はイベント種類識別フラグ30とその値3
1とからなっている。
次に本発明イベント処理の処理ステップ(step)を
説明する。尚、ここでイベントとは回路動作を模擬する
ときに、各信号の変化に着目して、その変化をパイベン
ト″として、回路を伝搬させていくことである。
説明する。尚、ここでイベントとは回路動作を模擬する
ときに、各信号の変化に着目して、その変化をパイベン
ト″として、回路を伝搬させていくことである。
5tepl :
イベントをイベント格納領域から取出し、イベントの対
応するコンポーネントの信号値表の値をイベントで更新
する。
応するコンポーネントの信号値表の値をイベントで更新
する。
ここで、イベントの種類が種類2である場合は。
該コンポーネントの識別名(または識別名へのポインタ
)とイベント値、時刻をトレースリストへイベントの前
後関係を保つように登録する。この時、信号値表のイベ
ント種類識別フラグをONにする。
)とイベント値、時刻をトレースリストへイベントの前
後関係を保つように登録する。この時、信号値表のイベ
ント種類識別フラグをONにする。
5tep2 :
該コンポーネントの出力接続先数と接続先を取り出す。
step3:
接続先数分繰り返す。
5tep3.1 :
接続先のコンポーネントの属性(ゲート種類)別に、コ
ンポーネントの入力値に対して、出力値を算出する。
ンポーネントの入力値に対して、出力値を算出する。
5tep3.2:
(υ コンポーネントのトレース指示フラグがONにな
っているか、または、前段のイベント(steplで取
り出したイベント)がイベント種類2であり、コンポー
ネントのイベント種類識別フラグが0FF(前回のイベ
ントがイベント種類1)であった場合は、登録するイベ
ントのイベント種類を2とし、5tep3.1で算出さ
れた出力値をイベント値としてイベント格納領域へ格納
する。
っているか、または、前段のイベント(steplで取
り出したイベント)がイベント種類2であり、コンポー
ネントのイベント種類識別フラグが0FF(前回のイベ
ントがイベント種類1)であった場合は、登録するイベ
ントのイベント種類を2とし、5tep3.1で算出さ
れた出力値をイベント値としてイベント格納領域へ格納
する。
■ 前段のイベントがイベント種類2であり、コンポー
ネントのイベント種類識別フラグがON(前回のイベン
トがイベント種類2)であった場合、または、前段のイ
ベントがイベント種類1であり、コンポーネントのイベ
ント種類識別フラグがONであった場合は、5tep3
.1で算出された出力値と信号値表の値を比較して、値
が異なれば、登録するイベントのイベント種類を2とし
、出力値をイベント値としてイベント格納領域へ格納す
る。
ネントのイベント種類識別フラグがON(前回のイベン
トがイベント種類2)であった場合、または、前段のイ
ベントがイベント種類1であり、コンポーネントのイベ
ント種類識別フラグがONであった場合は、5tep3
.1で算出された出力値と信号値表の値を比較して、値
が異なれば、登録するイベントのイベント種類を2とし
、出力値をイベント値としてイベント格納領域へ格納す
る。
出力値と信号値表の値を比較して値が同じであれば、イ
ベントを発生しない。
ベントを発生しない。
(3) コンポーネントのトレース指示フラグがOF
Fでかつ、前段のイベントがイベント種類1でかつ、コ
ンポーネントのイベント識別フラグがOFFの場合は、
5tep3.1で算出された出力値と信号値表の値を比
較して、値が異なれば、登録するイベントのイベント種
類を1とし、出力値をイベント値として、イベント格納
領域へ格納する。出力値と信号値表の値を比較して値が
同じであれば、イベントを発生しない。
Fでかつ、前段のイベントがイベント種類1でかつ、コ
ンポーネントのイベント識別フラグがOFFの場合は、
5tep3.1で算出された出力値と信号値表の値を比
較して、値が異なれば、登録するイベントのイベント種
類を1とし、出力値をイベント値として、イベント格納
領域へ格納する。出力値と信号値表の値を比較して値が
同じであれば、イベントを発生しない。
本発明によれば、イベント駆動方式の処理効率を損なう
ことなく、注目した信号が伝搬していくデータのパスを
抽出することができ、シミュレーション結果の各信号の
時刻変化を解析することをせずに、信号の伝搬の様子が
解かる。
ことなく、注目した信号が伝搬していくデータのパスを
抽出することができ、シミュレーション結果の各信号の
時刻変化を解析することをせずに、信号の伝搬の様子が
解かる。
また1本発明の機能を用いて、与えられた基本人力テス
トパターンによって、与えられた論理回路内の活性化さ
れるデータのパス(注目した信号が伝わっていく経路)
を求めることができる。該基本人力テストパターンから
得られた該データバスより、論理回路内の類似のデータ
バスを求め、該類似のデータバスを機能テスト発生シス
テムに渡し、該類似のデータバスに対する機能テスト発
生を行ない、与えられた基本人力テストパターンと類似
の機能動作を行なう入力テストパターンを自動生成する
ことが可能となる。
トパターンによって、与えられた論理回路内の活性化さ
れるデータのパス(注目した信号が伝わっていく経路)
を求めることができる。該基本人力テストパターンから
得られた該データバスより、論理回路内の類似のデータ
バスを求め、該類似のデータバスを機能テスト発生シス
テムに渡し、該類似のデータバスに対する機能テスト発
生を行ない、与えられた基本人力テストパターンと類似
の機能動作を行なう入力テストパターンを自動生成する
ことが可能となる。
第1図は本発明の詳細な説明するためのシミュレータの
入力、出力を示したシステム構成の概略図、第2図はシ
ミュレーションの対象となる論理回路の回路図、第3図
は第2図に示す論理回路をシミュレーションする場合の
入力デス1−パターンを示す信号図、第4図は第2図で
示した論理回路を用いて第3図で示した入力テストパタ
ーンによりシミュレーションを行ない、注目信号として
時刻Oに信号55(0ニア) を指定した場合のトレー
スリス1〜の一部と注目信号として時刻100に信号5
5(0ニア)を指定した場合のトレースリストの一部を
示す図、第5図はイベントの格納領域を示す図。 第6図はコンポーネント表、値表および接続表を示した
図である。 1・・・論理回路情報 2・・・入力テストパ
ターン3・−注目信号指示 4・・・イベント
処理部5・・・注目信号関係トレースリスト 6・・・シミュレーション結果 代理人 弁理士 則 近 憲 佑 同 松山光之 第1図 (J <) (J へ m (J(J \へ (d> (b) 第 図
入力、出力を示したシステム構成の概略図、第2図はシ
ミュレーションの対象となる論理回路の回路図、第3図
は第2図に示す論理回路をシミュレーションする場合の
入力デス1−パターンを示す信号図、第4図は第2図で
示した論理回路を用いて第3図で示した入力テストパタ
ーンによりシミュレーションを行ない、注目信号として
時刻Oに信号55(0ニア) を指定した場合のトレー
スリス1〜の一部と注目信号として時刻100に信号5
5(0ニア)を指定した場合のトレースリストの一部を
示す図、第5図はイベントの格納領域を示す図。 第6図はコンポーネント表、値表および接続表を示した
図である。 1・・・論理回路情報 2・・・入力テストパ
ターン3・−注目信号指示 4・・・イベント
処理部5・・・注目信号関係トレースリスト 6・・・シミュレーション結果 代理人 弁理士 則 近 憲 佑 同 松山光之 第1図 (J <) (J へ m (J(J \へ (d> (b) 第 図
Claims (1)
- 論理回路の構成・動作の解析を、論理回路記述言語等の
回路情報を基にして行なうイベント駆動方式の論理回路
シミュレータにおいて、注目する信号を指定する手段を
有し、注目する信号の関連するイベントに対して、他の
信号と区別して値を比較、設定する手段を有し、注目す
る信号に関連するイベントをすべて記録する手段を有し
、与えられた入力テストパターンで、注目した信号が論
理回路の中でのどのように伝わるかを調べることが可能
な論理回路シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212509A JPH0261771A (ja) | 1988-08-29 | 1988-08-29 | 論理回路シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63212509A JPH0261771A (ja) | 1988-08-29 | 1988-08-29 | 論理回路シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0261771A true JPH0261771A (ja) | 1990-03-01 |
Family
ID=16623849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63212509A Pending JPH0261771A (ja) | 1988-08-29 | 1988-08-29 | 論理回路シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0261771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110101A (en) * | 1990-04-19 | 1992-05-05 | Involvo Ag | Apparatus for subdividing a running web of coherent panels in zig-zag formation |
| US5145159A (en) * | 1990-07-07 | 1992-09-08 | Heidelberger Druckmaschinen Ag | Apparatus for changing a stack in a sheet deliverer |
| US11922756B2 (en) | 2019-01-30 | 2024-03-05 | J.J. Mackay Canada Limited | Parking meter having touchscreen display |
-
1988
- 1988-08-29 JP JP63212509A patent/JPH0261771A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110101A (en) * | 1990-04-19 | 1992-05-05 | Involvo Ag | Apparatus for subdividing a running web of coherent panels in zig-zag formation |
| US5145159A (en) * | 1990-07-07 | 1992-09-08 | Heidelberger Druckmaschinen Ag | Apparatus for changing a stack in a sheet deliverer |
| US11922756B2 (en) | 2019-01-30 | 2024-03-05 | J.J. Mackay Canada Limited | Parking meter having touchscreen display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10372853B2 (en) | Implementing enhanced diagnostics with intelligent pattern combination in automatic test pattern generation (ATPG) | |
| US6745376B2 (en) | Several improvements for timing diagrams | |
| JP2002366597A (ja) | Fpga設計システムおよびfpga設計プログラム | |
| US20030188272A1 (en) | Synchronous assert module for hardware description language library | |
| US8555228B2 (en) | Tool for glitch removal | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2809631B2 (ja) | 回路ネット抽出方法 | |
| JP3161314B2 (ja) | 論理シミュレーション装置および論理シミュレート方法 | |
| JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ | |
| JPH0322038A (ja) | タイミング・ベリフィケーション処理方式 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP2853431B2 (ja) | 遅延解析結果表示方式 | |
| CN116416058A (zh) | 一种风险规则的处理方法和装置 | |
| JP2870919B2 (ja) | Pld論理シミュレータ | |
| JP3441315B2 (ja) | テストデータの作成方法および装置 | |
| JPH07182381A (ja) | 遅延時間のバラツキを考慮した論理シミュレーション方法および論理シミュレーション・システム | |
| JP2904430B2 (ja) | 論理シミュレーション用cad装置 | |
| JPH03288270A (ja) | 論理シミュレーション装置 | |
| Lee | The L‐map method for sequential machine state minimization | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPH029370B2 (ja) | ||
| JPS6339051A (ja) | 論理シミユレ−シヨンのテストカバレ−ジ方式 | |
| JPH04359376A (ja) | 論理検証方法 | |
| JP2000048064A (ja) | Lsi遅延解析方式 |