JPH0261817B2

JPH0261817B2 -

Info

Publication number: JPH0261817B2
Application number: JP55098615A
Authority: JP
Inventors: Ei Fuerisu Deiuitsudo
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1979-07-18
Filing date: 1980-07-18
Publication date: 1990-12-21
Also published as: US4311927A; JPS5617523A

Description

【発明の詳細な説明】本発明は新規でかつ改良されたトランジスタロ
ジツク３状態出力装置に関し、特に高インピーダ
ンスの第３状態においての出力容量を減少すると
ともに、集積回路に適し又は共通バスに複数の出
力装置又はゲートを接続するのに適したトライス
テート出力ゲートに関する。更に言えば、本発明
は、共通バス上での低電位から高電位への遷移に
因る寄生ミラー容量帰還電流を、高インピーダン
スの第３状態にあるそれらトランジスタ論理ゲー
トのプルダウン素子に対して側流させることによ
り望ましくない低インピーダンス介在状態を除去
するものである。

一般のトランジスタ・トランジスタロジツク
（TTL）又はダイオード・トランジスタロジツク
（DTL）３状態装置では、バイナリ“１”及び
“０”に対応する論理値は、それぞれ出力におい
てたとえば2.4ボルト以上というような高レベル
電圧Vohとたとえば0.8ボルト以下というような
低レベル電圧Volで表わされる。正論理では、高
レベルバイナリ“１”では電源電圧Vccにより与
えられる。すなわち出力ゲートにバイナリ“１”
を与えるべき時に、この電源電圧が出力に電流を
“供給”するのである。出力にバイナリ“０”が
要求される場合には出力ゲートがこの供給電流を
遮断し、この電流を出力負荷からグランド（アー
ス）へ“沈める（Sink）”より変わり、これによ
つてその論理ゲートの出力には低レベル電圧Vol
が現われる。高インピーダンスとして定義される
第３状態は、装置の各素子からベース駆動電流を
エネーブルゲートを経て流し去ることにより生
じ、これにより各素子はすべて非導通となり、出
力Voはすべての外部回路に対して有効に高イン
ピーダンスとなる。従つて代表的なTTL3状態出
力ゲートは、バイナリ“１”（高レベル電圧）と
バイナリ“０”（低レベル電圧）のいずれかが通
常行なわれる論理動作の結果として要求されるか
に応じて出力に対し電流を“供給”するが“沈め
る”かというように動作するか、又はエネーブル
ゲートにおける信号に応じて出力に高インピーダ
ンス状態を表わす、という動作を行なう。負論理
では、高レベル及び低レベル電圧のバイナリ
“１”、バイナリ“０”の表わし方が前述とは逆に
なる。

第１図は通常の低電力シヨツトキーTTL3状態
出力ゲートを示している。このようなTTL出力
ゲートでは、いくつかの素子又は段毎に１つにま
とめて考えることができる。高レベル電圧Vccか
らの電流を供給し、バイナリ“１”を与える“プ
ルアツプ”素子は、ダーリントン接続におけるト
ランジスタ対となるトランジスタQ₂とQ₃とから
なり、トランジスタQ₂のベースに相対的に極小
電流が与えられることにより、高レベル電圧Vcc
と出力Vo間に比較的大きな電流を流せるように
なつている。出力からアースへ電流を沈めるため
の“プルダウン素子”又は段は、ベース回路に抵
抗R₃，R₄とトランジスタQ₅からなる通常のスク
エアリング回路を有するトランジスタQ₄からな
つている。位相スプリツト素子又は段、高レベル
又は低レベル電圧Viのゲートへのデータ信号入
力を受けるトランジスタQ₁からなつていて、ゲ
ートへのこのデータ信号入力に応じてプルアツ
プ、プルダウン素子を制御して出力に対して電流
を流すか沈めるようにする。

低レベル電圧又は電位が入力Viに現われると、
位相スプリツトトランジスタQ₁のベースも低電
圧となる。するとこのトランジスタのベース電流
がなくなるからそのコレクタからエミツタへの電
流も非導通となり、プルダウントランジスタQ₄
はターンオフする。従つて、理想的に言えば、ゲ
ートの出力Voはアースに対して分離すなわち絶
縁されることになる。トランジスタQ₁が非導通
であるから同時に供給トランジスタQ₂のベース
には高レベル電圧Vccが現われ、このトランジス
タQ₂へベース電流を与える。するとターンオン
したこのトランジスタQ₂はトランジスタQ₃のベ
ースへ電流を与え、結局このトランジスタQ₃が
導通してVccから出力Voに増幅電流を“供給”
する。従つてTTL論理ゲートでは本質的に入力
Viにおいて低電圧レベルとして表わされたバイ
ナリ“０”は、出力において高電圧レベルVohで
表わされるバイナリ“１”に反転されるようにな
つている。

バイナリ１が入力に現われ、トランジスタQ₁
へのベース駆動電流が与えられるとトランジスタ
Q₁が導通し、トランジスタQ₂のベースから電流
を沈めるため、トランジスタQ₂，Q₃で示したダ
ーリントントランジスタ電流供給源がターンオフ
する。それによつて高レベル電圧Vccからの電流
は出力Voに流れることができない。同時に、プ
ルダウントランジスタQ₄がそのベースに電流が
供給されることによつて導通し、そのコレクタか
らエミツタを介してアースに通ずる。これによ
り、ゲート出力Voにどんな負荷容量が接続され
ていたとしてもその負荷容量から電流を放電し始
め、出力Voをバイナリ０に対応する低レベル電
位にする。バイナリ信号を伝達するという点では
TTL出力はこの二状態モードで機能する。エネ
ーブルゲート端子Ａに高レベル電位が与えられて
いれば、このゲートがこうした二状態モードで機
能することが“可能（エネーブル）”になる。

第１図その他において、図面中のシンボルに逆
向きの矩形フツク形状を示したいくつかのトラン
ジスタ、ダイオードは、それぞれシヨツトキトラ
ンジスタ、シヨツトキダイオードであることが多
い。これらの内部構成に応じたシヨツトキクラン
プ作用はスイツチング時のターンオフが急速であ
る。

高インピーダンスの第３状態を出力Voに作る
ために加えられる素子はエネーブルゲートで、そ
の端子ＡがトランジスタQ₉の一部として示され
ている。エネーブルゲートQ₉が導通すると、Vcc
からダーリントランジスタプルアツプ素子Q₂，
Q₃へのベース電流がダイオードD₁のエネーブル
ゲートを介してアースに落ちる。同時に位相スプ
リツトトランジスタQ₁へのベース電流も、ダイ
オードD₂からエネーブルゲートトランジスタQ₉
のコレクタを介してアースへのより低いインピー
ダンス線路に流れる。通常トランジスタQ₉は非
導通状態にあり、前述のアースへの線路は遮断さ
れている。この状態でこの出力ゲートは先に述べ
たように２状態出力装置として働く。エネーブル
ゲートはそれ自体としてみれば２状態TTL出力
装置であつて、トランジスタQ₉がプルダウン素
子を構成している。エネーブルゲート端子Ａに高
レベル電位が与えられていれば出力装置がバイナ
リ信号を伝達することを“可能”にするが、端子
Ａが低レベル電位であると主装置の素子から電流
を取り去つてしまう。

出力Vo及び共通バスに接続される節点（ノー
ド）Ｂを高インピーダンスの第３状態とするに
は、エネーブルゲートに信号を与え、トランジス
タQ₉を介してアースへ導通させ端子Ａを低電位
とする。この状態では、プルアツプ段、位相スプ
リツタ段（ひいては間接的にプルダウン素子）
等、出力装置の各素子への電流は、直接アースへ
落ちる線路が与えられることにより取除かれる。
すべての素子のベース電流が除かれることによ
り、出力は共通バス上のノードＢに接続されたあ
らゆる外部回路に対して高インピーダンス状態と
なる。この状態では、このゲートは出力に対して
電流を供給することも沈めることもないため、そ
こには何もないのと同じような振舞をする。その
他TTL3状態出力装置に関しては本出願人が別途
開示した特許出願明細書を参照されたい。

以上のことから、このような３状態出力装置
は、特に同様の出力ゲートが共通バス上に多数結
合される用途に適していることが判る。このよう
な共通バス構造ではたつた１つのみの出力が、す
なわちこのバス構造に接続されたたつた１つの出
力ゲートのみがバスの電位（高低）を決めること
ができる。すなわち、他の出力はすべて高インピ
ーダンスの第３状態にしておけばよい。従つて第
２図に示すように一般的には受信器１４に信号を
送る共通バスすなわちワイヤ１２にいくつかの３
状態装置１１の出力を接続する。図示の状態では
１つを除いてすべての装置が高インピーダンス
（高Ｚ）状態となつている様子を示していて、残
りの一つ１３が動作している。従つてこの動作し
ている装置が低高遷移を行なう時に問題が生ず
る。

高Ｚ出力装置１１はそのDCインピーダンスは
非常に高いがACインピーダンスは比較的低い。
これは、各装置の出力トランジスタQ₄のベー
ス・コレクタ間に寄生接続容量があることに起因
している。共通バス上の電位が上がりかつ装置が
高Ｚ状態にあると、ベース・コレクタ容量を介し
て充電が起きる。スクエアリング回路は見かけ
上、比較的に高いインピーダンス状態にあるの
で、帰還電流のほとんどはトランジスタQ₄のベ
ースに指向する。このベース電流は、トランジス
タの共通エミツタ電流利得により増幅され、トラ
ンジスタQ₄には大きなコレクタ電流が流れるよ
うになる。出力すなわちノードＢにおいてこのよ
うな現象が起きるということは、前記遷移期間
中、この節点を低インピーダンスとすることと等
価となる。言い換えると共通バスに大容量を接続
したのと同じになつてしまう。これはもちろん望
ましくない。すなわち共通バスを低高遷移させる
１つの動作装置の能力速度を低下させ、また低高
遷移を起こさせるにはより多くのエネルギーが必
要となるからである。

更に他の問題について説明すると、通常２状態
動作モードでは、プルダウントランジスタQ₄は
負荷からの電流を沈める場合かなり大きな電流を
通過させなければならない。そのため、回路内の
他のトランジスタに較べて形も大きくなり、従つ
てベース・コレクタ容量も大きくなつてしまう。
第１Ａ図はトランジスタQ₄におけるベース・コ
レクタ装置容量効果を表わす等価回路を示してい
る。同図では等価的な帰還容量をトランジスタ
Q₄のベースとコレクタ間にまたがる容量C_BCで示
している。プルダウン素子トランジスタにおける
この比較的大きなベース・コレクタ接続容量C_BC
は“ミラー容量”として知られている。出力又は
共通バスの電圧又は電位が上昇すると、ベース・
コレクタ容量C_BCの両端の電圧変化率に比例して
かなりの量の電流i_BCが流れる。この電流は同様
に“ミラー電流”と呼ばれている。第１Ｂ図で抵
抗R₄によつて示すようにスクエアリング回路が
高抵抗であるので、このミラー電流のいくらかは
第１Ｂ図においてi_Bで示すようにトランジスタQ₄
のベースに流れ、このベース電流はトランジスタ
Q₄の利得βによつて増倍されてトランジスタQ₄
のコレクタ電流i_C＝βi_Bとして大きなものになる。
このようにアースへの低ACインピーダンス通路
が共通バスからの電流を流してしまうと、負荷容
量を充電するために共通バス上で働いている１つ
の素子の効率は低下してしまう。その結果、共通
バス上で低高遷移を行う際に無駄に電力を浪費
し、遅延を生むことにもなる。

ミラー電流によるこのような有害な影響を避け
るには、トランジスタQ₄のベースに流入する電
流i_Bを消失させればよいことは明らかである。こ
のベース帰還電流i_Bは（i_BC−i_R）に等しい、すな
わちミラー電流から抵抗R₄を流れる成分を引い
たものがあるが、上記の要求を満すには、i_Rがミ
ラー電流i_BCと等しいかそれより大きくなければ
ならない。従つて第１図示のような通常の回路で
は、i_Rがミラー電流と等しいかそれより大きくな
ければならないという条件を満すことはできな
い。それは２状態モードにおいて位相スプリツタ
がプルダウン素子Q₄にベース駆動電流を与えて
いる時の電流損失を抑えるためには抵抗R₄にか
なり大きな抵抗値を与えなければならないからで
ある。またミラー容量を流れるミラー電流は、こ
の容量両端の電圧の変化率に比例するため、トラ
ンジスタQ₄は出力の電圧が低から高へ変わり終
るまでオン状態のままにあることになる。従つて
この間に共通バスからアースへこの導通している
プルダウントランジスタを介してかなり大きな電
流が流れることになり、電力を消費することにも
なるのである。

トランジスタロジツク３状態出力装置のその他
の点に関しては、例えば本出願人が米国で別途出
願中の下記発明に見ることができる。発明者ステ
イブン・エヌ・グツドスピード、発明の名称“電
力損失を減少したトランジスタロジツク３状態出
力装置”、1979年１月24日付米国特許出願番号第
005929号、及び発明者パウル・ジエー・グリフイ
ス、発明の名称“帰還を伴つたトランジスタロジ
ツク３状態出力装置”、1979年１月24日付米国特
許出願番号第005928号。更に寄生ミラー容量及び
ミラー帰還電流に伴う問題については下記発明に
見ることができる。発明者ロバート・ダブリユ
ー・ベシユドルト、発明の名称“電力消費を抑
え、かつ低高遷移間の速度を増すトランジスタロ
ジツク出力装置”、1979年４月30日付米国特許出
願番号第034380号及び発明者パウル・ジエー・グ
リフイス、発明の名称“ミラー電流を側路するト
ランジスタロジツク出力装置”。以上の特許出願
は各発明者から本出願人すなわちカルフオルニア
州マウンテン・ビユー所在のフエアチヤイルド・
カメラ・エドント・インスツルメント社へ譲渡さ
れたものである。

以上のことから本発明の目的は複数の装置が共
通バスに接続されそのうちの１つが動作している
時には他は高インピーダンスの第３状態にある共
通バス構造用として出力容量を減少させた新規で
改良されたトランジスタロジツク３状態出力装置
を提供することである。出力容量を減少させると
いうことは、１つの動作装置が共通バス上で低電
位から高電位へ、変化している時に高インピーダ
ンスの第３状態にある非作動装置が消費する電力
を減少させるということになる。

本発明の他の目的は、共通バス上での低電位か
ら高電位への変化に起因するミラー帰還電流をプ
ルダウン素子トランジスタのベースから取り除く
ことのできるトランジスタロジツク３状態出力装
置を提供することである。このようにすれば、出
力装置が高インピーダンスの第３状態にある時に
プルダウン素子によつて共通バスから引き出され
る電流を利得増倍してしまう不利を避けられる。

更に本発明の他の目的は、回路系に干渉したり
又は２状態動作モードにおいてトランジスタロジ
ツク出力装置の機能を損なつたりすることなく、
高インピーダンスの第３状態においてミラー帰還
電流を制御し得る能動、受動素子構成を開示する
ことである。

このような結果を得るため、本発明はトランジ
スタロジツク３状態出力ゲート又は装置に次のよ
うな改良を行つている。能動又は受動素子を一方
ではエネーブルゲートに、他方ではプルダウン素
子トランジスタのベースに接続し、エネーブルゲ
ートが低電位にあつて出力装置が高インピーダン
スの第３状態にある時にプルダウン素子のベース
からアース又は低電位への低インピーダンス路を
形成するようにする。これにより、プルダウン素
子トランジスタのベースのミラー帰還電流をアー
スに流すことができる。そして又上述の構成はプ
ルダウン素子トランジスタのベースに向う逆方向
の電流に対しては高インピーダンスとなるように
する。これによりエネーブルゲートが高電位にあ
る時にはエネーブルゲートからの電流を遮断する
ことができ、又この結合手段のエネーブルゲート
側に接続されたすべての高電位電流源からの電流
を遮断することができる。

本発明の望ましい実施例では、プルダウン素子
のベースからアース又は電位への電路を形成する
能動素子による放電手段を設け、この電路のイン
ピーダンスを前記能動素子の導通状態に応じて低
インピーダンスとするか高インピーダンスにす
る。エネーブルゲートの信号電位に応じて上記能
動素子の導通状態を制御する手段を設け、エネー
ブルゲートが高電位にあつて出力装置が２状態動
作モードで信号を伝達している時には能動素子を
高インピーダンスにし、エネーブルゲートが低電
位にあつて出力装置が高インピーダンスの第３状
態にある時には、プルダウン素子のベースのミラ
ー帰還電流に対して能動素子がアースへの低イン
ピーダンス路となるようにする。

特に望ましい構成としては、能動素子による放
電手段を２重反転直列接続した３つの能動素子か
ら構成する。すなわち、第１の能動素子のコレク
タ電位はエネーブルゲートの信号電位と同位相と
し、第２の能動素子のコレクタ電位はエネーブル
ゲート電位と位相を異にし、第３の能動素子のコ
レクタ電位はエネーブルゲートと同位相とするの
である。この２重反転接続の特徴及び利点はエネ
ーブルゲートが低電位にあつて出力装置が高イン
ピーダンスの第３状態の時はプルダウン素子のベ
ースからアースに対しての低インピーダンス路を
形成でき、又エネーブルゲートが高電位で出力装
置が信号を伝送している時には高インピーダンス
路を形成できる。つまりプルダウン素子のベース
に対して電流源を離隔できることにある。

本発明の他の実施例としては、一方でエネーブ
ルゲートに、他方でプルダウン素子のベースに接
続する能動素子手段を、コレクタをプルダウン素
子のベースに、一つのエミツタをエネーブルゲー
トに、もう１つのエミツタを装置の入力にそれぞ
れ接続したマルチエミツタ接続トランジスタと、
このトランジスタのベースに接続した高電位電流
源とで構成することもできる。このような構成に
すると、エネーブルゲートが低電位となつた場
合、また装置の入力が低電位となつた場合のいず
れの場合にもマルチエミツタトランジスタが導通
し、プルダウン素子のベースに発生したミラー電
流に対してアース又は低電位への電路を与えるこ
とができる特徴及び利点がある。これとは逆にエ
ネーブルゲートも装置入力も共に高電位となつた
時にはマルチエミツタトランジスタはプルダウン
素子のベースに対し高インピーダンスを与える。
従つて装置が高インピーダンスの第３状態にある
時だけでなく、２状態動作モードにあつて入力が
低くなり装置出力が低電位から高電位へ遷移する
時にも、プルダウン素子のベースから有害な容量
性帰還ミラー電流を除去することができる。

最後に、本発明の更に他の実施例としては、一
方でエネーブルゲートに、他方でプルダウン素子
のベースに接続する手段として、たとえば大接合
面積ダイオードのように、順方向には低インピー
ダンスを示し、逆方向には高インピーダンスを示
す受動素子を用いることもできる。

本発明の他の目的、特徴、利点は以下図面に基
説明から明らかとなる。

第３図に示した本発明のトランジスタロジツク
出力装置は低電力シヨツトキーTTLゲートであ
るが、本発明の変形として第１図示の装置とすべ
ての点で同様の動作をする。従つて、第１図に関
して先に述べた説明を授用できる部分には同様の
記号及び符号を付している。しかし、第３図の回
路では第１図の回路に対してトランジスタQ₆，
Q₇，Q₈及び抵抗R₅，R₇が加わつている。プルダ
ウントランジスタQ₄のベースとアースとの間に
接続したトランジスタQ₈は、トランジスタQ₄の
ベース−コレクタ接合、容量からアースへミラー
帰還電流を送るための“アクテイブ（能動）”装
置として働く。さらに通常非導通すなわち高イン
ピーダンス状態にある能動素子Q₈は、トランジ
スタQ₆，Q₇を経てエネーブルゲートノードＡの
信号電位により制御されて導通すなわち低インピ
ーダンス状態に切換わる。このようにトランジス
タQ₈はトランジスタQ₄のベースに接続して後述
のようにエネーブルゲートにより制御される。

エネーブルゲートが導通してノードＡが低電位
となり装置の素子から電流が沈められて高インピ
ーダンスの第３状態となる時、本発明で加えられ
たトランジスタQ₆のベースエミツタ接合は導通
してトランジスタQ₆へベース駆動電流を与える。
従つて、トランジスタQ₆はコレクタからエミツ
タへ導通し始めトランジスタQ₇のベースを放電
してトランジスタQ₇をオフにする。トランジス
タQ₇が非導通になると、トランジスタQ₈のベー
ス電位は上昇してベース駆動電流が流れ、このト
ランジスタQ₈はオンになる。トランジスタQ₈が
コレクタからエミツタへ導通してアースの低イン
ピーダンス路を形成すると、プルダウントランジ
スタQ₄の接合容量C_BCからの容量性ミラー帰還電
流はトランジスタQ₄のベースではなくてトラン
ジスタQ₈のコレクタを通つて流れ、トランジス
タQ₄によるベース電流の増幅を妨げる。このよ
うに、出力装置が高インピーダンスの第３状態に
あつても、共通バスにおける電圧変化により起る
帰還ミラー電流がプルダウン素子トランジスタ
Q₄を導通させることはなく、共通バスからトラ
ンジスタQ₄を介しての電流が流れることもない。
高インピーダンス３状態出力装置は共通バスから
見ると、低すなわち小容量に見える。また、バス
に結合された１つの出力装置が動作するにも第１
図に示すような回路における場合に較べれば、ほ
んのわずかなエネルギー及び電力を用いて高速で
低−高転移を行なうことができる。このような本
発明は一般に用いられているトライステート出力
装置の高DCインピーダンスに第３状態高ACイン
ピーダンスを加えたものである。

エネーブルゲートが非導通で、ノードＡが高電
位になつている場合、トランジスタQ₆は非導通
となる。トランジスタQ₆が非導通の場合、トラ
ンジスタQ₇のベース電位は上昇してベース駆動
電流が流れる。トランジスタQ₇がコレクタを経
て導通するとトランジスタQ₈のベース電位は下
がりベース駆動電流も減ずる。従つてトランジス
タQ₈は非導通となつてトランジスタQ₈のコレク
タからアースへの電路は高インピーダンスとなつ
て遮断する。この状態において、TTL出力装置
は通常の２状態モードで機能し、出力Voに対し
電流を供給したり減じたりしてバイナリ信号を送
る。

他の見地からすると、トランジスタQ₆，Q₇，
Q₈はノードＡにおける３状態エネーブル信号に
対して２重反転装置となつていてエネーブルゲー
トとノードＡが低電位の場合にはトランジスタ
Q₄のベースに対しアースへ低インピーダンスル
ートを与え、ノードＡに高電位信号が現われた場
合にはトランジスタQ₄のベースに対し高インピ
ーダンスとする。また、ノードＡが高電位で入力
Viが低い場合、直列の２重反転結合をなす３つ
の能動素子はトランジスタQ₄のベースに対し電
流源からいかなる電力も与えないように絶縁す
る。このようにしてノードＡが高く入力Viが低
い場合にもトランジスタQ₄のベースへの電流路
は一切なくすことができる。仮に第３Ａ図示のよ
うに能動素子として１つのシヨツトキ型トランジ
スタを用いた場合にはこのようにすることはでき
ない。第３Ａ図示の場合、エネーブルゲートにお
ける信号の制御のもとでトランジスタQ₄のベー
スから寄生ミラー電流を放電するための能動素子
は、第３図示の３つのトランジスタによる２重反
転結合に代えて、１つのシヨツトキトランジスタ
から構成されている。よつてこの第３Ａ図に示し
た回路では、ノードＡが、高電位となつてトラン
ジスタの導通を遮断した時、シヨツトキトランジ
スタに含まれるシヨツトキダイオードからコレク
タラインを経て電源VccからトランジスタQ₄のベ
ースへ電流が漏洩し、トランジスタQ₄が非導通
あるべき時にもこのトランジスタQ₄を導通させ
てしまう問題がある。すなわち、ノードＡが高電
位で入力Viが低い場合、固定Voは高くかつプル
ダウントランジスタQ₄は非導通でなければなら
ない。第３図に示した本発明の実施例における３
つの能動素子の２重反転シーケンスはこの問題を
回避している。それ故、２状態動作モードにおい
て、ノードＡが高電位で入力Viが低い場合、ト
ランジスタQ₄のベースを電源から絶縁し得る。

望ましくないミラー電流を放電するための本発
明の能動素子結合は、エネーブルゲートのノード
Ａにおける信号と同じ位相でトランジスタQ₄の
ベースに電位を与える。これは２重反転により行
なわれる。すなわちトランジスタQ₆のコレクタ
はノードＡの信号と同じ位相、トランジスタQ₇
の電位のコレクタは反転されてノードＡの信号と
逆位相、トランジスタQ₈のコレクタの電位は再
び反転されてノードＡと同じ位相となる。言い換
えれば、エネーブルゲートがプルダウントランジ
スタQ₉を介して導通する場合、エネーブルゲー
トトランジスタQ₉と同じ位相のトランジスタQ₆，
Q₈も又導通するがトランジスタQ₇は非導通とな
る。エネーブルゲートがプルダウントランジスタ
Q₉を介して導通しない場合にはトランジスタQ₉
と同じ位相のトランジスタQ₆，Q₈も亦導通しな
いがトランジスタQ₇は導通する。この２重反転
構成により、出力装置の２状態動作において低高
遷移に際し干渉を起すことがない。

プルダウントランジスタQ₄のベースとエネー
ブルゲート間に接続されたミラー電流放電装置は
第３Ｂ図に示したように高逆方向インピーダンス
及び低順方向インピーダンスのダイオードのよう
な受動素子でもよい。この目的のための能動素子
を使用すると、ノードＡが高電位で入力Viが低
い場合トランジスタQ₄のベースから絶縁しなけ
ればならない電源の問題が生ずる。第３Ｂ図に示
したように結合した受動素子ダイオードは、ノー
ドＡにおけるエネーブルゲート信号と同位相のト
ランジスタQ₄のベースからアースへの低インピ
ーダンス路を、付随電源も必要とせずまた装置の
通常の２状態動作における干渉も起こさずに形成
することができる。しかしながら、このような受
動素子ダイオード結合を用いるには、トランジス
タQ₄が導通しないように順方向インピーダンス
を両端電位で0.2〜0.3ボルト程度に低くしなけれ
ばならない。TTLゲートにおける一般的集積回
路のダイオードなら0.4〜0.6ボルト程度である。
しかしながらダイオードのインピーダンスはダイ
オードの寸法すなわち接合領域を増すことにより
減少することができ、接合ダイオードで0.2〜0.3
ボルトの電圧降下に抑えることもできる。

第３Ｃ図は本発明の他の実施例を示している。
ここでは、マルチエミツタトランジスタがエネー
ブルゲートの制御を受ける能動素子として組み込
まれており、高インピーダンスの第３状態におい
てトランジスタQ₄のベースから好ましくないミ
ラー電流を放電する。図に示すように、マルチエ
ミツタの１つは入力Viに接続し、もう１つはノ
ードＡでエネーブルゲートに接続している。コレ
クタはトランジスタQ₄のベースに接続し、ベー
スは電源Vccに接続している。この構成におい
て、マルチエミツタトランジスタのコレクタ電流
は、ノードＡ又は入力Viのいずれかが低い場合
どちらかのエミツタに流れ、それにより電源Vcc
の電流からトランジスタQ₄のベースを絶縁する。
この構成に伴う問題は、マルチエミツタ能動素子
トランジスタは、入力における低レベル電位信号
がエミツタを流れる電流を下げるのに十分低い、
たとえば0.6ボルト以下の場合にのみこの機能を
果すことができるということである。一般回路用
としては、通常この種の入力の低電位は1.0ボル
トオーダなので、相対電圧レベルが前記を満足さ
せるように調節する必要がある。

本発明の実施例について述べてきたが、低電力
シヨツトキ、レギユラシヨツトキ及びイソプレー
ナ技術等を幅広い回路へに改変し得ることは明ら
かである。たとえば、カリフオルニア州マウンテ
ン・ビユー所在のフエアチヤイルド・カメラ・エ
ンド・インスツルメント社の系列のメイン州サウ
スポーランド所在のフエアチヤイルド・半導体デ
ジタル事業部の部員ボブ・ベシユドルド、デイ
ブ・フエリス及びパウラ・グリフイス氏等が1979
年３月１日発行の“エレクトロニクス”で著した
「酸化絶縁が良好なシヨツトキTTLを作る」にて
述べた回路にも適用できるし、94042、カリフオ
ルニア州、マウンテン・ビユー所在のフエアチヤ
イルド・カメラ・エンド・インスツルメント社が
1978年に版権を取得したフエアチヤイルドTTL
データブツクに見られる技術にも適用が考えられ
る。

【図面の簡単な説明】

第１図は従来の代表的なトランジスタロジツク
TTL3状態出力ゲート又は装置の概要図、第１Ａ
図はベース−コレクタミラー容量を有するプルダ
ウン素子トランジスタの等価回路、第１Ｂ図はプ
ルダウントランジスタ素子のベースへの寄生容量
ミラー帰還電流の動きを示した当価回路、第２図
は１つを除いて他の装置が高インピーダンスの第
３状態(Z)で、一方残りの１つのゲート(A)は２状
態動作モードでバイナリ信号を共通バスに送るた
めアクテイブとなつている、複数のトランジスタ
ロジツク３状態出力装置を共通バス又はワイヤに
接続している装置のブロツク図、第３図は高イン
ピーダンスの第３状態で生ずる容量性ミラー電流
を放電するための装置を有する本発明のTTL3状
態出力装置の概要図、第３Ａ図は回路に接続され
たトランジスタ１つだけでは寄生ミラー電流を放
電するための能動素子として動作し得ないシヨツ
トキトランジスタの等価回路、第３Ｂ図は受動素
子、特に低い順方向インピーダンス、高い逆方向
インピーダンスダイオードを利用して帰還ミラー
電流を放電するための他の実施例の概要図、第３
Ｃ図はミラー電流の放電用能動素子がマルチエミ
ツタトランジスタである本発明の他の実施例の概
要図である。 Q₁〜Q₉……トランジスタ、D₁，D₂……ダイオ
ード、R₁〜R₇……抵抗、１１……トライステー
ト装置、１２……共通バス、１４……レシーバ。

Claims

【特許請求の範囲】１２状態動作モードで高及び低電位のバイナリ
データ信号を送るための入力及び出力と、高電位
から出力に電流を供給するためのプルアツプ素子
と、出力から電位を沈めて出力を低電位とするた
めのプルダウン素子と、プルアツプ及びプルダウ
ン素子を入力における信号に応じて制御する、前
記入力に接続された位相スプリツタ素子とを有
し、前記各素子は接合形トランジスタであると共
に、更に、前記プルアツプ及びプルダウン素子
が、非導通となつて出力において高インピーダン
スの第３状態となるように前記プルアツプ及びプ
ルダウン素子から電流を沈めるためのエネープル
ゲートを有してなるTTLトランジスタ３状態出
力装置であつて、複数の該出力装置の各出力が共
通バスに接続され、１つの当該出力装置が２状態
モードでバイナリ信号を伝達する状態において他
の残りのすべての上記出力装置は高インピーダン
スの第３状態を維持し、前記プルダウン素子トラ
ンジスタは、装置の出力の共通バスにおける低−
高電位変化による前記プルダウン素子トランジス
タのベースへの好ましくない寄生容量性ミラー電
流となる比較的大きなベース−コレクタ接合容量
を有することを特徴とする、共通バスにおいて用
いるのに適した種類のTTLトランジスタロジツ
ク３状態出力装置において、装置が高インピーダ
ンス第３状態にある場合プルダウン素子により導
通を妨げるためベース−コレクタ容量性帰還ミラ
ー電流を側流して放電するための改良であつて、
エネーブルゲートが低電位で出力装置が高インピ
ーダンスの第３状態にある場合、プルダウン素子
のベースからアースへの低インピーダンスルート
を与えるため、一方でエネーブルゲートに、他方
でプルダウン素子トランジスタのベースに接続し
た接続手段からなり、それによりプルダウン素子
トランジスタのベースにおけるミラー帰還電流を
アースへ側流すると共に、エネーブルゲートとプ
ルダウン素子間の前記接続手段はプルダウン素子
トランジスタのベースに向つての反対方向の電流
の流れには高インピーダンスを与え、よつてエネ
ーブルゲートが高電位の場合エネーブルゲートか
らの及び前記接続手段のエネーブルゲート側に接
続された他の高電位電流源からの電流の流れを阻
止するようになつており、更にエネーブルゲート
とプルダウン素子のベースとの間に接続された前
記接続手段はプルダウン素子のベースに接続され
たコレクタを有するマルチエミツタ接合トランジ
スタからなり、その１つのエミツタはエネーブル
ゲートに接続し、他の１つのエミツタは装置の入
力に接続し、ベースは高電圧源に接続し、それに
よつてエネーブルゲートが低電位であるか又は装
置の入力が低電位の場合マルチエミツタ接合トラ
ンジスタは導通してプルダウン素子のベースに生
ずるミラー電流に対しアース又は低電位へのルー
トを提供し、エネーブルゲートと装置の入力の両
方が高電位となる時はプルダウン素子のベースを
高インピーダンスとすることを特徴とするトラン
ジスタロジツク３状態出力装置。２２状態動作モードにおいて高及び低電位のバ
イナリ信号を伝達するための入力及び出力と、高
電位から前記出力へ電流を供給するプルアツプ素
子と、前記出力から低電位へ電流を沈めるプルダ
ウン素子と、前記入力に接続されて前記プルアツ
プ及びプルダウン素子を制御する位相スプリツタ
素子とをそれぞれ有すると共に前記各素子が接合
形トランジスタ手段であり、更に前記プルアツプ
及びプルダウン素子から電流を沈めて当該プルア
ツプ及びプルダウン素子をすべて非導通にして出
力を高インピーダンスの第３状態にするエネーブ
ルゲートをそれぞれ有する複数のTTLトランジ
スタロジツク３状態出力装置を有するシステムで
あつて、前記複数の出力装置がそれぞれの出力に
おいて共通のバス又は導線に接続され、前記シス
テムの動作においては、１つを除くすべての前記
出力装置が高インピーダンスの第３状態となつて
残りの１つの出力装置が２状態動作モードでバイ
ナリ信号を伝達する動作を行うように、各出力装
置のプルダウン素子接合形トランジスタは前記１
つの動作素子が共通バス上で低電位から高電位へ
の変化を起させる時に高インピーダンスの第３状
態にある前記装置のプルダウン素子のベースに対
し望ましくない寄生容量性帰還ミラー電流を流す
ベース−コレクタ接合を有するシステムにおい
て、前記ベース−コレクタ容量性ミラー帰還電流
を高インピーダンスの第３状態にある装置群から
側流して放電し高インピーダンス状態を維持させ
ると共にプルダウン素子が共通バスからの電流を
沈めるのを阻止するための改良であつて、前記各
３状態出力装置は、一方でエネーブルゲートに他
方でプルダウン素子のベースに接続した装置を有
し、この装置は前記エネーブルゲートが低電位の
時には前記プルダウン素子のベースからアースへ
の低インピーダンス路を形成すると共に前記プル
ダウン素子トランジスタ手段のベースへ向う方向
とは逆方向の電流に対しては高インピーダンス路
を形成するものであり、上記の一方のエネーブル
ゲートに他方でプルダウン素子のベースに接続し
た装置は低順方向インピーダンス高逆方向インピ
ーダンスの受動素子であり、更に上記受動素子は
低順方向インピーダンスで比較的接合表面積の大
きなダイオードであることを特徴とするトランジ
スタロジツク３状態出力装置。