JPH03192921A - スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ＥＣＬ論理ゲート及び回路をカットオフ状態
に保持するための新規なカットオフドライバ回路に関す
るものである。カットオフドライバ回路は、カットオフ
ドライバ回路がスタンバイ状態にあり且つＥＣＬデータ
信号を伝搬させるために、ＥＣＬ論理ゲート及び回路が
カットオフ状態にない場合に電力条件及び電力散逸を減
少させる。特に、本発明は、電流シンク電流スイッチ回
路を具備する新規なカットオフドライバ回路を提供する
ものである。

従来技術 ＥＣＬカットオフドライバ回路を具備するスタンダード
なＥＣＬ論理ゲートを第１図に示しである。基本的なＥ
ＣＬゲートは、ＥＣＬゲートトランジスタＱ６及びＱ７
によって与えられる差動ゲートである。この例において
は、ゲートトランジスタＱ６が、入力端ＥＣＬ　　ＤＡ
ＴＡ　　ＩＮにおいて高及び低電位のＥＣＬデータ人力
信号を受取るための入力トランジスタ要素を与えている
。ゲートトランジスタＱ７は、基準トランジスタ要素を
与えており、それに対して、高及び低電位ＥＣＬデータ
入力信号レベルの間の中間基準電圧レベルにおいて基準
電圧信号ＲＥＦ２が印加される。

差動ゲートトランジスタ要素Ｑ６及びＱ７のエミッタ端
子は、共通エミッタノードカップリングにおいて一体的
に結合されている。電流シンクＩ３が、共通エミッタノ
ードカップリングと低電位レベル電力レールＶＷ、ＩＩ
との間に結合されている。

電流シンク１３は、典型的には、シンク電流乃至はテー
ル電流を発生するためにそのエミッタ電流経路内にテー
ル抵抗を具備する電流源トランジスタ要素である。バイ
アス電圧発生器は、電流シンク１３の電流源トランジス
タ要素のベースへ印加される電流源電圧を供給する。

ＥＣＬ差動差動ゲートトランジスタ要素及６Ｑ７は、高
電位レベル電力レールへ結合されているそれぞれのコレ
クタ経路スイング電圧抵抗Ｒ６及びＲ７を介して交代的
電流経路を与えている。この例においては、高電位レベ
ル電力レールＶＣＣは接地電位であり、丁１．つＧＮＤ
としても示されている。典型的に、スイング電圧抵抗要
素Ｒ６及びＲ７は実質的に等しい抵抗値を有している。

電流シンクＩ３は、人力トランジスタ要素Ｑ６のベース
における人力信号ＥＣＬ　　ＤＡＴＡ　　ＩＮに従って
、スイング抵抗Ｒ６又はＲ７の何れか一方を介しての交
代的電流経路の一方においてＥＣＬ差動ゲート電流を発
生する。

典型的なＥＣＬゲートは、差動ベース入力回路を具備す
る差動信号人力形態に従って構成することが可能である
。差動信号人力ＥＣＬゲート回路形態においては、差動
ゲートトランジスタＱ６及びＱ７が、図示した如く入力
トランジスタ要素及び基準トランジスタ要素として機能
するのではなく、相補的入力端ＩＮ及びＤＮに対する差
動入力トランジスタを構成する。何れのタイプのゲート
も、本明細書においては、ＥＣＬ差動ゲート、ＥＣＬ論
理ゲート、又はＥＣＬ出力ゲート、又は巾に差動ゲート
又はＥＣＬゲートと呼称する。

更に、第１図に示した如く、ＥＣＬゲート出力信号は、
ゲートトランジスタＱ６のコレクタノードからとられる
。このコレクタノードは、出力スイッチングノードであ
って、それは出力バッファエミッタホロワトランジスタ
要素Ｑｌｌを介して出力端ＥＣＬ　　ＤＡＴＡ　　ＯＵ
Ｔへ高及び低電位の出力信号を供給する。ゲートトラン
ジスタＱ６のコレクタノードはＥＣＬ　　ＤＡＴＡ　　
ＩＮにおける入力信号に対し相補的な即ち反転した出力
信号を供給するが、真又は非反転型出力信号（不図示）
も、ゲートトランジスタＱ７のコレクタノードからとる
ことが可能である。

ＥＣＬ差動ゲート用の従来の出力カットオフドライバ回
路は、出力イネーブル（ＯＥ）差動ゲートであってここ
においてはＯＥカットオフドライバゲートとして呼称す
る出力イネーブル差動ゲートによって与えられている。

このＯＥカットオフドライバゲートは、ＯＥゲートトラ
ンジスタ要素Ｑ５及びＱ８を有しており、トランジスタ
要素Ｑ５は、ＯＥ信号人力トランジスタ要素乃至はカッ
トオフドライバトランジスタ要素を与え、且つトランジ
スタ要素Ｑ８はＯＥ基準トランジスタ要素を与えている
。ＯＥゲートトランジスタ要素Ｑ５及びＱ８は、共通エ
ミッタノードカップリングにおいて一体的に結合されて
おり、且つ電流シンクｉ４が、ＯＥゲートトランジスタ
要素Ｑ５及びＱ８の共通エミッタノードカップリングと
低電位電力レールＶｌ！！！との間に結合されている。

ＯＥ信号人力トランジスタ要素乃至はカットオフドライ
バトランジスタ要素Ｑ５は、第１図に示した如く、マル
チエミッタトランジスタ要素乃至は一対の並列結合した
カットオフドライバトランジスタ要素Ｑ５Ａ及び０５Ｂ
であり、エミッタノードは、それぞれ、電流シンク１４
及びＩ３へ結合されており、後述する如く、カットオフ
状態期間中に両方の電流シンクを供給する。

ＥＣＬゲートトランジスタ要素Ｑ６の出力スイッチング
ノード及びＥＣＬ出力ゲートの通常のスイッチング動作
期間中、カットオフトランジスタ要素Ｑ５Ａ及び０５Ｂ
のベースに印加されるＯＥ倍信号低状態であり、且つＯ
Ｅカットオフドライバトランジスタ要素Ｑ５Ａ及び０５
Ｂはオフ状態である。従って、ＯＥ基準トランジスタ要
素Ｑ８は、電流シンクＩ４に対してテール電流を担持す
る。カットオフ状態の場合、カットオフトランジスタ要
素Ｑ５Ａ及びＱ５Ｂのベースへ印加されるＯＥ倍信号高
状態であり、且つＯＥカットオフドライバトランジスタ
要素Ｑ５Ａ及びＱ５Ｂはターンオン状態である。トラン
ジスタ要素Ｑ５Ａ及び０５Ｂが導通状態であると、エミ
ッタ電流が電流シンクＩ３及びＩ４の両方を満足し、ト
ランジスタ要素Ｑ７及びＱ８をターンオフさせる。両方
の電流シンクＩ３及びＩ４を介しての全シンク用電流は
、負荷抵抗要素Ｒ６を介して流される。異常に大きな電
流は、抵抗要素Ｒ６を線断して大きな電圧降下を発生す
る。その結果、ＥＣＬゲート人力トランジスタＱ６のコ
レクタノード及び出力端ＥＣＬ　　ＤＡＴＡ　　ＯＵＴ
における電圧レベルはカットオフ電位レベルより下に降
下し、負荷終端電圧Ｖ□↑、例えば−２Ｖに近付く。従
って、ＥＣＬゲート出力端ＥＣＬ　　ＤＡＴＡ　　ＯＵ
Ｔは、カットオフ状態即ち高インピーダンス状態に保持
され、複数個のＥＣＬ出力ゲートを共通バス上に適用さ
せる。共通バス適用においては、１個のＥＣＬ出力ゲー
トが活性なスイッチングモードとなり、他のものはカッ
トオフ状態乃至は高インピーダンス状態に保持される。

従来のＥＣＬゲートＯＥカットオフドライバ回路の一つ
の欠点は、カットオフ状態及びカットオフドライバ回路
がアイドル又はスタンバイ状態にある場合の両方におい
て大きな電力散逸を発生するということである。ＯＥカ
ットオフドライバ回路によって制御されるＥＣＬ出力ゲ
ート乃至はＥＣＬ論理ゲートの数が増加するに従いこの
電力散逸は増加し、負荷抵抗を介して流れる大きな電流
の数を増加させる。例えばｈｅｘバッファ又はオフタル
バッファなどのようなマルチビットのＥＣＬ出力ゲート
に対してのマルチビット回路を駆動するために高電力の
ＯＥドライバ乃至はＯＥ信号源が必要とされる。

第１図に示した如く、ここにおいてはＯＥ信号回路とも
呼称されるＯＥドライバ回路は、高及び低電位のＯＥ人
力信号が印加されるＯＥ入力トランジスタ要素Ｑ１及び
中間電位の基準信号ＲＥＦ１が印加されるＯＥ基準トラ
ンジスタ要素Ｑ２によってりえられるＯＥ入力ゲートを
有している。

ＯＥ入力ゲートトランジスタ要素Ｑ１及びＱ２は、共通
エミッタノードを具備する差動ゲートの状態に結合され
ている。ＯＥ入力ゲート電流シンク１１は、この共通エ
ミッタノードと低電位電力レールＶＥ［ｌとの間に結合
されている。ＯＥ入力ゲートトランジスタ要素Ｑ１及び
Ｑ２は、ＯＥ入力トランジスタ要素Ｑ１のベースにおい
て印加されるＯＥ倍信号従って、高電位電力レールＶｃ
ｃからコレクタ抵抗Ｒ１及びＲ２の何れか一方及び共通
抵抗要素Ｒ’つを介して交代的なコレクタ抵抗電流経路
を′ｙえている。

この例においては、ＯＥ入力ゲートからのＯＥ出力信号
は、エミッタホロワ出力バッファトランジスタ要素Ｑ３
へ結合されるスイッチング出力ノードを与えるＯＥ基準
トランジスタ要素Ｑ２のコレクタノードからとられる。

エミッタホロワ出力バッファトランジスタ要素Ｑ３は、
ベースコレクタ短絡型（ＢＣＳ））ランジスタ要素ダイ
オードＱ４を介して、ＯＥカットオフドライバトランジ
スタ要素Ｑ５Ａ及び０５Ｂのベースノードへ結合されて
いる。出力バッファエミッタホロヮトランジスタ要素Ｑ
３及びカットオフドライバトランジスタ要素Ｑ５Ａ及び
０５Ｂのベースノードは、電流シンク１２を介して、低
電位電力レールＶｌ！！！を基準としている。

電流シンク１１及びＩ２によって与えられる０５１５４
８回路乃至はＯＥ信号回路の動作に対して必要とされる
電流は比較的小さいものである。

電流シンク１１及び１２の各々は、約１ｍＡの電流レベ
ルで動作する。０５１５４８回路乃至はＯＥ信号回路は
、カットオフドライバ回路を具備する複数個のＥＣＬ論
理ゲートを駆動するために使用することが可能である。

ｈｅｘバッファ及びオフタルバッファなどのようなマル
チビット回路に対して上述した如く、より高い電力の０
５１５４８回路が必要とされる場合がある。

ＥＣＬ論理ゲート及びカットオフドライバ回路の動作に
対して必要とされる電力は実質的により高いものである
。電流シンクＩ３及びＩ４は、典型的に、例えば４ｍＡ
のシンク用電流を発生する。

電流シンク■３及びＩ４の両方が常に動作する場合、そ
の他の回路電流条件に加えて全シンク用電流ＩＰ、Ｅが
常に流れる。ＥＣＬオクタルバッファラインドライバの
場合、６４　ｍ　Ａを超える全アイドル電流ＩＲＦが必
要とされる場合がある。出力ゲートの数が増加すると、
このアイドル電流及びそれに付随する電力散逸の大きさ
は、回路寸法及びゲート数における制限要因となる場合
がある。

従来のカットオフドライバ回路を、第１Ａ図の簡単化し
た概略ブロック図に要約してあり、はとんどの構成部品
を除去して、第１図のカットオフドライバ回路の機能的
回路ブロックを示している。

ＯＥカットオフドライバゲートは、高及び低電位の出力
イネーブル（ＯＥ）信号を受取るべく結合されている。

ＯＥカットオフドライバゲートも、該高及び低ＯＥ信号
の一方に応答してＥＣＬ論理ゲートをカットオフ状態に
保持するためにＥＣＬ論理ゲートへ動作結合されている
。ＯＥカットオフドライバゲートへ高及び低電位のＯＥ
傷信号供給するためのＯＥ信号回路乃至は０５１５４８
回路は、該ＯＥ入ツカゲート有すると共に、ＯＥ傷信号
ＯＥカットオフドライバゲートへ供給するＯＥエミッタ
ホロワ出力バッファを有している。機能的ＥＣＬ回路ブ
ロックは、ＯＥカットオフドライバゲートからの電流を
シンクするためのＯＥカットオフドライバ電流シンク夏
４を有するそれぞれの電流シンクが設けられている。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、電流条件を低下させ
且つ電力散逸を減少させたＥＣＬ論理ゲート用の新規な
カットオフドライバ回路を提供することである。本発明
の別の目的とするところは、ＥＣＬ論理ゲートがカット
オフ状態以外の状態であり且つＯＥカットオフドライバ
回路がスタンバイ乃至はアイドル状態にある場合に特に
電力散逸を減少させ且つ電流条件を減少させる新規な電
流ドライバ回路を提供することである。本発明の更に別
の目的とするところは、スタンバイ又はアイドル状態に
ある場合に、ＯＥカットオフドライバゲートからのシン
ク用電流をスイッチオフする電流シンク電流スイッチ回
路を具備するＯＥカットオフドライバ回路を提供するこ
とである。

構成 本発明によれば、ＯＥ傷信号同位相でシンク用電流をス
イッチオン及びスイッチオフするためにＯＥカットオフ
ドライバ電流シンクへ動作結合された電流スイッチ回路
が提供される。この電流スイッチ回路は、ＯＥカットオ
フドライバゲートがＥＣＬ論理ゲートをカットオフ状態
に保持する場合にシンク用電流をスイッチオンさせ、ｄ
つＥＣＬ論理ゲートがカットオフ状態以外の状態にある
場合に電力散逸を減少させるためにシンク用電流をスイ
ッチオフさせるように構成されている。実効的には、Ｏ
Ｅカットオフドライバがスタンバイ又はアイドル状態に
ある場合に、ＯＥ力ットオフドライバシンク用電流は除
去されている。

本発明によれば、電流スイッチ信号回路が、電流スイッ
チ回路を動作させるためのＯＥ倍信号同位相で高及び低
電位の電流スイッチ信号を供給する。このために、電流
スイッチ信号回路は、ＯＥ信号回路と電流スイッチとの
間に動作結合されている。

好適実施例においては、電流スイッチ回路は、高及び低
電位電流スイッチ信号の一つに応答して電流を導通させ
るための第一電流ミラー分岐回路を持った電流ミラー回
路である。第二電流ミラー分岐回路が、電流ミラー形態
で、該第一電流ミラー分岐回路と結合されている。この
第二電流ミラー分岐回路は、ＯＥカットオフドライバ電
流シンクとして動作する。

第一及び第二電流ミラー分岐回路は、それぞれ、第一及
び第三電流ミラートランジスタ要素によって与えられて
いる。第二電流ミラートランジスタ１ｍのエミッタ面積
は、第一電流ミラートランジスタ要素のエミッタ面積よ
りも実質的に一層大きい。その結果、第二ミラー電流分
岐回路内の比較的大きなシンク用電流は、第一電流ミラ
ー分岐回路内の比較的小さな制御電流によって制御され
且つスイッチング動作させることが可能である。

ＯＥ信号回路乃至はＯＥドライバ回路は、高及び低電位
のＯＥ倍信号受取るための入力端と高及び低電位のＯＥ
倍信号供給するためのスイッチング出力ノードとを持っ
たＯＥ入力ゲートを有している。第一エミッタホロワ出
力バッファが、ＯＥ倍信号ＯＥカットオフドライバゲー
トへ供給するためにＯＥ入力ゲートのスイッチング出力
ノードヘ結合されている。電流スイッチ信号回路は、同
一のスイッチング出力ノードヘ結合されている第二エミ
ッタホロワ出力バッファによって与えられている。本発
明構成の一つの特徴及び利点は、電流スイッチ信号回路
がＯＥ倍信号同位相で電流スイッチ信号を電流ミラー回
路へ供給することである。

本発明のカットオフドライバ回路の別の側面によれば、
電流ミラー電圧クランプ回路が、第二二ミッタホロワ出
力バッファと電流ミラー回路との共通クランプノードへ
結合されている。電圧クランプ回路は、高及び低電位の
電流スイッチ信号の一つに応答してクランプノードにお
いて十分に高い電圧を維持し、従って第一電流ミラー分
岐回路が導通してシンク用電流をスイッチオンさせる。

又、電圧クランプ回路は、高及び低電位電流スイッチ信
号の他方に応答してクランプノードにおいて十分に低い
電圧を維持し、従って第一電流ミラー分岐回路は非導通
状態となりシンク用電流をスイッチオフさせる。この電
圧クランプ回路は、共通クランプノードと低電位電力レ
ール■■との間に結合されている２ＶＢ＋！クランプ回
路、乃至は、ｎが２以上の整数としてｎＶＢクランプ回
路によって実現される。第三エミッタホロワトランジス
タ要素が、共通クランプノードと第一電流ミラー分岐回
路との間に結合されている。

本カットオフドライバ回路のＯＥカットオフドライバゲ
ートは、高及び低電位のＯＥ倍信号受取るために結合さ
れた少なくとも１個のカットオフドライバトランジスタ
要素と、中間電位基準信号を受取るために結合されたカ
ットオフ基準トランジスタ要素とを有している。これら
のカットオフドライバ及び基準トランジスタ要素は、共
通エミッタノードにおいて一体的に結合されたエミッタ
端子を有している。

ＯＥカットオフドライバゲートからの電流をシンクする
ために共通エミッタノードへ結合されているカットオフ
ドライバ電流シンクは、電流スイッチ回路によって与え
られている。この電流スイッチ回路は、ＯＥ倍信号同位
相の高及び低電位の電流スイッチ信号に応答してシンク
用電流をスイッチオン及びオフさせる。本発明のこの構
成の一つの特徴及び利点は、該電流スイッチが、ＯＥカ
ットオフドライバゲートがＥＣＬ論理ゲートをカットオ
フ状態に保持する場合にのみＯＥカットオフドライバゲ
ートからのシンク用電流をスイッチオンさせるというこ
とである。ＯＥカットオフドライバゲートがスタンバイ
しているか又はアイドル状態にある場合にはシンク用電
流はスイッチオフし、その際に電力条件を減少させ且つ
ＥＣＬ回路による電力散逸を減少させている。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

本発明の一実施例に基づいて構成されたカットオフドラ
イバ回路を具備するＥＣＬ論理ゲートを有するＥＣＬ回
路を第２図及び第２Ａ図に示しである。尚、第１図に示
したものと実質的に同一の機能を有する回路部品には同
一の参照番号を付しである。第１Ａ図及び第２Ａ図のｆ
ｆｔｌ　１１１化したブロック図を比較すると、第２図
及び第１図の回路の間の主要な差異は、ＯＥカットオフ
ドライバ電流シンク！４に対して電流ミラー電流スイッ
チ回路を置換している点である。電流ミラー電流スイッ
チ回路と関連して、電流スイッチクランプ回路が設けら
れており、電流スイッチ信号回路がＯＥ入力ゲートに結
合されている第二〇Ｅエミッタホロワ出力バッファによ
って与えられている。第２図のこれらの新たな機能ブロ
ックを実現するための回路部品は以下の如くである。

ＢＣ３）ランジスタ要素ＱＤ及びトランジスタ要素ＱＥ
が、電流ミラー形態で結合されており、且つＯＥカット
オフドライバトランジスタ要素Ｑ５ＡとＯＥカットオフ
ドライバ基準トランジスタ要素Ｑ８との共通エミッタノ
ードにおいて電流ミラー電流スイッチを与えている。ト
ランジスタ要素Ｑ５Ａ、Ｑ５Ｂ、Ｑ８は、後述する如く
、ＯＥカットオフドライバゲートを形成している。ＢＣ
Ｓトランジスタ要素ＱＤは、比較的小さな制御電流を導
通させる第一電流ミラー分岐回路を形成している。トラ
ンジスタ要素ＱＥは、第二電流ミラー分岐回路を形成し
ており、それはＯＥカットオフドライバゲートの共通エ
ミッタノードから比較的大きなシンク用電流を導通させ
る。

第一電流ミラー分岐回路トランジスタ要素ＱＤを介して
の制御電流と第二電流ミラー分岐回路トランジスタ要素
ＱＥを介してのシンク用電流との所望の比を与えるため
に、これら二つのトランジスタ要素のエミッタ面積の比
は以下の如くに選択されている。−例として、電流シン
ク用トランジスタ要素ＱＥのエミッタ面積は、制御用電
流トランジスタ要素ＱＤのエミッタ面積の約５倍である
。

典型的に、トランジスタ要素ＱＤに対するトランジスタ
要素ＱＥのエミッタ面積の比は、例えば、３乃至８の範
囲内である。ＯＥ信号回路乃至はＯＥドライバ回路が付
加的なＥＣＬ論理ゲート及びカットオフドライバ回路を
制御するより高いファンアウトの場合、制御電流ミラー
トランジスタ要素ＱＤは、付加的な電流シンク用電流ミ
ラートランジスタ要素を制御することが可能である。

第一電流ミラー分岐回路トランジスタ要素ＱＤは、ＯＥ
入力ゲートのトランジスタ要素Ｑ２のコレクタ端子にお
いて出力スイッチングノードへ結合されている第二エミ
ッタホロワ出力バッファトランジスタ要素ＱＡによって
与えられる電流スイッチ信号回路からの高及び低電位の
電流スイッチ信号を受取る。従って、第二エミッタホロ
ワ出力バッファトランジスタ要素ＱＡからの高及び低電
位の電流スイッチ信号は、第一エミッタホロワ出カバッ
ファトランジスタ要素Ｑ３からのＯＥ倍信号同位相であ
る。

トランジスタ要素ＱＡからの高及び低電位の電流スイッ
チ信号は、電流ミラー電圧クランプ回路によって条件付
けされる。この電圧クランプ回路は、トランジスタ要素
ＱＢ及び抵抗要素ＲＢ及びＲＣによって醪えられる２Ｖ
ｎＢクランプ回路を有している。この２ＶＢｌ＋クラン
プ回路は、その一端が、抵抗ＲＡの下側に確立されてい
るクランプノードへ結合されており、抵抗ＲＡはエミッ
タホロワ出力バッファトランジスタ要素ＱＡのエミッタ
ノードへ結合されている。２ＶＢＫクランプ回路の他端
は、低電位電力レールＶＥＲへ結合されている。

第三エミッタホロワトランジスタ要素ＱＣは、そのベー
ス・エミッタ回路が、クランプノードと第一電流ミラー
分岐回路との間に結合されている。

この電流ミラー電圧クランプ回路構成は、第一電流ミラ
ー分岐回路へ高電位スイッチ信号が印加された場合に、
２ｖＢ８クランプ回路が動作状態となり且つ該クランプ
ノードを低電力レールＶＥＲより高い高クランプ電位に
保持することを確保している。この高クランプ電位は、
第一電流ミラー分岐回路トランジスタ要素ＱＤが、第二
電流ミラー分岐回路電流シンク用トランジスタ要素ＱＥ
をターンオンさせるための制御電流を導通させることが
可能であることを確保するのに十分であるように選択さ
れている。

トランジスタ要素ＱＡからの電流スイッチ信号が低電位
であると、２Ｖ＋ｖクランプ回路は崩壊する。しかしな
がら、エミッタホロワトランジスタＩ素ＱＣのベース・
エミッタ接合を横断しての電圧降下ＶＢ！Ｉは、ＢＣＳ
　）ランジスタ要素ＱＤのベース・コレクタ接合におけ
る電位レベルをダイオードＱＤが導通することが可能で
あるレベルより低いレベルへ低下させる。このことは、
第一電流ミラー分岐回路トランジスタ要素ＱＤを介して
の制御電流がオフ状態を維持し、第二電流ミラー分岐回
路トランジスタ要素ＱＥを介してのシンク電流をスイッ
チオフさせることを確保している。

これらの電流ミラー電圧クランプ機能の結果ＩＬつ電流
スイッチ信号及びＯＥ倍信号同位相であるために、電流
ミラー電流シンク用トランジスタ要素ＱＥは、ＯＥカッ
トオフドライバ回路がＥＣＬ論理ゲートをカットオフ状
態に保持している場合にのみ、シンク用電流に対してス
イッチオンされる。そうでない場合には、電流ミラー電
流シンク用トランジスタ要素ＱＥはスイッチオフし、電
力を保存し且つ電力散逸を減少させる。その結果、ＯＥ
カットオフドライバゲートからはアイドルシンク用電流
やスタンバイシンク用電流が発生することはない。

ＯＥカットオフドライバ基準トランジスタ要素Ｑ８は、
電流シンク用電流ミラートランジスタ要素ＱＥをスイッ
チオフさせることが可能であったとしても、ＯＥカット
オフドライバゲート内に維持される。このことは、トラ
ンジスタ要素ＱＥを介しての洩れ電流が、ＯＥカットオ
フドライバトランジスタ要素Ｑ５Ａの代わりにＯＥ基準
トランジスタ要素Ｑ８を介して引き出されることを可能
とする。カットオフドライバトランジスタ要素Ｑ５Ａを
介して流れる洩れ電流は、出力端ＥＣＬＤＡＴＡ　　Ｏ
ＵＴにおける低電位データ信号ｖｏＬの安定性を達成す
ることが可能である。その際に、洩れ電流の安定性阻害
効果が回避される。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である。

【図面の簡単な説明】 第１図は従来のカットオフドライバ回路を具備するＥＣ
Ｌ論理ゲートを示した概略回路図、第１Ａ図はほとんど
の回路部品を取除いた第１図の従来回路の機能的回路ブ
ロックを示したｎｑｔ化したブロック図、第２図は本発
明の一実施例に基づいて構成されたカットオフドライバ
回路を具備するＥＣＬ論理ゲートを示した概略回路図、
第２Ａ図はほとんどの回路部品を削除した第２図の回路
の機能的回路ブロックを示した簡単化したブロック図、
である。 （符号の説明） ＱＡ：第二エミッタホロワ出力バッファトランジスタ要
素 ＱＣ：第三エミッタホロワトランジスタ要素ＱＤ：第一
電流ミラー分岐回路トランジスタ要素ＱＥ：第二電流ミ
ラー分岐回路電流シンク用トランジスタ要素

Claims (1)

1. 【特許請求の範囲】 １、高及び低電位の出力イネーブル（ＯＥ）信号を受取
   るべく結合されたＯＥカットオフドライバゲートを持っ
   たカットオフドライバ回路において、前記ＯＥカットオ
   フドライバゲートは前記高及び低ＯＥ信号の一つに応答
   してＥＣＬ論理ゲートをカットオフ状態に保持するため
   にＥＣＬ論理ゲートへ動作結合されており、前記ＯＥカ
   ットオフドライバゲートへ高及び低電位のＯＥ信号を供
   給するためのＯＥ信号回路手段が設けられており、前記
   ＯＥカットオフドライバゲートから電流をシンクするた
   めのＯＥカットオフドライバ電流シンクが設けられてお
   り、ＯＥ信号と同位相でシンク用電流をスイッチオン及
   びオフするために電流スイッチ回路が前記ＯＥカットオ
   フドライバ電流シンクに動作結合されており、前記電流
   スイッチ回路は、前記ＯＥカットオフドライバゲートが
   前記ＥＣＬ論理ゲートをカットオフ状態に保持する場合
   にシンク用電流をスイッチオンし且つ前記ＥＣＬ論理ゲ
   ートがカットオフ状態でない場合にシンク用電流をスイ
   ッチオフして電流散逸を減少させるように構成されてい
   ることを特徴とするカットオフドライバ回路。 ２、特許請求の範囲第１項において、前記ＯＥ信号と同
   位相で高及び低電位の電流スイッチ信号を供給する電流
   スイッチ信号回路手段が設けられており、前記電流スイ
   ッチ信号回路手段は前記ＯＥ信号回路手段と前記電流ス
   イッチ回路との間に動作結合されていることを特徴とす
   るカットオフドライバ回路。 ３、特許請求の範囲第２項において、前記電流スイッチ
   回路手段が電流ミラー回路を有することを特徴とするカ
   ットオフドライバ回路。 ４、特許請求の範囲第３項において、前記電流ミラー回
   路が、前記高及び低電位の電流スイッチ信号の一つに応
   答して電流を導通するための第一電流ミラー分岐回路を
   具備すると共に、前記第一電流ミラー分岐回路と電流ミ
   ラー形態に結合されている第二電流ミラー分岐回路を具
   備しており、前記第二電流ミラー分岐回路が前記ＯＥカ
   ットオフドライバ電流シンクを具備することを特徴とす
   るカットオフドライバ回路。 ５、特許請求の範囲第４項において、前記第一及び第二
   電流ミラー分岐回路が、それぞれ、第一及び第二電流ミ
   ラートランジスタ要素を有しており、且つ前記第二電流
   ミラートランジスタ要素のエミッタ面積が、前記第一電
   流ミラー分岐回路内の比較的小さな制御電流によって前
   記第二電流ミラー分岐回路内の比較的大きなシンク用電
   流を制御し且つスイッチングさせるために、前記第一電
   流ミラートランジスタ要素のエミッタ面積よりも実質的
   に大きいことを特徴とするカットオフドライバ回路。 ８、特許請求の範囲第４項において、前記ＯＥ信号回路
   手段が、高及び低電位のＯＥ信号を受取るための入力端
   を持ったＯＥ入力ゲートを具備すると共に、高及び低電
   位のＯＥ信号を供給するためのスイッチング用出力ノー
   ドを具備することを特徴とするカットオフドライバ回路
   。 ７、特許請求の範囲第６項において、前記ＯＥ信号回路
   手段は、更に、前記ＯＥカットオフドライバゲートへＯ
   Ｅ信号を供給するために前記ＯＥ入力ゲートの前記スイ
   ッチング用出力ノードへ結合されている第一エミッタホ
   ロワ出力バッファを有しており、且つ前記電流スイッチ
   信号回路手段は、前記電流ミラー回路へ前記ＯＥ信号と
   同位相の電流スイッチ信号を供給するために前記スイッ
   チング用出力ノードへ結合されている第二エミッタホロ
   ワ出力バッファを有することを特徴とするカットオフド
   ライバ回路。 ８、特許請求の範囲第７項において、更に、前記第二エ
   ミッタホロワ出力バッファと前記電流ミラー回路の共通
   クランプノードへ動作結合して電流ミラー電圧クランプ
   回路が設けられており、前記電圧クランプ回路は、前記
   第一電流ミラー分岐回路がスイッチオンシンク用電流に
   対して導通状態であるように前記高及び低電位電流スイ
   ッチ信号の一方に応答して前記クランプノードにおいて
   十分に高い電圧を維持し、且つ前記第一電流ミラー分岐
   回路がスイッチオフシンク用電流に対して非導通状態で
   あるように前記高及び低電位電流スイッチ信号の他方に
   応答して前記クランプノードにおいて十分に低い電圧を
   維持することを特徴とするカットオフドライバ回路。 ９、特許請求の範囲第８項において、前記電圧クランプ
   回路が、ｎを２以上の整数として、前記共通クランプノ
   ードと低電位電力レールとの間に結合されたｎＶ＿Ｂ＿
   Ｅクランプ回路を有しており、且つ前記共通クランプノ
   ードと前記第一電流ミラー分岐回路との間に結合した第
   三エミッタホロワトランジスタ要素を有することを特徴
   とするカットオフドライバ回路。 １０、ＥＣＬ論理ゲートの出力端をカットオフ状態に保
   持するカットオフドライバ回路において、高及び低電位
   の出力イネーブル（ＯＥ）信号を受取るために結合され
   た少なくとも１個のカットオフドライバトランジスタ要
   素を具備すると共に中間電位基準信号を受取るために結
   合されたカットオフ基準トランジスタ要素を具備するＯ
   Ｅカットオフドライバゲートが設けられており、前記カ
   ットオフドライバ及び基準トランジスタ要素は、エミッ
   タ端子を共通エミッタノードへ一体的に結合しており、
   前記ＯＥカットオフドライバゲートから電流をシンクす
   るために前記共通エミッタノードに結合してカットオフ
   ドライバ電流シンクが設けられており、前記電流シンク
   は高及び低電位の電流スイッチ信号に応答してシンク用
   電流をスイッチオン及びオフするための電流スイッチを
   具備しており、前記高及び低電位のＯＥ信号の一つに応
   答してＥＣＬ論理ゲートをカットオフ状態に保持するた
   めに前記ＯＥカットオフドライバトランジスタ要素へ高
   及び低電位のＯＥ信号を供給するためのＯＥ信号回路手
   段が設けられており、且つ前記ＯＥカットオフドライバ
   ゲートがＥＣＬ論理ゲートをカットオフ状態に保持する
   場合に前記ＯＥカットオフドライバゲートからのシンク
   用電流をスイッチオンさせ且つ前記ＥＣＬ論理ゲートが
   カットオフ状態でない場合にシンク用電流をスイッチオ
   フさせて電力散逸を減少させるために前記電流スイッチ
   に対して前記ＯＥ信号と同位相で電流スイッチ信号を供
   給するための電流スイッチ信号回路手段が設けられてい
   ることを特徴とするカットオフドライバ回路。 １１、特許請求の範囲第１０項において、前記ＯＥ信号
   回路手段が、高及び低電位のＯＥ信号を受取るための入
   力端と高及び低電位のＯＥ信号を供給するためのスイッ
   チング出力ノードとを具備するＯＥ入力ゲートを有して
   おり、前記ＯＥ信号回路手段が、更に、前記ＯＥカット
   オフドライバゲートへＯＥ信号を供給するために前記Ｏ
   Ｅ入力ゲートの前記スイッチング出力ノードへ結合され
   ている第一エミッタホロワ出力バッファを有しており、
   前記電流スイッチ信号回路手段が、前記ＯＥ信号と同位
   相で前記電流ミラー回路へ電流スイッチ信号を供給する
   ために前記スイッチング出力ノードへ結合されている第
   二エミッタホロワ出力バッファを有しており、且つ前記
   第二エミッタホロワ出力バッファと前記電流ミラー回路
   の共通クランプノードへ動作結合して電流ミラー電圧ク
   ランプ回路が設けられていることを特徴とするカットオ
   フドライバ回路。 １２、エミッタ結合型論理／電流モード論理（ＥＣＬ／
   ＣＭＬ）論理ゲートにおいて、高及び低電位のＥＣＬデ
   ータ信号を受取るための入力端が設けられており、ＥＣ
   Ｌデータ信号を供給するための出力端が設けられており
   、高及び低電位出力イネーブル（ＯＥ）信号の一方に応
   答して前記ＥＣＬ論理ゲートをカットオフ状態に保持す
   るためのＯＥカットオフドライバゲートが設けられてお
   り、高及び低電位のＯＥ信号を受取るための入力端と高
   及び低電位のＯＥ信号を供給するためのスイッチング出
   力ノードとを持ったＯＥ入力ゲートが設けられており、
   前記ＯＥ信号を前記ＯＥカットオフドライバゲートへ供
   給するために前記ＯＥ入力ゲートのスイッチング出力ノ
   ードへ結合して第一エミッタホロワ出力バッファが設け
   られており、前記第一エミッタホロワ出力バッファから
   のＯＥ信号と同位相で高及び低電位の電流スイッチ信号
   を供給するために前記ＯＥ入力ゲートのスイッチング出
   力ノードへ結合して第二エミッタホロワ出力バッファが
   設けられており、前記電流スイッチ信号に応答して第一
   電流ミラー分岐回路内の制御電流をスイッチオン及びオ
   フするために前記第二エミッタホロワ出力バッファへ動
   作結合されている第一電流ミラー分岐回路を具備すると
   共に前記第一電流ミラー分岐回路と電流ミラー形態に動
   作結合されている第二電流ミラー分岐回路を具備する電
   流ミラー電流スイッチが設けられており、前記第二電流
   ミラー分岐回路が、前記電流スイッチング信号に応答し
   且つ前記ＯＥ信号と同位相で前記ＯＥカットオフドライ
   バゲートからのシンク用電流をスイッチオン及びオフす
   るために前記ＯＥカットオフドライバゲートに動作結合
   した電流シンクを有することを特徴とするＥＣＬ／ＣＭ
   Ｌ論理ゲート。 １３、特許請求の範囲第１２項において、更に、前記第
   二エミッタホロワ出力バッファと前記電流ミラー電流ス
   イッチ回路との共通クランプノードに動作結合して電流
   ミラー電圧クランプ回路が設けられており、前記電圧ク
   ランプ回路は、前記第一電流ミラー分岐回路が前記第二
   電流ミラー分岐回路内のシンク用電流をスイッチオンさ
   せるために導通状態であるように前記高及び低電位電流
   スイッチ信号の一方に応答して前記クランプノードにお
   いて十分に高い電圧を維持し、且つ前記第一電流ミラー
   分岐回路が前記第二電流ミラー分岐回路内のシンク用電
   流をスイッチオフさせるために非導通状態であるように
   前記高及び低電位電流スイッチ信号の他方に応答して前
   記クランプノードにおいて十分に低い電圧を維持するよ
   うに構成されていることを特徴とするＥＣＬ／ＣＭＬ論
   理ゲート。 １４、特許請求の範囲第１３項において、前記電圧クラ
   ンプ回路が、前記共通クランプノードと低電位電力レー
   ルとの間に結合された２Ｖ＿Ｂ＿Ｂクランプ回路と、前
   記共通クランプノードと、前記第一電流ミラー分岐回路
   との間に結合されている第三エミッタホロワトランジス
   タ要素とを有することを特徴とするＥＣＬ／ＣＭＬ論理
   ゲート。 １５、エミッタ結合型論理／電流モード論理（ＥＣＬ／
   ＣＭＬ）回路において、高及び低電位のＥＣＬデータ信
   号を受取るための入力端とＥＣＬデータ信号を供給する
   ための出力端とを持ったＥＣＬ論理ゲートが設けられて
   おり、高及び低電位の出力イネーブル（ＯＥ）信号を受
   取るための入力端と高及び低電位のＯＥ信号を供給する
   ためのスイッチング出力ノードとを持ったＯＥ入力ゲー
   トが設けられており、ＯＥ信号を供給するために前記Ｏ
   Ｅ入力ゲートの前記スイッチング出力ノードへ結合され
   ている第一エミッタホロワ出力バッファが設けられてお
   り、前記第一エミッタホロワ出力バッファからのＯＥ信
   号と同位相で高及び低電位の電流スイッチ信号を供給す
   るために前記ＯＥ入力ゲートの前記スイッチング出力ノ
   ードへ結合されている第二エミッタホロワ出力バッファ
   が設けられており、前記高又は低電位ＯＥ信号の一方に
   応答して前記ＥＣＬ論理ゲートをカットオフ状態に保持
   するために前記第一エミッタホロワ出力バッファと前記
   ＥＣＬ論理ゲートとに動作結合されているＯＥカットオ
   フドライバゲートが設けられており、前記電流スイッチ
   信号に応答してシンク用電流をスイッチオン及びスイッ
   チオフさせるために前記第二エミッタホロワ出力バッフ
   ァへ動作結合して電流スイッチ回路が設けられており、
   前記電流スイッチ回路が、前記ＯＥカットオフドライバ
   ゲートが前記ＥＣＬ論理ゲートをカットオフ状態に保持
   する場合にシンク用電流をスイッチオンさせ且つ前記Ｅ
   ＣＬ論理ゲートがカットオフ状態でない場合に電力散逸
   を減少させるためにシンク用電流をスイッチオフさせる
   ために前記ＯＥカットオフドライバゲートへ結合した電
   流シンクを具備していることを特徴とするＥＣＬ／ＣＭ
   Ｌ回路。 １８、特許請求の範囲第１５項において、前記電流スイ
   ッチ回路が電流ミラー回路を有することを特徴とするＥ
   ＣＬ／ＣＭＬ回路。 Ｉ７、特許請求の範囲第１６項において、前記電流ミラ
   ー回路が、前記高及び低電位電流スイッチ信号の一方に
   応答して電流を導通させるための第一電流ミラー分岐回
   路と、前記第一電流ミラー分岐回路と電流ミラー形態に
   結合されている第二電流ミラー分岐回路とを有しており
   、前記第二電流ミラー分岐回路が前記ＯＥカットオフド
   ライバ電流シンクを具備していることを特徴とするＥＣ
   Ｌ／ＣＭＬ回路。 １８、特許請求の範囲第１７項において、前記第一及び
   第二電流ミラー分岐回路が、それぞれ、第一及び第二電
   流ミラートランジスタ要素を有しており、且つ前記第二
   電流ミラートランジスタ要素のエミッタ面積が、前記第
   一電流ミラー分岐回路内の比較的小さな制御電流によっ
   て前記第二電流ミラー分岐回路内の比較的大きなシンク
   用電流を制御し且つスイッチングさせるために、前記第
   一電流ミラートランジスタ要素のエミッタ面積よりも実
   質的に大きいことを特徴とするＥＣＬ／ＣＭＬ回路。 １９、特許請求の範囲第１８項において、更に、前記第
   二エミッタホロワ出力バッファと前記電流ミラー回路の
   共通クランプノードへ動作結合して電流ミラー電圧クラ
   ンプ回路が設けられていることを特徴とするＥＣＬ／Ｃ
   ＭＬ回路。 ２０、特許請求の範囲第１９項において、前記電圧クラ
   ンプ回路は、前記第一電流ミラー分岐回路が前記第二電
   流ミラー分岐回路におけるシンク用電流をスイッチオン
   させるために導通状態であるように前記高及び低電位電
   流スイッチ信号の一方に応答して前記クランプノードに
   おいて十分に高い電圧を維持し、且つ前記第一電流ミラ
   ー分岐回路が前記第二電流ミラー分岐回路内のシンク用
   電流をスイッチオフさせるために非導通状態であるよう
   に前記高及び低電位電流スイッチ信号の他方に応答して
   前記クランプノードにおいて十分に低い電圧を維持する
   ように構成されていることを特徴とするＥＣＬ／ＣＭＬ
   回路。