JPH026263B2 - - Google Patents
Info
- Publication number
- JPH026263B2 JPH026263B2 JP8666583A JP8666583A JPH026263B2 JP H026263 B2 JPH026263 B2 JP H026263B2 JP 8666583 A JP8666583 A JP 8666583A JP 8666583 A JP8666583 A JP 8666583A JP H026263 B2 JPH026263 B2 JP H026263B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- address
- data
- controller
- identification number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は、共通の伝送バスに接続された複数の
デイジタル制御装置相互間のデータ伝送方式に関
するものである。
デイジタル制御装置相互間のデータ伝送方式に関
するものである。
近年、制御系の分散化の傾向に伴い、共通の伝
送バスに接続された複数のデイジタル制御装置
（例えばマイクロコンピユータを含むプログラム
ブル・シーケンスコントローラなど）が、同一の
被制御対象内に配置され、相互にデータの授受を
行ないながら制御することが行なわれている。
送バスに接続された複数のデイジタル制御装置
（例えばマイクロコンピユータを含むプログラム
ブル・シーケンスコントローラなど）が、同一の
被制御対象内に配置され、相互にデータの授受を
行ないながら制御することが行なわれている。
本発明は、かかる制御装置（以下、コントロー
ラとも云う）相互間のデータ伝送方式に関するも
のであるが、従来の伝送方式は次のようなもので
あつた。すなわち、共通バスに接続された各コン
トローラ共、内部に伝送メモリとテーブルをも
ち、伝送メモリにおけるデータの送受信領域、デ
ータなどはシステム設計時に予め決められてお
り、各コントローラの伝送メモリにおける前記領
域の先頭アドレスが、テーブルに登録されてい
る。ししてシステムプログラム或いはアプリケー
シヨンプログラムは、このテーブルを参照するこ
とにより、自コントローラの伝送メモリにおける
送信領域へデータを格納したり、他コントローラ
における伝送メモリからデータを読出してくるな
どの処理を行なうものであつた。
ラとも云う）相互間のデータ伝送方式に関するも
のであるが、従来の伝送方式は次のようなもので
あつた。すなわち、共通バスに接続された各コン
トローラ共、内部に伝送メモリとテーブルをも
ち、伝送メモリにおけるデータの送受信領域、デ
ータなどはシステム設計時に予め決められてお
り、各コントローラの伝送メモリにおける前記領
域の先頭アドレスが、テーブルに登録されてい
る。ししてシステムプログラム或いはアプリケー
シヨンプログラムは、このテーブルを参照するこ
とにより、自コントローラの伝送メモリにおける
送信領域へデータを格納したり、他コントローラ
における伝送メモリからデータを読出してくるな
どの処理を行なうものであつた。
しかし、かかる従来のデータ伝送方式では、設
備の増設などにより、共通バスに接続されるコン
トローラの数が増したりして、各コントローラ内
の伝送メモリにおける送受信領域やデータ長に変
更が生じたりすると、該領域の先頭アドレスも異
なつてくるので、該先頭アドレスを登録している
テーブルを書き換える必要が起きる。この場合、
各コントローラから成る制御系の制御動作を停止
して各コントローラにおけるテーブルの書き換え
を行なわなければならず、大変不都合であつた。
備の増設などにより、共通バスに接続されるコン
トローラの数が増したりして、各コントローラ内
の伝送メモリにおける送受信領域やデータ長に変
更が生じたりすると、該領域の先頭アドレスも異
なつてくるので、該先頭アドレスを登録している
テーブルを書き換える必要が起きる。この場合、
各コントローラから成る制御系の制御動作を停止
して各コントローラにおけるテーブルの書き換え
を行なわなければならず、大変不都合であつた。
本発明は、従来技術におけるかかる不都合を解
消するためになされたものであり、従つて本発明
の目的は、増設などにより、コントローラ内の伝
送メモリにおける送受信領域やデータ長に変更が
生じても、テーブルの書き換えを要することなし
に、従つて制御動作を停止することも要しないで
対処できるようにした共通バスに接続された複数
のデイジタル制御装置相互間のデータ伝送方式を
提供することにある。
消するためになされたものであり、従つて本発明
の目的は、増設などにより、コントローラ内の伝
送メモリにおける送受信領域やデータ長に変更が
生じても、テーブルの書き換えを要することなし
に、従つて制御動作を停止することも要しないで
対処できるようにした共通バスに接続された複数
のデイジタル制御装置相互間のデータ伝送方式を
提供することにある。
上記目的を達成するため、本発明においては、
各コントローラ内の伝送メモリに、先頭アドレス
登録領域を設け、各コントローラの識別番号をア
ドレスとして、当該コントローラを送信元とする
データの先頭アドレスを格納するようにしてい
る。
各コントローラ内の伝送メモリに、先頭アドレス
登録領域を設け、各コントローラの識別番号をア
ドレスとして、当該コントローラを送信元とする
データの先頭アドレスを格納するようにしてい
る。
次に図を参照して本発明の原理を説明する。
第１図は共通の伝送バスに接続された複数のコ
ントローラを示す模式図である。同図において、
１０は共通バス、０〜３はそれぞれコントローラ
を指すと共に、各コントローラの識別番号をも兼
ねるものとする。すなわちコントローラ０の識別
番号は同じく０、コントローラ１の識別番号は同
じく１、コントローラ３の識別番号は同じく３、
の如くコントローラを指す符号とその識別番号が
対応しているものとする。１１は各コントローラ
内に設けられた伝送メモリであり、その斜線部が
先頭アドレス登録領域であり、残りがデータ格納
領域である。
ントローラを示す模式図である。同図において、
１０は共通バス、０〜３はそれぞれコントローラ
を指すと共に、各コントローラの識別番号をも兼
ねるものとする。すなわちコントローラ０の識別
番号は同じく０、コントローラ１の識別番号は同
じく１、コントローラ３の識別番号は同じく３、
の如くコントローラを指す符号とその識別番号が
対応しているものとする。１１は各コントローラ
内に設けられた伝送メモリであり、その斜線部が
先頭アドレス登録領域であり、残りがデータ格納
領域である。
第１Ａ図は、第１図における伝送メモリ１１の
構成を示す詳細説明図である。同図に見られるよ
うに、伝送メモリ１１は、先頭アドレス登録領域
とデータ格納領域から成つており、コントローラ
０〜３の何れに属する伝送メモリも、同じ構成を
とつている。
構成を示す詳細説明図である。同図に見られるよ
うに、伝送メモリ１１は、先頭アドレス登録領域
とデータ格納領域から成つており、コントローラ
０〜３の何れに属する伝送メモリも、同じ構成を
とつている。
先頭アドレス登録領域は、コントローラ０に対
しては相対アドレス０番地が、コントローラ１に
対しては相対アドレス１番地が、またコントロー
ラ３に対しては３番地が、というように、コント
ローラの識別番号をアドレスとして、当該コント
ローラの先頭アドレス登録領域が割当てられてい
る。
しては相対アドレス０番地が、コントローラ１に
対しては相対アドレス１番地が、またコントロー
ラ３に対しては３番地が、というように、コント
ローラの識別番号をアドレスとして、当該コント
ローラの先頭アドレス登録領域が割当てられてい
る。
従つて、例えば伝送メモリ１１の３番地を見れ
ば、コントローラ３に関するデータ、つまりコン
トローラ３から送信されてきたデータ、或いはコ
ントローラ３へ送信すべきデータの格納領域にお
ける先頭アドレスが判明し、これによりデータの
読出し、書き込みが容易に出来る。
ば、コントローラ３に関するデータ、つまりコン
トローラ３から送信されてきたデータ、或いはコ
ントローラ３へ送信すべきデータの格納領域にお
ける先頭アドレスが判明し、これによりデータの
読出し、書き込みが容易に出来る。
設備に増設などにより、共通バスに接続される
コントローラの数が増した場合には、その分、当
該コントローラの先頭アドレス登録領域をその識
別番号をアドレスとして割り付ければよく、また
データ長の変更やそれに伴う先頭アドレスの変更
があつても、第１Ａ図に示した如きメモリシステ
ムは、それに、そのまま適応することができ、制
御系の制御動作を一時停止しないと適応でないと
いうような不都合はない。
コントローラの数が増した場合には、その分、当
該コントローラの先頭アドレス登録領域をその識
別番号をアドレスとして割り付ければよく、また
データ長の変更やそれに伴う先頭アドレスの変更
があつても、第１Ａ図に示した如きメモリシステ
ムは、それに、そのまま適応することができ、制
御系の制御動作を一時停止しないと適応でないと
いうような不都合はない。
以上で本発明の原理の説明を終わり、次に本発
明の一実施例を説明する。
明の一実施例を説明する。
第３図は本発明の一実施例の要部を示すブロツ
ク図である。同図において、０はコントローラ、
１０は共通バス、１１は伝送メモリ（その構成は
第１Ａ図に示した通り）、２１はドライバ、２２
はレシーバ、２３は送信データレジスタ、２４は
受信データレジスタ、２５はアドレスカウンタ、
２６は送受信終了チエツクカウンタ、２８はヘツ
ダテーブル、２９はデータ・アドレス兼用内部バ
ス、３０ａは内部データバス、３０ｂは内部アド
レスバス、である。
ク図である。同図において、０はコントローラ、
１０は共通バス、１１は伝送メモリ（その構成は
第１Ａ図に示した通り）、２１はドライバ、２２
はレシーバ、２３は送信データレジスタ、２４は
受信データレジスタ、２５はアドレスカウンタ、
２６は送受信終了チエツクカウンタ、２８はヘツ
ダテーブル、２９はデータ・アドレス兼用内部バ
ス、３０ａは内部データバス、３０ｂは内部アド
レスバス、である。
第２図は、共通バスを介してコントローラ間で
送受されるデータの伝送フオーマツトを示す説明
図である。同図に示されるように、データ部に先
立つてヘツダ部が伝送され、しかもヘツダ部は、
送信元コントローラの識別番号を伝送データ数
（伝送データのワード数）と送信元先頭アドレス
（送信元伝送データ領域の先頭アドレス）とから
成つている。
送受されるデータの伝送フオーマツトを示す説明
図である。同図に示されるように、データ部に先
立つてヘツダ部が伝送され、しかもヘツダ部は、
送信元コントローラの識別番号を伝送データ数
（伝送データのワード数）と送信元先頭アドレス
（送信元伝送データ領域の先頭アドレス）とから
成つている。
第１Ａ図、第２図、第３図を参照してデータの
送受信動作を説明する。
送受信動作を説明する。
先ずコントローラ０におけるデータ受信動作に
ついて説明する。共通バス１０を介して送られて
きたヘツダ部の送信元コントローラ識別番号は、
レシーバ２２、受信データレジスタ２４を介し、
内部バス２９を通つてアドレスカウンタ２５に取
り込まれる。該識別番号に続く伝送データ数も同
様な経路を通つて送受信終了チエツクカウンタ２
６に取り込まれる。伝送データ数に続く送信元先
頭アドレスは、受信データレジスタ２４にラツチ
された後、アドレスカウンタ２５に取り込まれた
コントローラ識別番号（例えば３ならば３とす
る）をアドレスとし、それに従つて、バス２９，
Ｓ，３０ａを介して伝送メモリ１１における先頭
アドレス登録領域の３番地に格納される。それと
同時に送信元先頭アドレスはアドレスカウンタ２
５に書き込まれ、以後、到来する受信データの格
納アドレスとして用いられる。すなわち、最初に
到来したデータは受信データレジスタ２４にラツ
チされた後、アドレスカウンタ２５に取り込まれ
ている先頭アドレスをアドレスとして、バス２
９，Ｓ，３０ａを介して伝送メモリ１１のデータ
格納領域に書き込まれる。
ついて説明する。共通バス１０を介して送られて
きたヘツダ部の送信元コントローラ識別番号は、
レシーバ２２、受信データレジスタ２４を介し、
内部バス２９を通つてアドレスカウンタ２５に取
り込まれる。該識別番号に続く伝送データ数も同
様な経路を通つて送受信終了チエツクカウンタ２
６に取り込まれる。伝送データ数に続く送信元先
頭アドレスは、受信データレジスタ２４にラツチ
された後、アドレスカウンタ２５に取り込まれた
コントローラ識別番号（例えば３ならば３とす
る）をアドレスとし、それに従つて、バス２９，
Ｓ，３０ａを介して伝送メモリ１１における先頭
アドレス登録領域の３番地に格納される。それと
同時に送信元先頭アドレスはアドレスカウンタ２
５に書き込まれ、以後、到来する受信データの格
納アドレスとして用いられる。すなわち、最初に
到来したデータは受信データレジスタ２４にラツ
チされた後、アドレスカウンタ２５に取り込まれ
ている先頭アドレスをアドレスとして、バス２
９，Ｓ，３０ａを介して伝送メモリ１１のデータ
格納領域に書き込まれる。
すると、アドレスカウンタ２５における先頭ア
ドレスは＋１され、従つて次に到来したデータ
は、受信データレジスタ２４にラツチされた後、
同様にバス２９，Ｓ，３０ａを介して、伝送メモ
リ１１のデータ格納領域における次のアドレスに
格納され、以下、同様にして受信データは伝送メ
モリ１１の格納領域に次々に格納される。なお、
送受信終了チエツクカウンタ２６に先に取り込ま
れた伝送データ数は、以上の如くして受信され伝
送メモリ１１のデータ格納領域に格納されたデー
タのワード数が所定のワード数に達して受信が終
了したか否かをチエツクするのに用いられる。
ドレスは＋１され、従つて次に到来したデータ
は、受信データレジスタ２４にラツチされた後、
同様にバス２９，Ｓ，３０ａを介して、伝送メモ
リ１１のデータ格納領域における次のアドレスに
格納され、以下、同様にして受信データは伝送メ
モリ１１の格納領域に次々に格納される。なお、
送受信終了チエツクカウンタ２６に先に取り込ま
れた伝送データ数は、以上の如くして受信され伝
送メモリ１１のデータ格納領域に格納されたデー
タのワード数が所定のワード数に達して受信が終
了したか否かをチエツクするのに用いられる。
次に送信動作について説明する。送信時には、
ヘツダテーブル２８から取り出されたコントロー
ラ識別番号（本例では０）が送信レジスタ２３、
ドライバ２１を介して伝送バス１０に出力される
のと同時にアドレスカウンタ２５に取り込まれ
る。同じくヘツダテーブル２８から取り出された
伝送データ数も同様の経路で伝送バス１０に出力
されると共に、送受信終了チエツクカウンタ２６
に取り込まれる。ヘツダテーブル２８からの送信
元先頭アドレスは、先と同様にして伝送バス１０
に出力されると共に、受信時と同様、アドレスカ
ウンタ２５に先に取り込まれたコントローラ識別
番号０をアドレスとして、伝送メモリ１１におけ
る先頭アドレス登録領域に格納された後、アドレ
スカウンタ５にラツチされ、以後の、伝送メモリ
１１におけるデータ格納領域からの送信データの
読出しアドレスとして使われる。すなわち、送信
データが一つ読出される毎にアドレスカウンタ２
５にラツチされた先頭アドレスは＋１され、伝送
メモリ１１におけるデータ格納領域から先頭アド
レスに続く各アドレスから順にデータが読出され
伝送バス１０に出力されてゆく。送受信終了チエ
ツクカウンタ２６にヘツダテーブル２８から取り
込まれた伝送データ数は、送信データのワード数
が所定の数に達して送信が終了したか否かをチエ
ツクするために用いられるものであることは述べ
るまでもないであろう。
ヘツダテーブル２８から取り出されたコントロー
ラ識別番号（本例では０）が送信レジスタ２３、
ドライバ２１を介して伝送バス１０に出力される
のと同時にアドレスカウンタ２５に取り込まれ
る。同じくヘツダテーブル２８から取り出された
伝送データ数も同様の経路で伝送バス１０に出力
されると共に、送受信終了チエツクカウンタ２６
に取り込まれる。ヘツダテーブル２８からの送信
元先頭アドレスは、先と同様にして伝送バス１０
に出力されると共に、受信時と同様、アドレスカ
ウンタ２５に先に取り込まれたコントローラ識別
番号０をアドレスとして、伝送メモリ１１におけ
る先頭アドレス登録領域に格納された後、アドレ
スカウンタ５にラツチされ、以後の、伝送メモリ
１１におけるデータ格納領域からの送信データの
読出しアドレスとして使われる。すなわち、送信
データが一つ読出される毎にアドレスカウンタ２
５にラツチされた先頭アドレスは＋１され、伝送
メモリ１１におけるデータ格納領域から先頭アド
レスに続く各アドレスから順にデータが読出され
伝送バス１０に出力されてゆく。送受信終了チエ
ツクカウンタ２６にヘツダテーブル２８から取り
込まれた伝送データ数は、送信データのワード数
が所定の数に達して送信が終了したか否かをチエ
ツクするために用いられるものであることは述べ
るまでもないであろう。
以上のような動作の結果、第１Ａ図に示すよう
に伝送メモリ１１のコントローラ識別番号に対応
したアドレス０〜３番地（伝送メモリ内相対アド
レス）には伝送バスに接続されている各コントロ
ーラの伝送メモリにおけるデータ格納領域の先頭
アドレスが格納されることになる。したがつてア
プリケーシヨン或はシステムプログラムはコント
ローラ識別番号に対応した伝送メモリにおけるア
ドレスの内容を参照することにより各コントロー
ラの伝送メモリにおけるデータ格納領域の先頭ア
ドレスを判断することができる。
に伝送メモリ１１のコントローラ識別番号に対応
したアドレス０〜３番地（伝送メモリ内相対アド
レス）には伝送バスに接続されている各コントロ
ーラの伝送メモリにおけるデータ格納領域の先頭
アドレスが格納されることになる。したがつてア
プリケーシヨン或はシステムプログラムはコント
ローラ識別番号に対応した伝送メモリにおけるア
ドレスの内容を参照することにより各コントロー
ラの伝送メモリにおけるデータ格納領域の先頭ア
ドレスを判断することができる。
この発明によれば、共通バスに接続された各コ
ントローラが送受信時の通常のデータ送信サイク
ル、受信サイクルを利用して、従つて特別に伝送
時間のロスを生じることなく、各コントローラの
伝送メモリにおけるデータ格納領域の先頭アドレ
スをコントローラ識別番号に対応したアドレスに
おいて先頭アドレス登録領域に格納するようにし
たため、テーブルに登録しておく必要がなく伝送
メモリにおけるデータ格納領域の変更時にも変更
のあつたコントローラのヘツダの変更だけで済む
という効果が得られる。
ントローラが送受信時の通常のデータ送信サイク
ル、受信サイクルを利用して、従つて特別に伝送
時間のロスを生じることなく、各コントローラの
伝送メモリにおけるデータ格納領域の先頭アドレ
スをコントローラ識別番号に対応したアドレスに
おいて先頭アドレス登録領域に格納するようにし
たため、テーブルに登録しておく必要がなく伝送
メモリにおけるデータ格納領域の変更時にも変更
のあつたコントローラのヘツダの変更だけで済む
という効果が得られる。
なお、本発明は伝送制御装置一般に応用可能で
ある。
ある。
第１図は共通バスに接続された複数のコントロ
ーラを示す模式図、第１Ａ図は第１図における伝
送メモリ１１の構成を示す詳細説明図、第２図は
データの伝送フオーマツトを示す説明図、第３図
は本発明の一実施例の要部を示すブロツク図、で
ある。 符号説明、０〜３……コントローラ、１０……
共通バス、１１……伝送メモリ、２１……ドライ
バ、２２……レシーバ、２３……送信データレジ
スタ、２４……受信データレジスタ、２５……ア
ドレスカウンタ、２６……送受信終了チエツクカ
ウンタ、２８……ヘツダテーブル、２９……デー
タ・アドレス兼用内部バス、３０ａ……内部デー
タバス、３０ｂ……内部アドレスバス。
ーラを示す模式図、第１Ａ図は第１図における伝
送メモリ１１の構成を示す詳細説明図、第２図は
データの伝送フオーマツトを示す説明図、第３図
は本発明の一実施例の要部を示すブロツク図、で
ある。 符号説明、０〜３……コントローラ、１０……
共通バス、１１……伝送メモリ、２１……ドライ
バ、２２……レシーバ、２３……送信データレジ
スタ、２４……受信データレジスタ、２５……ア
ドレスカウンタ、２６……送受信終了チエツクカ
ウンタ、２８……ヘツダテーブル、２９……デー
タ・アドレス兼用内部バス、３０ａ……内部デー
タバス、３０ｂ……内部アドレスバス。
Claims (1)
- １ 共通の伝送バスに接続された複数のデイジタ
ル制御装置相互間のデータ伝送方式であつて、各
制御装置における各自の伝送メモリに、先頭アド
レス登録領域を設け、受信時には制御装置は、相
手方制御装置からデータ部に先立つて送られてく
るヘツダ部を受信し、その中に含まれる相手方制
御装置の識別番号をアドレスとして、前記登録領
域に、該識別番号に続く送信元先頭アドレスを書
き込むと共に、次に該送信元先頭アドレスを先頭
アドレスとして、ヘツダ部に続くデータ部を受信
して伝送メモリに書き込み、送信時には、制御装
置は、相手方制御装置へ、データ部に先立つて送
るヘツダ部として、先ず当該制御装置の識別番号
を送出し、続いて該識別番号をアドレスとして伝
送メモリにおける先頭アドレス登録領域から送信
元先頭アドレスを読出して送出し、以後は、該先
頭アドレスを先頭アドレスとして、伝送メモリか
らデータを読出して送信するようにしたことを特
徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666583A JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666583A JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59214352A JPS59214352A (ja) | 1984-12-04 |
| JPH026263B2 true JPH026263B2 (ja) | 1990-02-08 |
Family
ID=13893326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8666583A Granted JPS59214352A (ja) | 1983-05-19 | 1983-05-19 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59214352A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009041052A1 (ja) | 2007-09-27 | 2009-04-02 | Oiles Corporation | 合成樹脂製スラスト滑り軸受 |
| WO2010013415A1 (ja) | 2008-07-28 | 2010-02-04 | オイレス工業株式会社 | 合成樹脂製スラスト滑り軸受 |
| EP3078868A1 (en) | 2009-12-11 | 2016-10-12 | Oiles Corporation | Thrust slide bearing constituted of synthetic resins |
| US10138931B2 (en) | 2014-10-27 | 2018-11-27 | Oiles Corporation | Synthetic resin-made sliding bearing |
| US10384507B2 (en) | 2015-11-02 | 2019-08-20 | Oiles Corporation | Synthetic resin-made sliding bearing |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610804B2 (ja) * | 1984-10-15 | 1997-05-14 | 三井東圧化学株式会社 | ポリイミドフィルムからなる耐熱性接着剤 |
| JPS6211903A (ja) * | 1985-07-10 | 1987-01-20 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
-
1983
- 1983-05-19 JP JP8666583A patent/JPS59214352A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009041052A1 (ja) | 2007-09-27 | 2009-04-02 | Oiles Corporation | 合成樹脂製スラスト滑り軸受 |
| WO2010013415A1 (ja) | 2008-07-28 | 2010-02-04 | オイレス工業株式会社 | 合成樹脂製スラスト滑り軸受 |
| EP3078868A1 (en) | 2009-12-11 | 2016-10-12 | Oiles Corporation | Thrust slide bearing constituted of synthetic resins |
| US10138931B2 (en) | 2014-10-27 | 2018-11-27 | Oiles Corporation | Synthetic resin-made sliding bearing |
| US10384507B2 (en) | 2015-11-02 | 2019-08-20 | Oiles Corporation | Synthetic resin-made sliding bearing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59214352A (ja) | 1984-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH026263B2 (ja) | ||
| US7032080B2 (en) | Plural station memory data sharing system | |
| US6112229A (en) | Secure terminal and method of communicating messages among processing systems internal thereto | |
| CN100361433C (zh) | 使用三步通信缓存的通信设备 | |
| JPS5948418B2 (ja) | 端末制御装置 | |
| JP4774620B2 (ja) | 情報通信方法及び情報通信システム | |
| JPH027212B2 (ja) | ||
| JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
| JPH06351079A (ja) | 空気調和機の中継通信装置 | |
| JP2543105B2 (ja) | 通信制御装置 | |
| JPS634216B2 (ja) | ||
| JPH0115100B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JPH1011353A (ja) | データ送信装置 | |
| JPH0476148B2 (ja) | ||
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| JPH0544053B2 (ja) | ||
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JPH0120774B2 (ja) | ||
| JPS6211753B2 (ja) | ||
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0137018B2 (ja) | ||
| JPS6294042A (ja) | 通信制御装置 | |
| JPH05175974A (ja) | データ伝送処理方式 | |
| JPS6278639A (ja) | メモリアクセス方式 |