JPH0262943B2 - - Google Patents
Info
- Publication number
- JPH0262943B2 JPH0262943B2 JP60163042A JP16304285A JPH0262943B2 JP H0262943 B2 JPH0262943 B2 JP H0262943B2 JP 60163042 A JP60163042 A JP 60163042A JP 16304285 A JP16304285 A JP 16304285A JP H0262943 B2 JPH0262943 B2 JP H0262943B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- interface
- semiconductor
- gaas
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体、詳しくは−族化合物半導
体の表面保護膜形成方法に関するものである。
体の表面保護膜形成方法に関するものである。
（従来技術とその問題点）
シリコン半導体素子では、熱酸化により形成さ
れるSiO2膜が極めて安定な表面保護膜として働
くため、高い信頼性が得られている。一方、光デ
バイス、マイクロ波デバイスとして開発の盛んな
−族化合物半導体では、SiにおけるSiO2膜
のような適切な表面保護膜を形成するのが困難で
ある。即ち、通常族原子の方が高い蒸気圧を有
するために、化学量論比を有する−酸化膜が
得られていない。従つて、CVD法、スパツタ法
等の堆積法によつて−族化合物半導体表面
に、SiO2、Al2O3等の絶縁膜を形成するのが一般
的である。しかしながら、上記堆積法によつて形
成した表面保護膜と半導体との界面には1012〜
1013cm−-2eV-1の高い密度の界面準位が存在し、
これが素子の特性及び信頼性に影響を与えてい
た。このような高い電界準位密度の原因の１つと
して、半導体表面に10〜20Åの自然酸化膜が存在
している事が考えられている。GaAsを例にとる
と、GaAs表面には10〜20Åの自然酸化膜が形成
されていて、それは、多くのGa2O3、少しの
As2O3と元素状遊離Asから構成されている。従
つて、自然酸化膜の全くない清浄が半導体表面に
絶縁膜を形成する必要があるが、大気中での工程
を含む限り、必ず酸素雰囲気にされされてしまい
自然酸化膜は形成される。更に、仮に真空中でガ
スエツチングを施し、清浄表面を得たとしても、
その表面は、族素子の高い蒸気圧のために、過
順の族原子を有する。この様な過剰族原子を
有する表面に絶縁膜を堆積した場合、族原子の
高い反応性のため、絶縁膜構成原子と族原子と
の置換反応が生じ界面の電気的特性に悪影響を与
える。
れるSiO2膜が極めて安定な表面保護膜として働
くため、高い信頼性が得られている。一方、光デ
バイス、マイクロ波デバイスとして開発の盛んな
−族化合物半導体では、SiにおけるSiO2膜
のような適切な表面保護膜を形成するのが困難で
ある。即ち、通常族原子の方が高い蒸気圧を有
するために、化学量論比を有する−酸化膜が
得られていない。従つて、CVD法、スパツタ法
等の堆積法によつて−族化合物半導体表面
に、SiO2、Al2O3等の絶縁膜を形成するのが一般
的である。しかしながら、上記堆積法によつて形
成した表面保護膜と半導体との界面には1012〜
1013cm−-2eV-1の高い密度の界面準位が存在し、
これが素子の特性及び信頼性に影響を与えてい
た。このような高い電界準位密度の原因の１つと
して、半導体表面に10〜20Åの自然酸化膜が存在
している事が考えられている。GaAsを例にとる
と、GaAs表面には10〜20Åの自然酸化膜が形成
されていて、それは、多くのGa2O3、少しの
As2O3と元素状遊離Asから構成されている。従
つて、自然酸化膜の全くない清浄が半導体表面に
絶縁膜を形成する必要があるが、大気中での工程
を含む限り、必ず酸素雰囲気にされされてしまい
自然酸化膜は形成される。更に、仮に真空中でガ
スエツチングを施し、清浄表面を得たとしても、
その表面は、族素子の高い蒸気圧のために、過
順の族原子を有する。この様な過剰族原子を
有する表面に絶縁膜を堆積した場合、族原子の
高い反応性のため、絶縁膜構成原子と族原子と
の置換反応が生じ界面の電気的特性に悪影響を与
える。
（発明の目的）
本発明はこのような従来の欠点を除去せしめ、
界面準位の少ない表面保護膜形成方法を提供する
事にある。
界面準位の少ない表面保護膜形成方法を提供する
事にある。
（発明の構成）
本発明は、分子線エピタキシヤル法によつて成
長された族安定面を有する−族化合物半導
体表面を大気にさらす事なく、該表面上にアルミ
ニウム金属を蒸着し、しかる後、酸素もしくは酸
素を含む雰囲気にさらす事によつて該アルミニウ
ム金属をアルミナ（Al2O3）絶縁物に変化せしめ
る工程を有する事を特徴とする半導体表面保護膜
形成方法である。
長された族安定面を有する−族化合物半導
体表面を大気にさらす事なく、該表面上にアルミ
ニウム金属を蒸着し、しかる後、酸素もしくは酸
素を含む雰囲気にさらす事によつて該アルミニウ
ム金属をアルミナ（Al2O3）絶縁物に変化せしめ
る工程を有する事を特徴とする半導体表面保護膜
形成方法である。
（作用）
本発明は、上述の構成により、従来の欠点を解
決した。すなわち分子線エピタキシヤル法によつ
て清浄な−族化合物半導体表面を得ることが
でき、その際半導体表面が族原子過剰になる様
に、すなわち族安定面になる様にする。そうす
る事によつて反応性の高い族原子は表面第１層
に現れないため、絶縁膜形成時に、置換反応は生
じない。更に、族安定化した清浄表面に、族
原子であるアルミニウム金属を蒸着すれば、Al
と族安定面との界面にはAl−族原子の強い
結合が生じる。Al−族原子の結合は非常に安
定であるため、酸素雰囲気にさらした時、酸化は
自動的にAlと族安定化半導体表面との界面で
停止、急峻な界面が得られる。更に、界面はAl
−族原子の結合のため、未結合手による界面準
位の発生がなく、従つて界面準位の低減が図れ
る。
決した。すなわち分子線エピタキシヤル法によつ
て清浄な−族化合物半導体表面を得ることが
でき、その際半導体表面が族原子過剰になる様
に、すなわち族安定面になる様にする。そうす
る事によつて反応性の高い族原子は表面第１層
に現れないため、絶縁膜形成時に、置換反応は生
じない。更に、族安定化した清浄表面に、族
原子であるアルミニウム金属を蒸着すれば、Al
と族安定面との界面にはAl−族原子の強い
結合が生じる。Al−族原子の結合は非常に安
定であるため、酸素雰囲気にさらした時、酸化は
自動的にAlと族安定化半導体表面との界面で
停止、急峻な界面が得られる。更に、界面はAl
−族原子の結合のため、未結合手による界面準
位の発生がなく、従つて界面準位の低減が図れ
る。
（実施例）
以下、GaAsに本発明を適用した実施例を説明
するが、他の−族半導体についても同様であ
ることは容易に理解される。第１図は、本発明に
よる表面保護膜形成工程を示している。１は
GaAs半導体基板で、２は分子線エピタキシヤル
法で形成したAs安定化面を有するGaAs層であ
る。図の右側には、界面の結合の様相を模式的に
示している。１×10-10Torrの背圧を有する真空
中で、５×10-6Torr分圧のAsビームを照射しな
がら、GaAs基板１を600〜650℃に昇温して
GaAs自然酸化膜を除去した後、920℃に設定し
たGa分子量を照射してGaAsエピタキシヤル層２
を成長した（第１図ａ）。しかる後、GaAsを100
℃以下まで降温し、Asビーム照射を停止し、
1050℃に設定したAl分子線を照射してAl金属層
３を約20Å成長した（第１図ｂ）。この時、Al−
GaAs界面はｂ図右に示す様に、Al−As結合で形
成される。次いで、真空中に、酸素を約1011ラン
グミユア（１ラングミユア＝１×10-6Torr.秒）
導入して先のAlをアルミナ（Al2O3）３′に変換
した（第１図ｃ）。この時ｃ図右に示す様にAl−
Asの強い結合は保たれたまま、Alは酸化された。
するが、他の−族半導体についても同様であ
ることは容易に理解される。第１図は、本発明に
よる表面保護膜形成工程を示している。１は
GaAs半導体基板で、２は分子線エピタキシヤル
法で形成したAs安定化面を有するGaAs層であ
る。図の右側には、界面の結合の様相を模式的に
示している。１×10-10Torrの背圧を有する真空
中で、５×10-6Torr分圧のAsビームを照射しな
がら、GaAs基板１を600〜650℃に昇温して
GaAs自然酸化膜を除去した後、920℃に設定し
たGa分子量を照射してGaAsエピタキシヤル層２
を成長した（第１図ａ）。しかる後、GaAsを100
℃以下まで降温し、Asビーム照射を停止し、
1050℃に設定したAl分子線を照射してAl金属層
３を約20Å成長した（第１図ｂ）。この時、Al−
GaAs界面はｂ図右に示す様に、Al−As結合で形
成される。次いで、真空中に、酸素を約1011ラン
グミユア（１ラングミユア＝１×10-6Torr.秒）
導入して先のAlをアルミナ（Al2O3）３′に変換
した（第１図ｃ）。この時ｃ図右に示す様にAl−
Asの強い結合は保たれたまま、Alは酸化された。
（発明の効果）
本発明による第１図の工程で作製された
Al2O3／GaAsのAl2O3上にAl電極を形成し、金
属／絶縁膜／／半導体（MIS）ダイオードを作製
し、Ｃ−Ｖ法によつて界面準位密度を測定した。
第２図は測定で得られた界面準位密度のバンドギ
ヤツプ内の分布を示している。実線は本発明によ
る結果で、点線は比較の為に、従来のスパツタ法
で形成したAl2O3表面保護膜の場合の交果であ
る。従来、1012cm-2eV-1以上の界面準位を有して
いた、本発明により、1011cm-2eV-1と約１桁低減
された界面準位が実現できた。なお、本発明を他
の−族半導体に適用しても同様の効果が得ら
れる。
Al2O3／GaAsのAl2O3上にAl電極を形成し、金
属／絶縁膜／／半導体（MIS）ダイオードを作製
し、Ｃ−Ｖ法によつて界面準位密度を測定した。
第２図は測定で得られた界面準位密度のバンドギ
ヤツプ内の分布を示している。実線は本発明によ
る結果で、点線は比較の為に、従来のスパツタ法
で形成したAl2O3表面保護膜の場合の交果であ
る。従来、1012cm-2eV-1以上の界面準位を有して
いた、本発明により、1011cm-2eV-1と約１桁低減
された界面準位が実現できた。なお、本発明を他
の−族半導体に適用しても同様の効果が得ら
れる。
第１図は、本発明による表面保護膜形成工程を
示す図で、１は半導体基板、２は分子線エピタキ
シヤル層、３はアルミニウム、３′はアルミナで
ある。第２図は、界面準位分布を示す図で、点線
は従来、実線は本発明による効果を示している。
示す図で、１は半導体基板、２は分子線エピタキ
シヤル層、３はアルミニウム、３′はアルミナで
ある。第２図は、界面準位分布を示す図で、点線
は従来、実線は本発明による効果を示している。
Claims (1)
- １ 分子線エピタキシヤル法によつて成長された
族安定面を有する−族化合物半導体表面を
大気にさらす事なく、該表面上にアルミニウム金
属を蒸着し、しかる後、酸素もしくは酸素を含む
雰囲気にさらす事によつて該アルミニウム金属を
アルミナ（Al2O3）絶縁物に変化せしめる工程を
有する事を特徴とする半導体表面保護膜形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163042A JPS6224629A (ja) | 1985-07-25 | 1985-07-25 | 半導体表面保護膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163042A JPS6224629A (ja) | 1985-07-25 | 1985-07-25 | 半導体表面保護膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6224629A JPS6224629A (ja) | 1987-02-02 |
| JPH0262943B2 true JPH0262943B2 (ja) | 1990-12-27 |
Family
ID=15766077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60163042A Granted JPS6224629A (ja) | 1985-07-25 | 1985-07-25 | 半導体表面保護膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224629A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022624A1 (ja) * | 2003-08-28 | 2005-03-10 | National University Corporation Tokyo University Of Agriculture And Technology | 絶縁膜形成方法 |
| JP2009260325A (ja) * | 2008-03-26 | 2009-11-05 | Univ Of Tokyo | 半導体基板、半導体基板の製造方法および半導体装置 |
| JP5869784B2 (ja) * | 2011-06-30 | 2016-02-24 | キヤノンアネルバ株式会社 | 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置 |
| JP6131701B2 (ja) * | 2013-05-08 | 2017-05-24 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
1985
- 1985-07-25 JP JP60163042A patent/JPS6224629A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6224629A (ja) | 1987-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| JP3257442B2 (ja) | 窒化ガリウム結晶の製造方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| US4588447A (en) | Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films | |
| US3911168A (en) | Method for forming a continuous layer of silicon dioxide over a substrate | |
| CA1299983C (en) | Passivation of gallium arsenide surfaces | |
| JPH0262943B2 (ja) | ||
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| US3861969A (en) | Method for making III{14 V compound semiconductor devices | |
| Niwano et al. | Ultraviolet ozone oxidation of Si surface studied by photoemission and surface infrared spectroscopy | |
| JPS6128213B2 (ja) | ||
| JPH0616501B2 (ja) | デバイスの製造方法 | |
| JPS6234152B2 (ja) | ||
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPS6366415B2 (ja) | ||
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JP2706964B2 (ja) | 半導体装置の製造方法 | |
| JPS5847875B2 (ja) | 発光ダイオ−ド用ウエ−ハ | |
| JPS6174378A (ja) | 赤外線照射により浅い接合とｂｓｆを同時に形成する光センサの製造方法 | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JPS6214713Y2 (ja) | ||
| JP2736698B2 (ja) | 半導体装置の製造方法 | |
| JP3596171B2 (ja) | ３族窒化物半導体発光素子 | |
| JP2706997B2 (ja) | 半導体装置の製造方法 | |
| JP3167604B2 (ja) | 太陽電池およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |