JPH0263067A - 画像作成装置の安全装置 - Google Patents
画像作成装置の安全装置Info
- Publication number
- JPH0263067A JPH0263067A JP63217143A JP21714388A JPH0263067A JP H0263067 A JPH0263067 A JP H0263067A JP 63217143 A JP63217143 A JP 63217143A JP 21714388 A JP21714388 A JP 21714388A JP H0263067 A JPH0263067 A JP H0263067A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- image creation
- image producing
- sequence
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 13
- 230000007257 malfunction Effects 0.000 abstract description 9
- 230000005856 abnormality Effects 0.000 abstract description 7
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000002250 progressing effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/55—Self-diagnostics; Malfunction or lifetime display
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/80—Details relating to power supplies, circuits boards, electrical connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Debugging And Monitoring (AREA)
- Control Of Voltage And Current In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はＣＰＵを画像作成のシーケンスの制御に使用
した画像作成装置の安全装置に関するものである。
した画像作成装置の安全装置に関するものである。
ＣＰＵを画像作成のシーケンスの制御に使用しｔ；画像
作成装置に於いて、そこに使用されているＣＰＵや周辺
のＩＣが電源電圧の変動、外からのノイズ等、何かの異
常によって誤゛動作をしてしまう場合がある。この場合
、画像作成装置の駆動系全体が暴走し、各部機能を破損
してしまう危険性がある。これを防止するため、ＣＰＵ
から一定のパルス信号を取り出し、このパルスを連続す
る信号に変換してＣＰＵの動作を常に監視するウォッチ
ドッグ回路を構成する。この回路によって一定時間連続
信号が現れない場合にはＣＰＵ又は周辺のＩＣにリセッ
ト信号を送り、リセットして画像作成装置のシーケンス
を停止し、破損等を防止するようにしたものがある。 このような安全装置については特開昭５５−１４６４５
７に詳しく記載されている。
作成装置に於いて、そこに使用されているＣＰＵや周辺
のＩＣが電源電圧の変動、外からのノイズ等、何かの異
常によって誤゛動作をしてしまう場合がある。この場合
、画像作成装置の駆動系全体が暴走し、各部機能を破損
してしまう危険性がある。これを防止するため、ＣＰＵ
から一定のパルス信号を取り出し、このパルスを連続す
る信号に変換してＣＰＵの動作を常に監視するウォッチ
ドッグ回路を構成する。この回路によって一定時間連続
信号が現れない場合にはＣＰＵ又は周辺のＩＣにリセッ
ト信号を送り、リセットして画像作成装置のシーケンス
を停止し、破損等を防止するようにしたものがある。 このような安全装置については特開昭５５−１４６４５
７に詳しく記載されている。
一般に画像作成のシーケンスに誤動作が発生する原因は
画像作成装置の高電圧部での落雷等によるノイズの発生
が原因である場合が多い。このような場合には周辺のＩ
Ｃ回路や負荷周辺の電子口ｕハＫｈ〒７Ｗ＋士し陪−Ａ
でｌＩｇｎ」ン＾ｈｌ−ｙｔＡＩ−−Ｊ−７−ｐ＝する
と、ＣＰＵがリセットされて画像作成シーケンスを停止
しても、画像作成装置の末端各部では独立に何等かの誤
動作状態が残る事があり安全装置としては不完全である
。 又ソフトウェアの観点から見ると、ＣＰＵがリセットさ
れた場合には、シーケンスのプログラムはイニシャライ
ズされて新たなモードからスタートすることになるため
、例えば転写紙の送り動作は途中まで進行していたシー
ケンスの状態で残っている。即ち転写紙はジャムの状態
であり、ジャム表示ランプが点灯している。しかしこの
表示は通常のジャム状態であるのか、何等かの異常によ
りウォッチドッグ回路が作動したためのジャム状態なの
かは外観上は不明であり、サービスマン等が修理する場
合、原因の確認が困難である。このように従来の安全装
置には不完全性がある。 本発明はＣＰＵを画像作成シーケンスの制御に使用した
画像作成装置の電源変動やノイズによる誤動作を防止す
るため、常にＣＰＵの動作を監視するウォッチドッグ回
路を設け、このウォッチドッグ回路が異常を感知し、Ｃ
ＰＵ及び又は周辺のＩＣをリセットすると共にＣＰＵを
介さずに各負荷への電源供給を遮断する回路を設けるこ
とによって、従来の問題点をも解決した、より安全性の
高い画像作成装置の安全回路を提供することを目的とす
る。
画像作成装置の高電圧部での落雷等によるノイズの発生
が原因である場合が多い。このような場合には周辺のＩ
Ｃ回路や負荷周辺の電子口ｕハＫｈ〒７Ｗ＋士し陪−Ａ
でｌＩｇｎ」ン＾ｈｌ−ｙｔＡＩ−−Ｊ−７−ｐ＝する
と、ＣＰＵがリセットされて画像作成シーケンスを停止
しても、画像作成装置の末端各部では独立に何等かの誤
動作状態が残る事があり安全装置としては不完全である
。 又ソフトウェアの観点から見ると、ＣＰＵがリセットさ
れた場合には、シーケンスのプログラムはイニシャライ
ズされて新たなモードからスタートすることになるため
、例えば転写紙の送り動作は途中まで進行していたシー
ケンスの状態で残っている。即ち転写紙はジャムの状態
であり、ジャム表示ランプが点灯している。しかしこの
表示は通常のジャム状態であるのか、何等かの異常によ
りウォッチドッグ回路が作動したためのジャム状態なの
かは外観上は不明であり、サービスマン等が修理する場
合、原因の確認が困難である。このように従来の安全装
置には不完全性がある。 本発明はＣＰＵを画像作成シーケンスの制御に使用した
画像作成装置の電源変動やノイズによる誤動作を防止す
るため、常にＣＰＵの動作を監視するウォッチドッグ回
路を設け、このウォッチドッグ回路が異常を感知し、Ｃ
ＰＵ及び又は周辺のＩＣをリセットすると共にＣＰＵを
介さずに各負荷への電源供給を遮断する回路を設けるこ
とによって、従来の問題点をも解決した、より安全性の
高い画像作成装置の安全回路を提供することを目的とす
る。
上記目的は本発明の、ＣＰＵを画像作成のシーケンスの
制御に使用した画像作成装置に、ＣＰＵの動作を監視す
るウォッチドッグ回路と、各負荷への電源供給を遮断す
る手段とを設け、ウォッチドッグ回路動作時にＣＰＵ及
ヅ又は周辺のＩＣへのリセット信号と共に、ＣＰＵを介
さずに各負荷への電源供給を遮断する回路を設けたこと
を特徴とする画像作成装置の安全装置によって達成され
る。
制御に使用した画像作成装置に、ＣＰＵの動作を監視す
るウォッチドッグ回路と、各負荷への電源供給を遮断す
る手段とを設け、ウォッチドッグ回路動作時にＣＰＵ及
ヅ又は周辺のＩＣへのリセット信号と共に、ＣＰＵを介
さずに各負荷への電源供給を遮断する回路を設けたこと
を特徴とする画像作成装置の安全装置によって達成され
る。
第１図は本発明による安全装置の一例をを示す電子回路
の図、第２図（ａ）及び（ｂ）は画像作成シーケンスが
正常に進行している時の第１図のＡ点及びＢ点の信号を
示している。又第３図（ａ）（ｂ）及び（Ｃ）は画像作
成シーケンスが正常に進行しなくなった時の第１図Ａ点
、Ｂ点の信号及び０点の電圧の状態を示しである。 第１図でＣＰＵ４はそのプログラムに従って画像作成シ
ーケンスをコントロールし、このＣＰＵ４からインター
フェイスとしての周辺のＩＣ５を介して画像作成装置の
各動作部に駆動信号を供給する。 電源部ｌからＣＰＵ４と周辺ＩＣ５及びリレー２へ駆動
電源（５■）を供給している。又電源部ｌは他の駆動部
等の各負荷へ供給するパワー電源（２４Ｖ）があり、こ
のパワー電源はリレー２の通常コンタクトしている接点
を介して各負荷に供給されている。 ３は電源部ｌのリレー２を駆動（０ＦＦ）するためのＳ
ＣＲである。又ＣＰυ４にはプログラムによって一定の
パルスを出力するための端子ＳＯＤがあり、この出力は
ワンショットマルチバイブレータＯＭＶ（以下ＯＭＶと
記す）に接続されている。更にＯＭＶの出力はインバー
タを介してＣＰＵ４と周辺ＩＣ５のリセット端子Ｒ３に
又バッファを介してＳＣＨのゲートに接続されている。 画像作成装置の電源が投入され、コピーボタンがＯＮさ
れると、ＣＰＵ４は決められたプログラムに従って端子
ＳＯＤより周期間隔がｔないし最大上＋ΔＬのパルスを
ＯＭＶに供給する。ＯＭＶには前記パルス信号の最大周
期（ｔ＋Δｔ）より長い時定数Ｔの信号になるように、
コンデンサＣと抵抗Ｒの回路が構成されているので、パ
ルス信号を入力されたＯＭＶからは連続信号を出力する
。この状態は第２図に示すように電源投入から最初のＣ
ＰＵからのパルス信号でＯＭＶの出力はルベルの連続信
号を出力する。この連続信号はインバータを介してＣＰ
Ｕのリセット端子Ｒ５やメインモータやクラッチ、露光
ランプ等の各駆動部へ信号を供給する周辺のＩＣ５のリ
セット端子Ｒ５に入力されている。平常時リセット端子
Ｒ３への入力信号は０レベルを維持しているので、画像
作成シーケンスはＣＰＵのプログラムに従い進行する。 と。ろがノイズ等によるｃＰＵの誤動作、またはＣＰＬ
Ｊやメモリーの故障等の異常があると、ＣＰＵはプログ
ラム通りの作動から逸脱し、それと同時に第３図（ａ）
に示すようにＣＰＵの端子ＳＯＤからパルス信号を出力
しなくなる。従って、ＯＭＶの出力も第３図（ｂ）に示
すようにパルス信号の出力が無くなってから１時間後に
θレベルとなると共に（Ｃ）に示すパワー電源の２４Ｖ
も完全に遮断され、供給されなくなる。それに伴ってＣ
ＰＵ４及び周辺のＩＣの５リセツト端子Ｒ５はルベル（
Ｈレベル）となってＣ，ＰＵや周辺のＩＣはリセットさ
れ、画像作成シーケンスは停止され、イニシャライズさ
れる。これで画像作成シーケンスに関する誤動作は防止
される。 一方ＯＭＶの出力がＯレベル（Ｌレベル）になると、同
時にバッファを介して反転した信号は５ＣＲ３をトリガ
ーする。そうすると、５ＣＲ３が導通し電源部ｌのリレ
ー２を駆動し、正常時にコンタクトしているリレー２の
接点を０ＦＦＬパワー電源（２４Ｖ）の供給を総て遮断
する。これにより連鎖的な故障を発生する危険性はなく
なる。また異常が発生したことを保持する機能を持って
いる。 尚、図示して無いがＯＭＶの出力に増幅器を会して発光
ダイオードＬＥＤを接続し、異常発生の有無を表示する
ことも出来る。 以上のウォッチドッグ回路は通常のＩＣ例えばＳ Ｎ
７４１１２等を用いて容易に構成することが出来る。 本発明は図示例に限らず、ＣＰＵに直列パルス出力端子
を持たないものではＣＰＵから出力ボードを会してパル
ス信号を取り出し、その信号をＯＭＶへ入力すればよく
、パルス信号を連続信号に変換するにはＯＭＶに限らず
、同様の機能を有する変換回路が利用出来ることは勿論
である。
の図、第２図（ａ）及び（ｂ）は画像作成シーケンスが
正常に進行している時の第１図のＡ点及びＢ点の信号を
示している。又第３図（ａ）（ｂ）及び（Ｃ）は画像作
成シーケンスが正常に進行しなくなった時の第１図Ａ点
、Ｂ点の信号及び０点の電圧の状態を示しである。 第１図でＣＰＵ４はそのプログラムに従って画像作成シ
ーケンスをコントロールし、このＣＰＵ４からインター
フェイスとしての周辺のＩＣ５を介して画像作成装置の
各動作部に駆動信号を供給する。 電源部ｌからＣＰＵ４と周辺ＩＣ５及びリレー２へ駆動
電源（５■）を供給している。又電源部ｌは他の駆動部
等の各負荷へ供給するパワー電源（２４Ｖ）があり、こ
のパワー電源はリレー２の通常コンタクトしている接点
を介して各負荷に供給されている。 ３は電源部ｌのリレー２を駆動（０ＦＦ）するためのＳ
ＣＲである。又ＣＰυ４にはプログラムによって一定の
パルスを出力するための端子ＳＯＤがあり、この出力は
ワンショットマルチバイブレータＯＭＶ（以下ＯＭＶと
記す）に接続されている。更にＯＭＶの出力はインバー
タを介してＣＰＵ４と周辺ＩＣ５のリセット端子Ｒ３に
又バッファを介してＳＣＨのゲートに接続されている。 画像作成装置の電源が投入され、コピーボタンがＯＮさ
れると、ＣＰＵ４は決められたプログラムに従って端子
ＳＯＤより周期間隔がｔないし最大上＋ΔＬのパルスを
ＯＭＶに供給する。ＯＭＶには前記パルス信号の最大周
期（ｔ＋Δｔ）より長い時定数Ｔの信号になるように、
コンデンサＣと抵抗Ｒの回路が構成されているので、パ
ルス信号を入力されたＯＭＶからは連続信号を出力する
。この状態は第２図に示すように電源投入から最初のＣ
ＰＵからのパルス信号でＯＭＶの出力はルベルの連続信
号を出力する。この連続信号はインバータを介してＣＰ
Ｕのリセット端子Ｒ５やメインモータやクラッチ、露光
ランプ等の各駆動部へ信号を供給する周辺のＩＣ５のリ
セット端子Ｒ５に入力されている。平常時リセット端子
Ｒ３への入力信号は０レベルを維持しているので、画像
作成シーケンスはＣＰＵのプログラムに従い進行する。 と。ろがノイズ等によるｃＰＵの誤動作、またはＣＰＬ
Ｊやメモリーの故障等の異常があると、ＣＰＵはプログ
ラム通りの作動から逸脱し、それと同時に第３図（ａ）
に示すようにＣＰＵの端子ＳＯＤからパルス信号を出力
しなくなる。従って、ＯＭＶの出力も第３図（ｂ）に示
すようにパルス信号の出力が無くなってから１時間後に
θレベルとなると共に（Ｃ）に示すパワー電源の２４Ｖ
も完全に遮断され、供給されなくなる。それに伴ってＣ
ＰＵ４及び周辺のＩＣの５リセツト端子Ｒ５はルベル（
Ｈレベル）となってＣ，ＰＵや周辺のＩＣはリセットさ
れ、画像作成シーケンスは停止され、イニシャライズさ
れる。これで画像作成シーケンスに関する誤動作は防止
される。 一方ＯＭＶの出力がＯレベル（Ｌレベル）になると、同
時にバッファを介して反転した信号は５ＣＲ３をトリガ
ーする。そうすると、５ＣＲ３が導通し電源部ｌのリレ
ー２を駆動し、正常時にコンタクトしているリレー２の
接点を０ＦＦＬパワー電源（２４Ｖ）の供給を総て遮断
する。これにより連鎖的な故障を発生する危険性はなく
なる。また異常が発生したことを保持する機能を持って
いる。 尚、図示して無いがＯＭＶの出力に増幅器を会して発光
ダイオードＬＥＤを接続し、異常発生の有無を表示する
ことも出来る。 以上のウォッチドッグ回路は通常のＩＣ例えばＳ Ｎ
７４１１２等を用いて容易に構成することが出来る。 本発明は図示例に限らず、ＣＰＵに直列パルス出力端子
を持たないものではＣＰＵから出力ボードを会してパル
ス信号を取り出し、その信号をＯＭＶへ入力すればよく
、パルス信号を連続信号に変換するにはＯＭＶに限らず
、同様の機能を有する変換回路が利用出来ることは勿論
である。
以上述べたように問題点となっていたＣＰＵを画像作成
のシーケンスの制御に使用した画像作成装置に使用され
ているＣＰＵ及び周辺のＩＣが電源電圧の変動や、外か
らのノイズ等、何かの異常によって誤動作をして、画像
作成装置の駆動系全体が暴走し、ＣＰＵのシーケンスを
停止しても１、画像作成装置の駆動部の各機能を破損し
てしまう危険性があった。本発明によってこれらの危険
性を完全に防止して、安全性の高い画像作成装置の安全
装置を提供出来るようになった。 また故障した際、ユーザやサービスマンは故障箇所の発
見を容易にし、スイッチのＯＮ１０ Ｆ Ｆで容易に通
常の使用状態にもどすことが出来る画像作成装置の安全
装置を提供出来るようになった。
のシーケンスの制御に使用した画像作成装置に使用され
ているＣＰＵ及び周辺のＩＣが電源電圧の変動や、外か
らのノイズ等、何かの異常によって誤動作をして、画像
作成装置の駆動系全体が暴走し、ＣＰＵのシーケンスを
停止しても１、画像作成装置の駆動部の各機能を破損し
てしまう危険性があった。本発明によってこれらの危険
性を完全に防止して、安全性の高い画像作成装置の安全
装置を提供出来るようになった。 また故障した際、ユーザやサービスマンは故障箇所の発
見を容易にし、スイッチのＯＮ１０ Ｆ Ｆで容易に通
常の使用状態にもどすことが出来る画像作成装置の安全
装置を提供出来るようになった。
第１図は本発明による安全装置の一例をを示す電子回路
の図、第２図は画像作成シーケンスが正常に進行してい
る時の第１図のＡ点及びＢ点のパルス信号を示した図、
又第３図は画像作成シーケンスが正常に進行しなくなっ
た時の第１図Ａ点、Ｂ点の信号及び６点の電圧の状態を
示した図である。 ｌ・・・電源部 ２・・・リレー５・・・周辺
のＩＣ ＯＭＶ・・・ワンショット・マルチバイブレータＲ５・
・・リセット端子 ＳＯＤ・・・パルス信号端子
の図、第２図は画像作成シーケンスが正常に進行してい
る時の第１図のＡ点及びＢ点のパルス信号を示した図、
又第３図は画像作成シーケンスが正常に進行しなくなっ
た時の第１図Ａ点、Ｂ点の信号及び６点の電圧の状態を
示した図である。 ｌ・・・電源部 ２・・・リレー５・・・周辺
のＩＣ ＯＭＶ・・・ワンショット・マルチバイブレータＲ５・
・・リセット端子 ＳＯＤ・・・パルス信号端子
Claims (1)
- ＣＰＵを画像作成のシーケンスの制御に使用した画像作
成装置に、ＣＰＵの動作を監視するウォッチドッグ回路
と、各負荷への電源供給を遮断する手段とを設け、ウォ
ッチドッグ回路動作時にＣＰＵ及び又は周辺のＩＣへの
リセット信号と共に、ＣＰＵを介さずに各負荷への電源
供給を遮断する回路を設けたことを特徴とする画像作成
装置の安全装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217143A JPH0263067A (ja) | 1988-08-30 | 1988-08-30 | 画像作成装置の安全装置 |
| US07/399,317 US5068853A (en) | 1988-08-30 | 1989-08-28 | Fail-safe apparatus for image forming apparatus |
| DE3928567A DE3928567A1 (de) | 1988-08-30 | 1989-08-29 | Betriebssicherheitsvorrichtung fuer ein bilderzeugungsgeraet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217143A JPH0263067A (ja) | 1988-08-30 | 1988-08-30 | 画像作成装置の安全装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263067A true JPH0263067A (ja) | 1990-03-02 |
Family
ID=16699529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217143A Pending JPH0263067A (ja) | 1988-08-30 | 1988-08-30 | 画像作成装置の安全装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5068853A (ja) |
| JP (1) | JPH0263067A (ja) |
| DE (1) | DE3928567A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728179B2 (ja) * | 1990-02-06 | 1998-03-18 | キヤノン株式会社 | フアクシミリ装置 |
| JPH04160438A (ja) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | 半導体装置 |
| DE4039355C2 (de) * | 1990-12-10 | 1998-07-30 | Bosch Gmbh Robert | Vorrichtung zur Funktionsüberprüfung einer Watchdog-Schaltung |
| JPH04273257A (ja) * | 1991-02-28 | 1992-09-29 | Canon Inc | 電力供給制御装置及び画像処理装置 |
| US5495314A (en) * | 1992-09-30 | 1996-02-27 | Sanyo Electric Co., Ltd. | Image forming apparatus controlled by microcomputer |
| JPH07191579A (ja) * | 1993-12-27 | 1995-07-28 | Minolta Co Ltd | 画像形成装置 |
| US5746203A (en) * | 1996-09-26 | 1998-05-05 | Johnson & Johnson Medical, Inc. | Failsafe supervisor system for a patient monitor |
| US7162699B1 (en) | 1999-04-02 | 2007-01-09 | Massachusetts Institute Of Technology | Mechanisms and artifacts to manage heterogeneous platform interfaces in a collaboration system |
| US7007235B1 (en) | 1999-04-02 | 2006-02-28 | Massachusetts Institute Of Technology | Collaborative agent interaction control and synchronization system |
| DE10119090A1 (de) * | 2001-04-19 | 2002-10-24 | Peppercon Ag | Watchdogschaltung zum Auslösen eines Systemresets durch Schalten der Spannungsversorgung |
| DE60327180D1 (de) * | 2002-02-25 | 2009-05-28 | Scott Lab Inc | Mit einem pannensicheren modul integriertes sedierung- und analgesiesystem |
| JP4145185B2 (ja) * | 2002-04-16 | 2008-09-03 | 株式会社リコー | 画像形成装置及びネットワークシステム |
| ES2235614B1 (es) * | 2003-07-31 | 2006-10-16 | Fagor, S. Coop. | Circuito de control seguro ante fallos para aparatos electrodomesticos. |
| JP2005335376A (ja) * | 2004-04-30 | 2005-12-08 | Riso Kagaku Corp | 画像形成装置 |
| JP5743391B2 (ja) * | 2009-09-24 | 2015-07-01 | キヤノン株式会社 | 制御装置および画像形成装置 |
| US8352661B1 (en) * | 2010-03-24 | 2013-01-08 | Emc Corporation | Data storage systems having seamless software upgrades |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146457A (en) * | 1979-04-16 | 1980-11-14 | Konishiroku Photo Ind Co Ltd | Safety device of electrophotographic copier |
| US4488303A (en) * | 1982-05-17 | 1984-12-11 | Rca Corporation | Fail-safe circuit for a microcomputer based system |
| US4499581A (en) * | 1982-09-21 | 1985-02-12 | Xerox Corporation | Self testing system for reproduction machine |
| US4598355A (en) * | 1983-10-27 | 1986-07-01 | Sundstrand Corporation | Fault tolerant controller |
| JPS6182201A (ja) * | 1984-09-29 | 1986-04-25 | Nec Home Electronics Ltd | フエイルセ−フ制御回路 |
| US4644541A (en) * | 1985-01-18 | 1987-02-17 | Pitney Bowes Inc. | Diagnostic test for programmable device in a mailing machine |
| US4835761A (en) * | 1985-11-20 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Signal to noise ratio of optical head apparatus employing semiconductor laser beam source |
| JPH0782449B2 (ja) * | 1986-06-09 | 1995-09-06 | 株式会社東芝 | マイコン誤動作防止回路 |
| US4812677A (en) * | 1987-10-15 | 1989-03-14 | Motorola | Power supply control with false shut down protection |
-
1988
- 1988-08-30 JP JP63217143A patent/JPH0263067A/ja active Pending
-
1989
- 1989-08-28 US US07/399,317 patent/US5068853A/en not_active Expired - Fee Related
- 1989-08-29 DE DE3928567A patent/DE3928567A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5068853A (en) | 1991-11-26 |
| DE3928567A1 (de) | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0263067A (ja) | 画像作成装置の安全装置 | |
| JP2001525309A (ja) | エスカレータおよび動く歩道用安全装置 | |
| JP2782601B2 (ja) | 電源制御障害分離指示装置 | |
| JP7021363B2 (ja) | 電子制御装置 | |
| JPH01256480A (ja) | エレベータの制御装置 | |
| JP3781567B2 (ja) | 回転機械の運転制御装置 | |
| JPS6122802B2 (ja) | ||
| KR0132031Y1 (ko) | 공기 압축기 정전 안전회로 | |
| JPH01231622A (ja) | 電源制御方式 | |
| JP3079805B2 (ja) | 障害監視方法 | |
| JP4548241B2 (ja) | 電源装置 | |
| JP2002189516A (ja) | プロセス制御電子計算機システム | |
| JP2691010B2 (ja) | 監視入力部チェック回路 | |
| KR920001719B1 (ko) | 3p 코드의 오극성 검출회로 | |
| JP2002116851A (ja) | Ｃｐｕ監視回路 | |
| JPS61168049A (ja) | 活線接続回路 | |
| JPH0346935B2 (ja) | ||
| JPH06231055A (ja) | 情報処理装置 | |
| JPS62235617A (ja) | 情報処理装置の電源制御装置 | |
| JPH1117824A (ja) | 電話回線ターミナル復旧システム | |
| JPH0371243A (ja) | 情報処理伝送システム | |
| JPS60142407A (ja) | 制御装置 | |
| JPS6162316A (ja) | 電子機器の温度異常処理方式 | |
| JPS63253401A (ja) | アクチユエ−タ制御回路の安全装置 | |
| JPS6029953B2 (ja) | 機能状態検出回路 |