JPH0263158A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0263158A JPH0263158A JP63214154A JP21415488A JPH0263158A JP H0263158 A JPH0263158 A JP H0263158A JP 63214154 A JP63214154 A JP 63214154A JP 21415488 A JP21415488 A JP 21415488A JP H0263158 A JPH0263158 A JP H0263158A
- Authority
- JP
- Japan
- Prior art keywords
- output transistor
- integrated circuit
- channel
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Audible And Visible Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は相補型ＭＯ３Ｉ−ランジスタ回路を外部素子
の駆動を目的として使用する場合に発生する出力電流特
性のばらつきを集積回路内部で調整し、安定した出力電
流特性の供給を実現する半導体集積回路装置に関するも
のである。また外部素子に対しては、可変で高精度の電
流の実現を目的としたものである。
の駆動を目的として使用する場合に発生する出力電流特
性のばらつきを集積回路内部で調整し、安定した出力電
流特性の供給を実現する半導体集積回路装置に関するも
のである。また外部素子に対しては、可変で高精度の電
流の実現を目的としたものである。
以下、相補型ＭＯＳトランジスタ回路を発光素子ダイオ
ード（以下Ｌ Ｅ Ｄ （Ｌｉｇｈｔ−ｅｍｉｔｔｉｎ
ｇ Ｄｉ。
ード（以下Ｌ Ｅ Ｄ （Ｌｉｇｈｔ−ｅｍｉｔｔｉｎ
ｇ Ｄｉ。
ｄｅ）と称す）の駆動を目的として使用した時の一例に
ついて説明する。
ついて説明する。
第３図は従来のＭＯ３Ｉ−ランジスタ回路とカソードコ
モンＬＥＤと外部付加抵抗との回路構成図である０図に
おいて、１はＰチャネルＭＯ３出力トランジスタ２を駆
動させる為のゲート信号をうけるゲート部であり、内部
ロジック回路の出力前段トランジスタのドレイン部と接
続されている。
モンＬＥＤと外部付加抵抗との回路構成図である０図に
おいて、１はＰチャネルＭＯ３出力トランジスタ２を駆
動させる為のゲート信号をうけるゲート部であり、内部
ロジック回路の出力前段トランジスタのドレイン部と接
続されている。
上記ＰチャネルＭＯ３出力トランジスタ２のドレイン部
分はＰＮ接合型ダイオード３のＮ側と外付け抵抗（ＲＬ
）１３に接続されている。上記ＰＮ接合型ダイオード３
はＰチャネルＭＯ３出力トランジスタ２のドレイン部と
ＧＮＤ部７との間に構成されている。４はＰチャネルＭ
Ｏ３出力トランジスタ２の動作に応答して点灯するＬＥ
Ｄである。
分はＰＮ接合型ダイオード３のＮ側と外付け抵抗（ＲＬ
）１３に接続されている。上記ＰＮ接合型ダイオード３
はＰチャネルＭＯ３出力トランジスタ２のドレイン部と
ＧＮＤ部７との間に構成されている。４はＰチャネルＭ
Ｏ３出力トランジスタ２の動作に応答して点灯するＬＥ
Ｄである。
外付は抵抗１３はＰチャネルＭＯ３出力トランジスタ２
とＬＥＤ４のＰ側との間に接続されている。
とＬＥＤ４のＰ側との間に接続されている。
次に動作について説明する。内部ロジック回路からＰチ
ャネルＭＯ３出力トランジスタ２のゲート部１に“Ｌ”
のゲート信号が加わった場合は、ＰチャネルＭＯ３出力
トランジスタ２はＯＫ状態になり、そのドレイン部分は
′″Ｈ″の電位となる。
ャネルＭＯ３出力トランジスタ２のゲート部１に“Ｌ”
のゲート信号が加わった場合は、ＰチャネルＭＯ３出力
トランジスタ２はＯＫ状態になり、そのドレイン部分は
′″Ｈ″の電位となる。
この為、電源６から外付は抵抗１３とＬＥＤ４を介して
ＧＮＤ７の方向へ出力電流が流れる。このように電源６
からＧＮＤ７に流れる出力電流を利用してＰチャネルＭ
Ｏ３出力トランジスタ２がＯＮ状態の間はＩＣ外部に外
付けされたＬＥＤ４を点灯させる。逆に内部ロジック回
路からＰチャネルＭＯ３出力トランジスタ２のゲート部
１に“Ｈ”のゲート信号が加わった場合は、Ｐチャネル
ＭＯ８出力トランジスタ２はＯＦＦ状態になり、電流経
路が構成されないため、外付けされたＬＥＤ４は消灯し
た状態になる。以上がＬＥＤ４を駆動させる基本動作で
ある。
ＧＮＤ７の方向へ出力電流が流れる。このように電源６
からＧＮＤ７に流れる出力電流を利用してＰチャネルＭ
Ｏ３出力トランジスタ２がＯＮ状態の間はＩＣ外部に外
付けされたＬＥＤ４を点灯させる。逆に内部ロジック回
路からＰチャネルＭＯ３出力トランジスタ２のゲート部
１に“Ｈ”のゲート信号が加わった場合は、Ｐチャネル
ＭＯ８出力トランジスタ２はＯＦＦ状態になり、電流経
路が構成されないため、外付けされたＬＥＤ４は消灯し
た状態になる。以上がＬＥＤ４を駆動させる基本動作で
ある。
この時、ＰチャネルＭＯ３出力トランジスタ２の出力電
流ｌ。８と出力電圧Ｖ。、の特性は、第４図の曲ｖＡ１
に示すような特性となる。しかし、実際にＬＥＤ駆動用
として第４図の曲線１の出力電流特性を利用する場合に
は、素子間においてウェハプロセスに起因する出力電流
特性のばらつきが生じる為、データ出力端子の外部に外
付は抵抗を付加して、出力電流特性のばらつきがＬＥＤ
の輝度のばらつきに影響しにくくかつ出力電圧降下の小
さい領域、即ち三極管領域で使用することで出力電流特
性のばらつきによるＬＥＤの輝度のばらつきを最小限に
抑制している。
流ｌ。８と出力電圧Ｖ。、の特性は、第４図の曲ｖＡ１
に示すような特性となる。しかし、実際にＬＥＤ駆動用
として第４図の曲線１の出力電流特性を利用する場合に
は、素子間においてウェハプロセスに起因する出力電流
特性のばらつきが生じる為、データ出力端子の外部に外
付は抵抗を付加して、出力電流特性のばらつきがＬＥＤ
の輝度のばらつきに影響しにくくかつ出力電圧降下の小
さい領域、即ち三極管領域で使用することで出力電流特
性のばらつきによるＬＥＤの輝度のばらつきを最小限に
抑制している。
従来の半導体集積回路装置では、ウェハプロセスにおけ
る写真製版技術やイオン注入量等のばらつきが原因でロ
フト毎に出力電流特性が異なってしまい、ロフト構成が
異なった半導体集積回路装置をＬＥＤの駆動用として使
用する場合には、どうしてもＬＥＤの輝度のばらつきが
生じるという問題があった。そしてこのようなＬＥＤの
輝度のばらつきを小さく抑えるためには、出力電流特性
を三極管領域でしか使用できなかったため、出力端子に
外付は抵抗を付加することが必要とされ、ユーザー側に
おいても基板の実装面積が大きくなりコスト高になると
いう問題があった。
る写真製版技術やイオン注入量等のばらつきが原因でロ
フト毎に出力電流特性が異なってしまい、ロフト構成が
異なった半導体集積回路装置をＬＥＤの駆動用として使
用する場合には、どうしてもＬＥＤの輝度のばらつきが
生じるという問題があった。そしてこのようなＬＥＤの
輝度のばらつきを小さく抑えるためには、出力電流特性
を三極管領域でしか使用できなかったため、出力端子に
外付は抵抗を付加することが必要とされ、ユーザー側に
おいても基板の実装面積が大きくなりコスト高になると
いう問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、集積回路毎の出力電流特性のばらつきが原因
で生じるＬＥＤの輝度のばらつきを、外部からの入力信
号により集積回路内部で調整できるとともに、今まで必
要不可欠とされていた外部付加素子抵抗を省略できる半
導体集積回路装置を得ることを目的とする。
たもので、集積回路毎の出力電流特性のばらつきが原因
で生じるＬＥＤの輝度のばらつきを、外部からの入力信
号により集積回路内部で調整できるとともに、今まで必
要不可欠とされていた外部付加素子抵抗を省略できる半
導体集積回路装置を得ることを目的とする。
また出力トランジスタ素子のバルク部に可変なバンクゲ
ートバイアスを印加することにより、今までＬＥＤの駆
動には直接利用されていなかった出力トランジスタの三
極管領域での出力電流特性をコントロールする事により
、効果的でしかも高精度の電流源としての役目を果たす
半導体集積回路装置を得ることを目的とする。
ートバイアスを印加することにより、今までＬＥＤの駆
動には直接利用されていなかった出力トランジスタの三
極管領域での出力電流特性をコントロールする事により
、効果的でしかも高精度の電流源としての役目を果たす
半導体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は、相補型ＭＯ３集
積回路の出力トランジスタ素子構成部に複数個の可変抵
抗素子を組込み、回路内部の論理信号を受けて上記出力
トランジスタのバルク部に接続された可変抵抗素子の接
続を切り換えるデコーダを設け、出力トランジスタのバ
ックゲートバイアスを調整可能としたものである。
積回路の出力トランジスタ素子構成部に複数個の可変抵
抗素子を組込み、回路内部の論理信号を受けて上記出力
トランジスタのバルク部に接続された可変抵抗素子の接
続を切り換えるデコーダを設け、出力トランジスタのバ
ックゲートバイアスを調整可能としたものである。
この発明における半導体集積回路装置は出力トランジス
タのバルク部に可変抵抗素子を接続し、その一端子を内
部の論理信号に基づいてデコーダを介してトリミングす
ることにより出力トランジスタのバックゲートバイアス
をコントロールするようにしたので、集積回路毎の出力
電流特性のばらつきを集積回路内部において調整でき、
出力電流特性のばらつきを小さく抑えることで外部素子
に対しては高精度の電流源素子を実現できる。また上記
可変・抵抗素子は出力トランジスタ素子構成部に組み込
まれているので、外付は抵抗を付加する必要がなく、基
板の実装面積及びコストを低減できる。
タのバルク部に可変抵抗素子を接続し、その一端子を内
部の論理信号に基づいてデコーダを介してトリミングす
ることにより出力トランジスタのバックゲートバイアス
をコントロールするようにしたので、集積回路毎の出力
電流特性のばらつきを集積回路内部において調整でき、
出力電流特性のばらつきを小さく抑えることで外部素子
に対しては高精度の電流源素子を実現できる。また上記
可変・抵抗素子は出力トランジスタ素子構成部に組み込
まれているので、外付は抵抗を付加する必要がなく、基
板の実装面積及びコストを低減できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体集積回路装置
の出力トランジスタ部の回路構成図である。図において
、１はＰチャネルＭＯ３出力トランジスタ２を駆動させ
るための人力信号を人力するゲート部であり、内部ロジ
ック回路の出力前段トランジスタのドレイン部分と接続
されている。
の出力トランジスタ部の回路構成図である。図において
、１はＰチャネルＭＯ３出力トランジスタ２を駆動させ
るための人力信号を人力するゲート部であり、内部ロジ
ック回路の出力前段トランジスタのドレイン部分と接続
されている。
上記ＰチャネルＭＯ３出力トランジスタ２のゲート部分
はＰＮ接合型ダイオード３ＯＮ側とＬＥＤ４に接続され
ている。上記ＰＮ接合型ダイオード３はＰチャネル出力
トランジスタ２のドレイン部とＧＮＤ７との間に構成さ
れている。上記ＬＥＤ４はＰチャネル出力トランジスタ
２のドレインに接続され、Ｐチャネル出力トランジスタ
２の応動により点灯する。５は内部論理信号１２ａ、１
２ｂにより可変抵抗素子を自由にトリミングする為のデ
コード機能回路である。８ａ〜８Ｃはトリミング可能な
内部抵抗素子（ラダー抵抗）で、自由に抵抗成分をトリ
ミングできるような構成になっており、デコーダ５から
の選択信号によってどれか１つの抵抗素子端子部を選択
し、Ｐチャネル出力トランジスタ２のバルク部とつなぐ
構成となっている。９はＰチャネル出力トランジスタ２
がＯＦＦの場合にソース・バルク間に生じる寄生ダイオ
ード１０を介して電＋１！６からラダー抵抗８ａ〜８ｃ
を通ってＧＮＤ７へ流れる貫通電流の経路を遮断するた
めに設けたＮチャネルトランジスタであり、そのゲート
部はインバータ１段を介してＰチャネル出力トランジス
タ２のゲート部１に、そのソース部はＧＮＤ７に、その
ドレイン部は８Ｃの抵抗の一端子部に、それぞれ接続さ
れている。
はＰＮ接合型ダイオード３ＯＮ側とＬＥＤ４に接続され
ている。上記ＰＮ接合型ダイオード３はＰチャネル出力
トランジスタ２のドレイン部とＧＮＤ７との間に構成さ
れている。上記ＬＥＤ４はＰチャネル出力トランジスタ
２のドレインに接続され、Ｐチャネル出力トランジスタ
２の応動により点灯する。５は内部論理信号１２ａ、１
２ｂにより可変抵抗素子を自由にトリミングする為のデ
コード機能回路である。８ａ〜８Ｃはトリミング可能な
内部抵抗素子（ラダー抵抗）で、自由に抵抗成分をトリ
ミングできるような構成になっており、デコーダ５から
の選択信号によってどれか１つの抵抗素子端子部を選択
し、Ｐチャネル出力トランジスタ２のバルク部とつなぐ
構成となっている。９はＰチャネル出力トランジスタ２
がＯＦＦの場合にソース・バルク間に生じる寄生ダイオ
ード１０を介して電＋１！６からラダー抵抗８ａ〜８ｃ
を通ってＧＮＤ７へ流れる貫通電流の経路を遮断するた
めに設けたＮチャネルトランジスタであり、そのゲート
部はインバータ１段を介してＰチャネル出力トランジス
タ２のゲート部１に、そのソース部はＧＮＤ７に、その
ドレイン部は８Ｃの抵抗の一端子部に、それぞれ接続さ
れている。
第２図は、この発明の一実施例の具体的回路構成を示す
構造断面図である。図において、第１図と同一符号は同
一のものを示す。１１はフィールド酸化膜であり、基板
はＮ−基板を使用している。
構造断面図である。図において、第１図と同一符号は同
一のものを示す。１１はフィールド酸化膜であり、基板
はＮ−基板を使用している。
本発明の特徴ともいうべきラダー抵抗素子部８３〜８Ｃ
では、Ｐ−ｗｅｌｌ中にＰ１拡散を注入することで端子
機能をつくり、抵抗素子自体はＰ−ｗｅｌｌ内のアイラ
ンド抵抗で構成している。
では、Ｐ−ｗｅｌｌ中にＰ１拡散を注入することで端子
機能をつくり、抵抗素子自体はＰ−ｗｅｌｌ内のアイラ
ンド抵抗で構成している。
以下、この発明の一実施例の動作、作用について説明す
る。第１図に示すような回路構成を用いてＰチャネル出
力トランジスタ２のバルク部にパックゲートバイアス電
圧を印加し、第５図に示すようにバンクゲートバイアス
電圧を上げると、出力トランジスタの■１を上げること
ができる。また■、を可変することにより、第４図の曲
線２に示すように出力電流特性をコントロールすること
ができる。このような特性を利用し、五極管領域でのド
レイン電流を考察してみると、ドレイン電流■。、の式
は以下のように表すことが出来る。
る。第１図に示すような回路構成を用いてＰチャネル出
力トランジスタ２のバルク部にパックゲートバイアス電
圧を印加し、第５図に示すようにバンクゲートバイアス
電圧を上げると、出力トランジスタの■１を上げること
ができる。また■、を可変することにより、第４図の曲
線２に示すように出力電流特性をコントロールすること
ができる。このような特性を利用し、五極管領域でのド
レイン電流を考察してみると、ドレイン電流■。、の式
は以下のように表すことが出来る。
この時、Ｖｐβはロット毎のウェハプロセス時の写真製
版技術やイオン注入量等のばらつきにより多少ばらつい
て、出力特性を変動させる直接原因となる。またＶＣＳ
は出力前段トランジスタのドレイン信号によりＰチャネ
ル出力トランジスタ２及びＮチャ皐ル出力トランジスタ
９のどちらがＯＮ状態になっているかにより決定する一
定値（はぼＶＣＣかＧＮＤ電位）である。これによりド
レイン電流１．を一定値に調整し安定した出力特性を得
るためには、インラインの■、βが大きいロフトの場合
は（Ｖｃｓ Ｖｔ ） ”の値を小さく設定するよう
に内部回路からの論理信号１２ａ、１２ｂによりデコー
ダ５を介し選択したラダー抵抗８ａ〜８ｃの一端子を出
力トランジスタ２のバルク部に接続する。逆に、インラ
インのｖｐβが小さいロットの場合は（ＶＯ２Ｖア）２
の値を大きく設定するようにラダー抵抗８ａ〜８ｃの端
子を選択し、バックゲートバイアス電圧を変動させるこ
とで実現可能となる。上記のようにラダー抵抗８ａ〜８
ｃの抵抗値を選択し出力電流特性のばらつきをコントロ
ールして外部素子に対して安定した電流源を実現するこ
とによりＬＥＤ４の輝度のばらつきを抑えることができ
る。
版技術やイオン注入量等のばらつきにより多少ばらつい
て、出力特性を変動させる直接原因となる。またＶＣＳ
は出力前段トランジスタのドレイン信号によりＰチャネ
ル出力トランジスタ２及びＮチャ皐ル出力トランジスタ
９のどちらがＯＮ状態になっているかにより決定する一
定値（はぼＶＣＣかＧＮＤ電位）である。これによりド
レイン電流１．を一定値に調整し安定した出力特性を得
るためには、インラインの■、βが大きいロフトの場合
は（Ｖｃｓ Ｖｔ ） ”の値を小さく設定するよう
に内部回路からの論理信号１２ａ、１２ｂによりデコー
ダ５を介し選択したラダー抵抗８ａ〜８ｃの一端子を出
力トランジスタ２のバルク部に接続する。逆に、インラ
インのｖｐβが小さいロットの場合は（ＶＯ２Ｖア）２
の値を大きく設定するようにラダー抵抗８ａ〜８ｃの端
子を選択し、バックゲートバイアス電圧を変動させるこ
とで実現可能となる。上記のようにラダー抵抗８ａ〜８
ｃの抵抗値を選択し出力電流特性のばらつきをコントロ
ールして外部素子に対して安定した電流源を実現するこ
とによりＬＥＤ４の輝度のばらつきを抑えることができ
る。
また第１図、第２図に示すように本発明を実施した場合
は、デバイス構造上Ｐチャネル出力トランジスタ２のソ
ース部とバルク部に寄生ダイオード１０ができ、Ｐチャ
ネル出力トランジスタ２がＯＦＦ状態でもこの寄生ダイ
オード１０によりラダー抵抗８ａ〜８Ｃを介して電源か
らＧＮＤ７へ電流の抜ける経路が生じる。これをラダー
抵抗８ａ〜８Ｃの端とＧＮＤ７との間に構成したＮチャ
ネルトランジスタ９により遮断し、Ｐチャネル出力トラ
ンジスタ２がＯＦＦ時のＩＣ内部での消費電力を抑制し
ている。
は、デバイス構造上Ｐチャネル出力トランジスタ２のソ
ース部とバルク部に寄生ダイオード１０ができ、Ｐチャ
ネル出力トランジスタ２がＯＦＦ状態でもこの寄生ダイ
オード１０によりラダー抵抗８ａ〜８Ｃを介して電源か
らＧＮＤ７へ電流の抜ける経路が生じる。これをラダー
抵抗８ａ〜８Ｃの端とＧＮＤ７との間に構成したＮチャ
ネルトランジスタ９により遮断し、Ｐチャネル出力トラ
ンジスタ２がＯＦＦ時のＩＣ内部での消費電力を抑制し
ている。
このように上記実施例では、Ｐチャネル出力トランジス
タ２のバルク部にデコーダ５を介してトリミング可能な
ラダー抵抗８３〜８ｃの一端子を接続し、Ｐチャネル出
力トランジスタ２のバックゲートバイアスをコントロー
ルするようにしたので、今までは集積回路内部では調整
不可能とされていた半導体素子毎のＬＥＤの輝度のばら
つきを調整でき、またバンクゲートバイアスをコントロ
ールする事により、ＬＥＤの駆動用としては安定でかつ
効果的な出力電流が得られる。これらの事により外部素
子に対して安定した電流源を供給可能とし、今まで輝度
のばらつきを抑えるために必要不可欠とされていた外付
は抵抗を省略でき、基板実装面積やコストの低減を図る
ことができる。
タ２のバルク部にデコーダ５を介してトリミング可能な
ラダー抵抗８３〜８ｃの一端子を接続し、Ｐチャネル出
力トランジスタ２のバックゲートバイアスをコントロー
ルするようにしたので、今までは集積回路内部では調整
不可能とされていた半導体素子毎のＬＥＤの輝度のばら
つきを調整でき、またバンクゲートバイアスをコントロ
ールする事により、ＬＥＤの駆動用としては安定でかつ
効果的な出力電流が得られる。これらの事により外部素
子に対して安定した電流源を供給可能とし、今まで輝度
のばらつきを抑えるために必要不可欠とされていた外付
は抵抗を省略でき、基板実装面積やコストの低減を図る
ことができる。
なお上記実施例ではＰチャネル出力トランジスタによる
カソードコモンＬＥＤ駆動についてのみ説明したが、こ
れはＮチャネル出力トランジスタによるアノードコモン
ＬＥＤ駆動の場合でもよく、出力部の構造をＮチャネル
出力トランジスタ用に変更すれば、基本概念はＰチャネ
ル出力トランジスタの場合と同様で上記実施例と同様の
効果を奏する。またＬＥＤ駆動に関してだけでなく安定
した出力特性を必要とする半導体集積回路装置には全て
使用できる。
カソードコモンＬＥＤ駆動についてのみ説明したが、こ
れはＮチャネル出力トランジスタによるアノードコモン
ＬＥＤ駆動の場合でもよく、出力部の構造をＮチャネル
出力トランジスタ用に変更すれば、基本概念はＰチャネ
ル出力トランジスタの場合と同様で上記実施例と同様の
効果を奏する。またＬＥＤ駆動に関してだけでなく安定
した出力特性を必要とする半導体集積回路装置には全て
使用できる。
また上記実施例では出力電流特性を抑えるために、アイ
ランドで構成した抵抗素子を分割し選択することにより
出力トランジスタに印加するバックゲートバイアスを調
整したが、アイランド抵抗以外の抵抗素子でも実施可能
である。
ランドで構成した抵抗素子を分割し選択することにより
出力トランジスタに印加するバックゲートバイアスを調
整したが、アイランド抵抗以外の抵抗素子でも実施可能
である。
以上のようにこの発明によれば、Ｐチャネル出力トラン
ジスタのバルク部に内部論理信号により選択可能な抵抗
素子成分を構成し、出力トランジスタのバルク部にかか
るバックゲートバイアスを変化させることにより出力電
流特性をコントロールするようにしたので、従来では出
力トランジスタ１つに対し１つ付加していた外付は抵抗
を省略でき、基板実装面積やコストを大幅に低減できる
効果がある。また内部論理信号の組み合わせによりラダ
ー抵抗値を適当な値にデコードできるため、個々の半導
体集積回路装置により出力特性がばらついても出力電流
特性を自由に調整できる。
ジスタのバルク部に内部論理信号により選択可能な抵抗
素子成分を構成し、出力トランジスタのバルク部にかか
るバックゲートバイアスを変化させることにより出力電
流特性をコントロールするようにしたので、従来では出
力トランジスタ１つに対し１つ付加していた外付は抵抗
を省略でき、基板実装面積やコストを大幅に低減できる
効果がある。また内部論理信号の組み合わせによりラダ
ー抵抗値を適当な値にデコードできるため、個々の半導
体集積回路装置により出力特性がばらついても出力電流
特性を自由に調整できる。
第１図はこの発明の一実施例による半導体集積回路装置
を示す回路構成図、第２図はこの発明の一実施例による
半導体集積回路装置を示す断面構造図、第３図は従来の
ＬＥＤ駆動用半導体集積回路装置の回路構成図、第４図
は本発明による出力電圧特性と従来の出力特性の違いを
表した図、第５図は出力トランジスタのバルク部に印加
するバックゲートバイアスを変化させた時のＶ。ＨＯの
変化を示した図である。 図において、１はＰチャネルＭＯ３Ｉ−ランジスタのゲ
ート部、２はＰチャネルＭＯ３出力トランジスタ、３は
ＰＮ接合型ダイオード、４は発光素子ダイオード、５は
デコーダ機能回路、６は電源電位（ｖｃｃ）、７はＧＮ
Ｄ電位、８ａ〜８ｃはアイランドで構成したトリミング
可能な内部抵抗素子、９はＮチャネル型ＭＯＳトランジ
スタ、１０は電源（ｖｃｃ）とバルク間に生じる寄生ダ
イオード、１１はフィールド酸化膜、１２ａ、１２ｂは
デコーダへの入力信号、１３は外付は抵抗である。 なお図中同一符号は同−又は相当部分を示す。
を示す回路構成図、第２図はこの発明の一実施例による
半導体集積回路装置を示す断面構造図、第３図は従来の
ＬＥＤ駆動用半導体集積回路装置の回路構成図、第４図
は本発明による出力電圧特性と従来の出力特性の違いを
表した図、第５図は出力トランジスタのバルク部に印加
するバックゲートバイアスを変化させた時のＶ。ＨＯの
変化を示した図である。 図において、１はＰチャネルＭＯ３Ｉ−ランジスタのゲ
ート部、２はＰチャネルＭＯ３出力トランジスタ、３は
ＰＮ接合型ダイオード、４は発光素子ダイオード、５は
デコーダ機能回路、６は電源電位（ｖｃｃ）、７はＧＮ
Ｄ電位、８ａ〜８ｃはアイランドで構成したトリミング
可能な内部抵抗素子、９はＮチャネル型ＭＯＳトランジ
スタ、１０は電源（ｖｃｃ）とバルク間に生じる寄生ダ
イオード、１１はフィールド酸化膜、１２ａ、１２ｂは
デコーダへの入力信号、１３は外付は抵抗である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）第１導電型基板内に第２導電型低濃度ウェルの領
域を設け、該基板領域内に第２導電型ＭＯＳトランジス
タ素子を、該ウェル領域内に第１導電型ＭＯＳトランジ
スタ素子を構成してなる半導体集積回路装置において、 上記基板内に形成され、上記回路内の第１と第２の電位
間に直列接続された複数個の抵抗と、該抵抗間の分岐点
と上記ＭＯＳトランジスタ素子のバルク部との間にそれ
ぞれ設けられたスイッチと、 該スイッチの１つを開閉制御することにより上記ＭＯＳ
トランジスタ素子のバルク部のバックゲートバイアスを
変化させるデコーダ回路とを備えたことを特徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214154A JPH0263158A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214154A JPH0263158A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263158A true JPH0263158A (ja) | 1990-03-02 |
Family
ID=16651118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214154A Pending JPH0263158A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049385A (ja) * | 2010-08-27 | 2012-03-08 | Seiwa Electric Mfg Co Ltd | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 |
-
1988
- 1988-08-29 JP JP63214154A patent/JPH0263158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049385A (ja) * | 2010-08-27 | 2012-03-08 | Seiwa Electric Mfg Co Ltd | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| US11043897B2 (en) | Current regulator | |
| KR910001293B1 (ko) | 전원전압검출회로 | |
| JPH04102107A (ja) | 半導体集積回路 | |
| US4068148A (en) | Constant current driving circuit | |
| JP5258199B2 (ja) | Ｌｅｄ駆動回路 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| JPH04239809A (ja) | 振幅制限回路 | |
| JPH03171309A (ja) | 基準電位発生回路 | |
| JPWO2023026919A5 (ja) | ||
| CN101208861A (zh) | 由低压vcc供电的差分晶体管对电流开关 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| JPH01296680A (ja) | 半導体集積回路装置 | |
| JPH05129922A (ja) | 半導体集積回路装置 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| US4769559A (en) | Switchable current source | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JPH06303118A (ja) | しきい電圧を制御するためのデュアルゲートｊｆｅｔ回路 | |
| US6492866B1 (en) | Electronic circuit with bulk biasing for providing accurate electronically controlled resistance | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JPH0786525A (ja) | Ｃｍｏｓ出力回路及びそれを用いた半導体集積回路 | |
| JP3147042B2 (ja) | 半導体集積回路 | |
| JPS6353557B2 (ja) | ||
| EP0332548A1 (fr) | Générateur stabilisé de fourniture de tension de seuil de transistor MOS | |
| JPH05251651A (ja) | 半導体集積回路装置 |