JPH0263216A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0263216A JPH0263216A JP21431888A JP21431888A JPH0263216A JP H0263216 A JPH0263216 A JP H0263216A JP 21431888 A JP21431888 A JP 21431888A JP 21431888 A JP21431888 A JP 21431888A JP H0263216 A JPH0263216 A JP H0263216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- resistor
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はバイポーラデジタル半導体集積回路装置の出
力回路、特にミラーキラー回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an output circuit of a bipolar digital semiconductor integrated circuit device, and particularly to a Miller killer circuit.
第2図は1987年度版三菱半導体データブックくAS
’rTL)編に記載されたパイポーラデジタルエCの出
力部分の回路図である。因において、(1)は入力回路
からの信号線、(2)は出力制御回路からの信号線、(
3)は出力端子、(4)は電源端子、(5)はGND端
子、(6)〜(2)はショットキクランプ付NPN )
ランジスタ、(至)はNPN )ランジスタ、04〜鴎
はショットキバリアダイオード(以下では、特に必要が
ない限りχヨットキバリアダイオードとPN接合ダイオ
ードを区別しない)、翰〜曽は抵抗である。Figure 2 shows the 1987 edition of the Mitsubishi Semiconductor Data Book AS.
It is a circuit diagram of the output part of the Pipolar Digital E-C described in 'rTL) edition. In the above, (1) is the signal line from the input circuit, (2) is the signal line from the output control circuit, (
3) is the output terminal, (4) is the power supply terminal, (5) is the GND terminal, (6) to (2) are NPN with Schottky clamp)
transistors, (to) are NPN) transistors, 04 to 0 are Schottky barrier diodes (hereinafter, χ Schottky barrier diodes and PN junction diodes will not be distinguished unless particularly necessary), and 翰 to Z are resistors.
ここで、トランジスタ(6)、(ロ)、抵抗(1)、
@]) 、(ハ)はミラーキラー回路を構成している。Here, transistors (6), (b), resistors (1),
@]) and (c) constitute a mirror killer circuit.
次にミラー効果と、これを防ぐミラーキラー回路の動作
について説明する0
トランジスタのコレクタ電位が上昇した時に、ベース・
コレクタ間容量を通じてコレクタからベースへ電流が流
れるが、こうしてベースに流れ込んだ電流はベース電流
となってトランジスタをオンさせ、そのhyz倍だけの
コレクタ電流を流すことがある。こうして、ベース・コ
レクタ間容量のみから予想されるよりもはるかに大きな
コレクタ電流が流れるのがミラー効果である。Next, we will explain the Miller effect and the operation of the Miller killer circuit that prevents it.0 When the collector potential of a transistor rises, the base
A current flows from the collector to the base through the collector-collector capacitance, and the current flowing into the base becomes the base current and turns on the transistor, causing a collector current hyz times that amount to flow. In this way, the Miller effect causes a much larger collector current to flow than would be expected from the base-collector capacitance alone.
第2図の回路においてはトランジスタa1のベース・コ
レクタ間容量が大きく、また出力端子(3)の電位の振
幅が大きいから、出力端子(3)の電位が上昇した時の
トランジスタへ1のミラー効果が大きな問題となる。In the circuit shown in Figure 2, the capacitance between the base and collector of transistor a1 is large, and the amplitude of the potential at the output terminal (3) is large, so when the potential at the output terminal (3) rises, there is a mirror effect of 1 on the transistor. becomes a big problem.
第2図の回路に含まれろミラーキラー回路は上記ミラー
効果を防ぐ為に、トランジスタ(1〔のベースへ流れこ
んだ電流を、トランジスタαつを通してG N D端子
(5)へ抜いてしまう働きがある。The Miller killer circuit included in the circuit shown in Figure 2 has the function of draining the current that has flowed into the base of transistor (1) to the GND terminal (5) through the transistor (α) in order to prevent the above-mentioned Miller effect. be.
しかし、トランジスタ(1つが常時オンしていると、ト
ランジスタa1のオンを妨げるので、トランジスタa1
がオンすべき時、即ち入力t1)が高電位の時にはトラ
ンジスタ(6)がオンしてトランジスタ(ロ)のベース
電位を下げ、トランジスタ(ロ)をオフさせる回路構成
になっている。また、抵抗なυはトランジスタ(ロ)の
ベース電流を制限する為の抵抗でおる。抵抗@はトラン
ジスタ(6)がオフする時にベース電荷を抜く為の抵抗
であるが、抵抗(イ)とともに入力(1)の電圧を分割
し、入力電圧が適当なレベル(前記引用バイポーラIC
の場合は’1.0V)Kなった時にトランジスタ(6)
をオンさせる機能も果たしている。However, if one of the transistors is always on, it will prevent transistor a1 from turning on, so transistor a1
When the transistor (6) should be turned on, that is, when the input t1) is at a high potential, the transistor (6) is turned on, lowering the base potential of the transistor (b), and turning off the transistor (b). Also, the resistor υ is a resistor for limiting the base current of the transistor (b). The resistor @ is used to drain the base charge when the transistor (6) is turned off, and together with the resistor (a), it divides the voltage of the input (1) so that the input voltage is at an appropriate level (the bipolar IC cited above).
In the case of '1.0V) when it becomes K, the transistor (6)
It also has the function of turning on the
従来のミラーキラー回路は以上のように構成されていた
ので、トランジスタ2個と抵抗3個を必要とした。Since the conventional Miller killer circuit was constructed as described above, it required two transistors and three resistors.
この発明はミラーキラー回路の必要素手数を減少させる
ためになされたもので、従来のものと同様の効果を有し
ながら素子数が減少し、安価に製造することのできるミ
ラーキラー回路を備えた半導体集積回路を得ることを目
的とする。This invention was made in order to reduce the number of elements required for a Miller killer circuit, and it has a Miller killer circuit that has the same effect as the conventional circuit but has a reduced number of elements and can be manufactured at a low cost. The purpose is to obtain semiconductor integrated circuits.
この発明に係る半導体集積回路におけるミラーキラー回
路はミラーキラートランジスタ0ηのオンオフをコント
ロールする為のトランジスタ(6)と抵抗(4)、(ハ
)を削減したものである。The Miller killer circuit in the semiconductor integrated circuit according to the present invention is one in which the transistor (6) and resistors (4) and (c) for controlling on/off of the Miller killer transistor 0η are eliminated.
この発明におけるミラーキラー回路はダイオードα、め
のアノードからレベルシフト手段を介してコントロール
される。The Miller killer circuit in this invention is controlled from the anode of diode α through level shift means.
以下、この発明の一実施例を図について説明する。第1
図において、翰及び(至)はレベルシフト手段として用
いられるダイオードである。なお、その他の符号は前記
従来のものと同一につき説明は省略する。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 翰 and (to) are diodes used as level shifting means. Note that the other symbols are the same as those of the prior art, so the explanation will be omitted.
この発明の回路においてはダイオードσ◆のアノード電
位によってミラーキラー回路をコントロールしているの
で、まずダイオードα尋及びトランジスタ(8)の動作
を説明する。トランジスタ(8)はトランジスタαQが
オンする時に、ダイオードα・を通して出力端子(3)
からの電流をトランジスタα〔のベースに流し、トラン
ジスタI:lGのオンを速くするとともに、トランジス
タa1のコレクタ電流(ベース電流のha11倍と考え
られる)を増して出力端子(3)電位の立下シを速くす
る。出力端子(3)の電位が下がると、ダイオードαQ
は充分な順方向電圧が得られなくなってオフする。抵抗
(至)はダイオードQflがオフし11に、トランジス
タα〔に必要なベース電流を供給する。ダイオードα◆
は出力端子(3)が高インピーダンス状態の時に、電流
がダイオードα時と抵抗(至)を通して電源端子(Vc
c) (4)に流れ込むのを防ぐものである。In the circuit of the present invention, the Miller killer circuit is controlled by the anode potential of the diode σ♦, so first, the operation of the diode α and the transistor (8) will be explained. Transistor (8) is connected to output terminal (3) through diode α when transistor αQ is turned on.
flows into the base of transistor α, which speeds up the on-state of transistor I:lG, increases the collector current of transistor a1 (considered to be ha11 times the base current), and causes the output terminal (3) potential to fall. Speed up shi. When the potential of the output terminal (3) decreases, the diode αQ
is turned off when sufficient forward voltage cannot be obtained. When the diode Qfl is turned off, the resistor 11 supplies the necessary base current to the transistor α. Diode α◆
When the output terminal (3) is in a high impedance state, the current flows through the diode α and the resistor (to) to the power supply terminal (Vc
c) It prevents the flow into (4).
トランジスタ(8)は上述のように、トランジスタUが
オンすべき時に自らもオンするものであるから、ミラー
キラー回路はトランジスタ(8)がオフした時にのみオ
ンすればよい。したがって、この発明のミラーキラー回
路はトランジスタ(8)のコレクタ電位によってミラー
キラートランジスタ(ロ)のベース電位をコントロール
している。ただし、トランジスタ(8)のコレクタ電位
はダイオードαQを通して出力端子(3)の電位につな
がっているため、出力端子(3)が高インピーダンス状
態の時にトランジスfi (8) Oコレクタから直接
ミラーキラー回路へ電流を流すと、出力端子(3)から
のリーク電流流入が起こって好ましくない。そこで、こ
の発明ではダイオード(ロ)を介してミラーキラー回路
をコントロールし、リーク電流の発生を防いでいる。ま
た、ミラーキラートランジスタ(ロ)は0.7VQ度の
ペース1位でオフするのに対し、ダイオードα◆のアノ
ード1位は1.5v程度までしか下がらまいから、ダイ
オードα◆のアノード電位でトランジスタ(ロ)のオン
・オフをコントロールするには、レベルシフト手段が必
要である。本実施例では直列接続したダイオード2個を
レベルシフト手段として用いている0
この発明によるミラーキラー回路はこのように構成され
ているので、トランジスタa1がオフすべき時、すなわ
ちトランジスタ(8)がオフした時に線、抵抗に)から
の電流がダイオード勾、曽を通じてトランジスタ(ロ)
をオフさせ、トランジスタな〔のベース電荷を抜く。ま
た、トランジスタ顛がオンすべき時、すなわちトランジ
スタ(8)がオンした時には、抵抗(至)からの電流は
ダイオードQ4に流れ、トランジスタ(ロ)はベース電
荷を抵抗(イ)を介して抜かれてオフ・し、トランジス
タaQのオンを妨げない0以上説明し九作月は従来例の
場合と同等であるが、この発明でミラーキラー回路に要
した素子は、トランジスタ(ロ)、ダイオード翰、鴫、
抵抗(ハ)の4点であり、従来の場合のトランジスタ(
6)、(ロ)、抵抗(ホ)、 an 、(ハ)に比べ、
1点削減されている。また、バイポーラ集積回路におい
て素子1個の占める面積鉱、一般に抵抗が最も大きく、
次いでトランジスタ、ダイオードの順となるから、実際
に丘この発明によってミラーキラー回路の必要とする面
積はl/2程度に削減されている0
なお、上記実施例ではレベルシフト手段としてダイオー
ド四、勾を用いた場合を示したが、このダイオードはP
N接合ダイオード又はショットキバリアダイオードのい
ずれであってもよい。また、抵抗をレベルシフト手段と
して用いることもできるし、抵抗とダイオードを直列接
続して用いてもよい0
(発明の効果)
以上のようにこの発明によれば、ミラーキラー回路のコ
ントロール信号をダイオードのナノードから得るように
したので、抵抗及びトランジスタが省略でき、半導体集
積回路が安価に小型にできるようになった。As described above, the transistor (8) also turns on when the transistor U should turn on, so the Miller killer circuit only needs to turn on when the transistor (8) turns off. Therefore, in the Miller killer circuit of the present invention, the base potential of the Miller killer transistor (b) is controlled by the collector potential of the transistor (8). However, since the collector potential of the transistor (8) is connected to the potential of the output terminal (3) through the diode αQ, when the output terminal (3) is in a high impedance state, the collector potential of the transistor (8) is directly connected to the Miller killer circuit from the O collector. When current is applied, leakage current flows from the output terminal (3), which is not desirable. Therefore, in the present invention, the mirror killer circuit is controlled via a diode (b) to prevent leakage current from occurring. In addition, while the mirror killer transistor (b) turns off at a pace of 0.7 VQ degree, the anode first position of diode α◆ can only drop to about 1.5V, so the transistor at the anode potential of diode α◆ Level shift means is required to control on/off of (b). In this embodiment, two diodes connected in series are used as the level shifting means. Since the Miller killer circuit according to the present invention is configured in this way, when the transistor a1 should be turned off, that is, the transistor (8) is turned off. When the current from the wire (to the resistor) flows through the diode, the transistor (b)
Turns off and removes the base charge of the transistor. Also, when the transistor (8) should be turned on, the current from the resistor (to) flows to the diode Q4, and the base charge of the transistor (b) is extracted through the resistor (a). OFF, does not prevent the transistor aQ from turning on.The above explanation is the same as in the conventional example, but the elements required for the Miller killer circuit in this invention are the transistor (b), the diode wire, and the diode. ,
There are four points of resistance (c), and the transistor (c) in the conventional case.
6) Compared to (b), resistance (e), an, (c),
One point has been reduced. In addition, in bipolar integrated circuits, the area occupied by one element generally has the largest resistance,
This is followed by transistors and diodes, so the area required for the Miller killer circuit is actually reduced to about 1/2 by this invention.In addition, in the above embodiment, four diodes are used as the level shift means, and four diodes are used as the level shift means. This diode is P
It may be either an N-junction diode or a Schottky barrier diode. Further, a resistor can be used as a level shift means, or a resistor and a diode can be connected in series. Since the semiconductor integrated circuits are obtained from nanonodes of 100 to 100, resistors and transistors can be omitted, and semiconductor integrated circuits can be made smaller and cheaper.
第1図はこの発明の一実施例による半導体集積回路の出
力部分を示す回路図、第2図は従来の半導体集積回路の
出力部分を示す回路図である。
図において、a値、 +8) 、(ロ)はトランジスタ
、(ロ)はダイオード、勾は抵抗、■及び(至)はレベ
ルシフト手段として用いられるダイオードである。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a circuit diagram showing an output portion of a semiconductor integrated circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an output portion of a conventional semiconductor integrated circuit. In the figure, the a value is +8), (b) is a transistor, (b) is a diode, slope is a resistor, and (2) and (to) are diodes used as level shift means. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
た第1のトランジスタと、 エミッタが上記第1のトランジスタのベースに接続され
た第2のトランジスタと、 カソードが上記第2のトランジスタのコレクタに接続さ
れたダイオードと、 上記ダイオードのアノードと高電位電源との間に接続さ
れた抵抗と、 コレクタが上記第1のトランジスタのベースにエミッタ
が低電位電源に接続された第3のトランジスタとを有し
、 上記ダイオードのアノードと上記第3のトランジスタの
ベースが、抵抗又はダイオード又は抵抗とダイオードの
組合せ回路を介して接続されていることを特徴とする半
導体集積回路。[Claims] A first transistor having a collector connected to an output terminal and an emitter connected to a low potential power source; a second transistor having an emitter connected to the base of the first transistor; and a cathode connected to the second transistor. a resistor connected between the anode of the diode and a high potential power source; and a third transistor whose collector is connected to the base of the first transistor and whose emitter is connected to the low potential power source. A semiconductor integrated circuit comprising: a transistor, wherein the anode of the diode and the base of the third transistor are connected via a resistor, a diode, or a combination circuit of a resistor and a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431888A JPH0263216A (en) | 1988-08-29 | 1988-08-29 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431888A JPH0263216A (en) | 1988-08-29 | 1988-08-29 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263216A true JPH0263216A (en) | 1990-03-02 |
Family
ID=16653770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21431888A Pending JPH0263216A (en) | 1988-08-29 | 1988-08-29 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263216A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192698B1 (en) | 1998-03-12 | 2001-02-27 | Denso Corporation | Vehicle-air-conditioning system with cooling degree estimator for left/right temperature control |
-
1988
- 1988-08-29 JP JP21431888A patent/JPH0263216A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192698B1 (en) | 1998-03-12 | 2001-02-27 | Denso Corporation | Vehicle-air-conditioning system with cooling degree estimator for left/right temperature control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| US4449063A (en) | Logic circuit with improved switching | |
| US3790817A (en) | Schottky clamped ttl circuit | |
| EP0147898B1 (en) | Low-impedance voltage limiting circuit | |
| JP3200599B2 (en) | Substrate inflow clamp and method | |
| US4507575A (en) | NAND Logic gate circuit having improved response time | |
| JPH0633715Y2 (en) | Transistor-transistor logic circuit | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| JPS6010815A (en) | Logic circuit | |
| JPH0263216A (en) | Semiconductor integrated circuit | |
| JPH0521344B2 (en) | ||
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| JPS6281120A (en) | Semiconductor device | |
| JP2005191896A (en) | Semiconductor integrated circuit provided with output drive circuit | |
| JP2551609B2 (en) | Circuit | |
| US4912341A (en) | TTL buffer circuit with active turn-off | |
| JP3109141B2 (en) | Output circuit of semiconductor integrated circuit device | |
| JPH06105070B2 (en) | Semiconductor switching circuit | |
| KR950000978Y1 (en) | Noise filter for semiconductor integrated circuit | |
| US5543642A (en) | P-channel transistor | |
| JP2674344B2 (en) | Level conversion circuit | |
| JPS6110315A (en) | Semiconductor integrated circuit device | |
| JPS5915331A (en) | Logical gate circuit | |
| JPS61150229A (en) | Integrated circuit | |
| JPH02290329A (en) | logic circuit |