JPH0263216A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0263216A JPH0263216A JP21431888A JP21431888A JPH0263216A JP H0263216 A JPH0263216 A JP H0263216A JP 21431888 A JP21431888 A JP 21431888A JP 21431888 A JP21431888 A JP 21431888A JP H0263216 A JPH0263216 A JP H0263216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- base
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はバイポーラデジタル半導体集積回路装置の出
力回路、特にミラーキラー回路に関するものである。
力回路、特にミラーキラー回路に関するものである。
第２図は１９８７年度版三菱半導体データブックくＡＳ
’ｒＴＬ）編に記載されたパイポーラデジタルエＣの出
力部分の回路図である。因において、（１）は入力回路
からの信号線、（２）は出力制御回路からの信号線、（
３）は出力端子、（４）は電源端子、（５）はＧＮＤ端
子、（６）〜（２）はショットキクランプ付ＮＰＮ ）
ランジスタ、（至）はＮＰＮ ）ランジスタ、０４〜鴎
はショットキバリアダイオード（以下では、特に必要が
ない限りχヨットキバリアダイオードとＰＮ接合ダイオ
ードを区別しない）、翰〜曽は抵抗である。
’ｒＴＬ）編に記載されたパイポーラデジタルエＣの出
力部分の回路図である。因において、（１）は入力回路
からの信号線、（２）は出力制御回路からの信号線、（
３）は出力端子、（４）は電源端子、（５）はＧＮＤ端
子、（６）〜（２）はショットキクランプ付ＮＰＮ ）
ランジスタ、（至）はＮＰＮ ）ランジスタ、０４〜鴎
はショットキバリアダイオード（以下では、特に必要が
ない限りχヨットキバリアダイオードとＰＮ接合ダイオ
ードを区別しない）、翰〜曽は抵抗である。
ここで、トランジスタ（６）、（ロ）、抵抗（１）、
＠］） 、（ハ）はミラーキラー回路を構成している。
＠］） 、（ハ）はミラーキラー回路を構成している。
次にミラー効果と、これを防ぐミラーキラー回路の動作
について説明する０ トランジスタのコレクタ電位が上昇した時に、ベース・
コレクタ間容量を通じてコレクタからベースへ電流が流
れるが、こうしてベースに流れ込んだ電流はベース電流
となってトランジスタをオンさせ、そのｈｙｚ倍だけの
コレクタ電流を流すことがある。こうして、ベース・コ
レクタ間容量のみから予想されるよりもはるかに大きな
コレクタ電流が流れるのがミラー効果である。
について説明する０ トランジスタのコレクタ電位が上昇した時に、ベース・
コレクタ間容量を通じてコレクタからベースへ電流が流
れるが、こうしてベースに流れ込んだ電流はベース電流
となってトランジスタをオンさせ、そのｈｙｚ倍だけの
コレクタ電流を流すことがある。こうして、ベース・コ
レクタ間容量のみから予想されるよりもはるかに大きな
コレクタ電流が流れるのがミラー効果である。
第２図の回路においてはトランジスタａ１のベース・コ
レクタ間容量が大きく、また出力端子（３）の電位の振
幅が大きいから、出力端子（３）の電位が上昇した時の
トランジスタへ１のミラー効果が大きな問題となる。
レクタ間容量が大きく、また出力端子（３）の電位の振
幅が大きいから、出力端子（３）の電位が上昇した時の
トランジスタへ１のミラー効果が大きな問題となる。
第２図の回路に含まれろミラーキラー回路は上記ミラー
効果を防ぐ為に、トランジスタ（１〔のベースへ流れこ
んだ電流を、トランジスタαつを通してＧ Ｎ Ｄ端子
（５）へ抜いてしまう働きがある。
効果を防ぐ為に、トランジスタ（１〔のベースへ流れこ
んだ電流を、トランジスタαつを通してＧ Ｎ Ｄ端子
（５）へ抜いてしまう働きがある。
しかし、トランジスタ（１つが常時オンしていると、ト
ランジスタａ１のオンを妨げるので、トランジスタａ１
がオンすべき時、即ち入力ｔ１）が高電位の時にはトラ
ンジスタ（６）がオンしてトランジスタ（ロ）のベース
電位を下げ、トランジスタ（ロ）をオフさせる回路構成
になっている。また、抵抗なυはトランジスタ（ロ）の
ベース電流を制限する為の抵抗でおる。抵抗＠はトラン
ジスタ（６）がオフする時にベース電荷を抜く為の抵抗
であるが、抵抗（イ）とともに入力（１）の電圧を分割
し、入力電圧が適当なレベル（前記引用バイポーラＩＣ
の場合は’１．０Ｖ）Ｋなった時にトランジスタ（６）
をオンさせる機能も果たしている。
ランジスタａ１のオンを妨げるので、トランジスタａ１
がオンすべき時、即ち入力ｔ１）が高電位の時にはトラ
ンジスタ（６）がオンしてトランジスタ（ロ）のベース
電位を下げ、トランジスタ（ロ）をオフさせる回路構成
になっている。また、抵抗なυはトランジスタ（ロ）の
ベース電流を制限する為の抵抗でおる。抵抗＠はトラン
ジスタ（６）がオフする時にベース電荷を抜く為の抵抗
であるが、抵抗（イ）とともに入力（１）の電圧を分割
し、入力電圧が適当なレベル（前記引用バイポーラＩＣ
の場合は’１．０Ｖ）Ｋなった時にトランジスタ（６）
をオンさせる機能も果たしている。
従来のミラーキラー回路は以上のように構成されていた
ので、トランジスタ２個と抵抗３個を必要とした。
ので、トランジスタ２個と抵抗３個を必要とした。
この発明はミラーキラー回路の必要素手数を減少させる
ためになされたもので、従来のものと同様の効果を有し
ながら素子数が減少し、安価に製造することのできるミ
ラーキラー回路を備えた半導体集積回路を得ることを目
的とする。
ためになされたもので、従来のものと同様の効果を有し
ながら素子数が減少し、安価に製造することのできるミ
ラーキラー回路を備えた半導体集積回路を得ることを目
的とする。
この発明に係る半導体集積回路におけるミラーキラー回
路はミラーキラートランジスタ０ηのオンオフをコント
ロールする為のトランジスタ（６）と抵抗（４）、（ハ
）を削減したものである。
路はミラーキラートランジスタ０ηのオンオフをコント
ロールする為のトランジスタ（６）と抵抗（４）、（ハ
）を削減したものである。
この発明におけるミラーキラー回路はダイオードα、め
のアノードからレベルシフト手段を介してコントロール
される。
のアノードからレベルシフト手段を介してコントロール
される。
以下、この発明の一実施例を図について説明する。第１
図において、翰及び（至）はレベルシフト手段として用
いられるダイオードである。なお、その他の符号は前記
従来のものと同一につき説明は省略する。
図において、翰及び（至）はレベルシフト手段として用
いられるダイオードである。なお、その他の符号は前記
従来のものと同一につき説明は省略する。
この発明の回路においてはダイオードσ◆のアノード電
位によってミラーキラー回路をコントロールしているの
で、まずダイオードα尋及びトランジスタ（８）の動作
を説明する。トランジスタ（８）はトランジスタαＱが
オンする時に、ダイオードα・を通して出力端子（３）
からの電流をトランジスタα〔のベースに流し、トラン
ジスタＩ：ｌＧのオンを速くするとともに、トランジス
タａ１のコレクタ電流（ベース電流のｈａ１１倍と考え
られる）を増して出力端子（３）電位の立下シを速くす
る。出力端子（３）の電位が下がると、ダイオードαＱ
は充分な順方向電圧が得られなくなってオフする。抵抗
（至）はダイオードＱｆｌがオフし１１に、トランジス
タα〔に必要なベース電流を供給する。ダイオードα◆
は出力端子（３）が高インピーダンス状態の時に、電流
がダイオードα時と抵抗（至）を通して電源端子（Ｖｃ
ｃ） （４）に流れ込むのを防ぐものである。
位によってミラーキラー回路をコントロールしているの
で、まずダイオードα尋及びトランジスタ（８）の動作
を説明する。トランジスタ（８）はトランジスタαＱが
オンする時に、ダイオードα・を通して出力端子（３）
からの電流をトランジスタα〔のベースに流し、トラン
ジスタＩ：ｌＧのオンを速くするとともに、トランジス
タａ１のコレクタ電流（ベース電流のｈａ１１倍と考え
られる）を増して出力端子（３）電位の立下シを速くす
る。出力端子（３）の電位が下がると、ダイオードαＱ
は充分な順方向電圧が得られなくなってオフする。抵抗
（至）はダイオードＱｆｌがオフし１１に、トランジス
タα〔に必要なベース電流を供給する。ダイオードα◆
は出力端子（３）が高インピーダンス状態の時に、電流
がダイオードα時と抵抗（至）を通して電源端子（Ｖｃ
ｃ） （４）に流れ込むのを防ぐものである。
トランジスタ（８）は上述のように、トランジスタＵが
オンすべき時に自らもオンするものであるから、ミラー
キラー回路はトランジスタ（８）がオフした時にのみオ
ンすればよい。したがって、この発明のミラーキラー回
路はトランジスタ（８）のコレクタ電位によってミラー
キラートランジスタ（ロ）のベース電位をコントロール
している。ただし、トランジスタ（８）のコレクタ電位
はダイオードαＱを通して出力端子（３）の電位につな
がっているため、出力端子（３）が高インピーダンス状
態の時にトランジスｆｉ （８） Ｏコレクタから直接
ミラーキラー回路へ電流を流すと、出力端子（３）から
のリーク電流流入が起こって好ましくない。そこで、こ
の発明ではダイオード（ロ）を介してミラーキラー回路
をコントロールし、リーク電流の発生を防いでいる。ま
た、ミラーキラートランジスタ（ロ）は０．７ＶＱ度の
ペース１位でオフするのに対し、ダイオードα◆のアノ
ード１位は１．５ｖ程度までしか下がらまいから、ダイ
オードα◆のアノード電位でトランジスタ（ロ）のオン
・オフをコントロールするには、レベルシフト手段が必
要である。本実施例では直列接続したダイオード２個を
レベルシフト手段として用いている０ この発明によるミラーキラー回路はこのように構成され
ているので、トランジスタａ１がオフすべき時、すなわ
ちトランジスタ（８）がオフした時に線、抵抗に）から
の電流がダイオード勾、曽を通じてトランジスタ（ロ）
をオフさせ、トランジスタな〔のベース電荷を抜く。ま
た、トランジスタ顛がオンすべき時、すなわちトランジ
スタ（８）がオンした時には、抵抗（至）からの電流は
ダイオードＱ４に流れ、トランジスタ（ロ）はベース電
荷を抵抗（イ）を介して抜かれてオフ・し、トランジス
タａＱのオンを妨げない０以上説明し九作月は従来例の
場合と同等であるが、この発明でミラーキラー回路に要
した素子は、トランジスタ（ロ）、ダイオード翰、鴫、
抵抗（ハ）の４点であり、従来の場合のトランジスタ（
６）、（ロ）、抵抗（ホ）、 ａｎ 、（ハ）に比べ、
１点削減されている。また、バイポーラ集積回路におい
て素子１個の占める面積鉱、一般に抵抗が最も大きく、
次いでトランジスタ、ダイオードの順となるから、実際
に丘この発明によってミラーキラー回路の必要とする面
積はｌ／２程度に削減されている０ なお、上記実施例ではレベルシフト手段としてダイオー
ド四、勾を用いた場合を示したが、このダイオードはＰ
Ｎ接合ダイオード又はショットキバリアダイオードのい
ずれであってもよい。また、抵抗をレベルシフト手段と
して用いることもできるし、抵抗とダイオードを直列接
続して用いてもよい０ （発明の効果） 以上のようにこの発明によれば、ミラーキラー回路のコ
ントロール信号をダイオードのナノードから得るように
したので、抵抗及びトランジスタが省略でき、半導体集
積回路が安価に小型にできるようになった。
オンすべき時に自らもオンするものであるから、ミラー
キラー回路はトランジスタ（８）がオフした時にのみオ
ンすればよい。したがって、この発明のミラーキラー回
路はトランジスタ（８）のコレクタ電位によってミラー
キラートランジスタ（ロ）のベース電位をコントロール
している。ただし、トランジスタ（８）のコレクタ電位
はダイオードαＱを通して出力端子（３）の電位につな
がっているため、出力端子（３）が高インピーダンス状
態の時にトランジスｆｉ （８） Ｏコレクタから直接
ミラーキラー回路へ電流を流すと、出力端子（３）から
のリーク電流流入が起こって好ましくない。そこで、こ
の発明ではダイオード（ロ）を介してミラーキラー回路
をコントロールし、リーク電流の発生を防いでいる。ま
た、ミラーキラートランジスタ（ロ）は０．７ＶＱ度の
ペース１位でオフするのに対し、ダイオードα◆のアノ
ード１位は１．５ｖ程度までしか下がらまいから、ダイ
オードα◆のアノード電位でトランジスタ（ロ）のオン
・オフをコントロールするには、レベルシフト手段が必
要である。本実施例では直列接続したダイオード２個を
レベルシフト手段として用いている０ この発明によるミラーキラー回路はこのように構成され
ているので、トランジスタａ１がオフすべき時、すなわ
ちトランジスタ（８）がオフした時に線、抵抗に）から
の電流がダイオード勾、曽を通じてトランジスタ（ロ）
をオフさせ、トランジスタな〔のベース電荷を抜く。ま
た、トランジスタ顛がオンすべき時、すなわちトランジ
スタ（８）がオンした時には、抵抗（至）からの電流は
ダイオードＱ４に流れ、トランジスタ（ロ）はベース電
荷を抵抗（イ）を介して抜かれてオフ・し、トランジス
タａＱのオンを妨げない０以上説明し九作月は従来例の
場合と同等であるが、この発明でミラーキラー回路に要
した素子は、トランジスタ（ロ）、ダイオード翰、鴫、
抵抗（ハ）の４点であり、従来の場合のトランジスタ（
６）、（ロ）、抵抗（ホ）、 ａｎ 、（ハ）に比べ、
１点削減されている。また、バイポーラ集積回路におい
て素子１個の占める面積鉱、一般に抵抗が最も大きく、
次いでトランジスタ、ダイオードの順となるから、実際
に丘この発明によってミラーキラー回路の必要とする面
積はｌ／２程度に削減されている０ なお、上記実施例ではレベルシフト手段としてダイオー
ド四、勾を用いた場合を示したが、このダイオードはＰ
Ｎ接合ダイオード又はショットキバリアダイオードのい
ずれであってもよい。また、抵抗をレベルシフト手段と
して用いることもできるし、抵抗とダイオードを直列接
続して用いてもよい０ （発明の効果） 以上のようにこの発明によれば、ミラーキラー回路のコ
ントロール信号をダイオードのナノードから得るように
したので、抵抗及びトランジスタが省略でき、半導体集
積回路が安価に小型にできるようになった。
第１図はこの発明の一実施例による半導体集積回路の出
力部分を示す回路図、第２図は従来の半導体集積回路の
出力部分を示す回路図である。 図において、ａ値、 ＋８） 、（ロ）はトランジスタ
、（ロ）はダイオード、勾は抵抗、■及び（至）はレベ
ルシフト手段として用いられるダイオードである。 なお、図中、同一符号は同一、又は相当部分を示す。
力部分を示す回路図、第２図は従来の半導体集積回路の
出力部分を示す回路図である。 図において、ａ値、 ＋８） 、（ロ）はトランジスタ
、（ロ）はダイオード、勾は抵抗、■及び（至）はレベ
ルシフト手段として用いられるダイオードである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 コレクタが出力端子にエミッタが低電位電源に接続され
た第１のトランジスタと、 エミッタが上記第１のトランジスタのベースに接続され
た第２のトランジスタと、 カソードが上記第２のトランジスタのコレクタに接続さ
れたダイオードと、 上記ダイオードのアノードと高電位電源との間に接続さ
れた抵抗と、 コレクタが上記第１のトランジスタのベースにエミッタ
が低電位電源に接続された第３のトランジスタとを有し
、 上記ダイオードのアノードと上記第３のトランジスタの
ベースが、抵抗又はダイオード又は抵抗とダイオードの
組合せ回路を介して接続されていることを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431888A JPH0263216A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431888A JPH0263216A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263216A true JPH0263216A (ja) | 1990-03-02 |
Family
ID=16653770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21431888A Pending JPH0263216A (ja) | 1988-08-29 | 1988-08-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192698B1 (en) | 1998-03-12 | 2001-02-27 | Denso Corporation | Vehicle-air-conditioning system with cooling degree estimator for left/right temperature control |
-
1988
- 1988-08-29 JP JP21431888A patent/JPH0263216A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192698B1 (en) | 1998-03-12 | 2001-02-27 | Denso Corporation | Vehicle-air-conditioning system with cooling degree estimator for left/right temperature control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781389A (en) | Transistor protection circuit | |
| US4449063A (en) | Logic circuit with improved switching | |
| US4112314A (en) | Logical current switch | |
| US4507575A (en) | NAND Logic gate circuit having improved response time | |
| JPH0358428A (ja) | 基板流入クランプおよび方法 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| JPS6010815A (ja) | 論理回路 | |
| JPH0263216A (ja) | 半導体集積回路 | |
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| JP2775787B2 (ja) | 集積回路 | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JPS6281120A (ja) | 半導体装置 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| EP0173148A2 (en) | A logic circuit | |
| JPH0521714A (ja) | 過電圧保護回路 | |
| JPH10200056A (ja) | バイポーラｉｃ | |
| US4912341A (en) | TTL buffer circuit with active turn-off | |
| JP2674344B2 (ja) | レベル変換回路 | |
| JP3109141B2 (ja) | 半導体集積回路装置の出力回路 | |
| JPH06105070B2 (ja) | 半導体スイッチング回路 | |
| KR950000978Y1 (ko) | 반도체 집적회로의 잡음방지회로 | |
| JPS6110315A (ja) | 半導体集積回路装置 | |
| JPS61150229A (ja) | 集積回路 | |
| JPS63133719A (ja) | 論理回路 |