JPH0263314B2 - - Google Patents
Info
- Publication number
- JPH0263314B2 JPH0263314B2 JP57180409A JP18040982A JPH0263314B2 JP H0263314 B2 JPH0263314 B2 JP H0263314B2 JP 57180409 A JP57180409 A JP 57180409A JP 18040982 A JP18040982 A JP 18040982A JP H0263314 B2 JPH0263314 B2 JP H0263314B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- charge transfer
- potential
- solid
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は信号読出に特徴を有する２次元の固
体撮像素子に関するものである。
体撮像素子に関するものである。
一般に、固体撮像素子はシリコンのような半導
体材料上に光検出器と走査機構とを設けたもので
あり、光検出器に適当なものを選べば、可視から
赤外領域までの撮像が可能となるものである。そ
して、固体撮像素子は従来の撮像管に較べて、小
型・軽量・高信頼性の上、撮像装置を製作する上
で調整箇所が非常に少なくなるという利点を持つ
ており、広い分野から注目を集めている。
体材料上に光検出器と走査機構とを設けたもので
あり、光検出器に適当なものを選べば、可視から
赤外領域までの撮像が可能となるものである。そ
して、固体撮像素子は従来の撮像管に較べて、小
型・軽量・高信頼性の上、撮像装置を製作する上
で調整箇所が非常に少なくなるという利点を持つ
ており、広い分野から注目を集めている。
さて、固体撮像素子の走査機構としては従来
MOSスイツチを用いたものやCCD（Charge
Coupled Device）を用いたものが主であつたが、
前者のMOSスイツチを用いたものの場合、信号
を読出す時に用いるMOSスイツチに起因したス
パイク雑音が信号に混入し、Ｓ／Ｎを低下させる
とともに、このスパイク雑音は読出す列間で異な
つており、これが固定パターン雑音と呼ばれる雑
音となつて、Ｓ／Ｎをさらに低下させるという欠
点を有し、高いＳ／Ｎが要求される微弱な信号検
出には用いることができないという問題を有して
いた。また、後者のCCDを用いたもの、特に前
者のMOS方式と同様に光検出器を自由に選択で
きるため最近広く用いられているインターライン
方式のCCD方式では検出器列と検出器列の間に
CCDが配置されるため、検出器の有効面積を大
きくするために、CCD部の面積はできるだけ小
さく設計することが望ましい。一方CCDの電荷
転送能力は構造を同一とすれば、CCA1段当りの
蓄積ゲート面積に比例する。従つてCCD部の面
積を小さくすることは取扱える電荷の最大値が制
限されることになる。こうした問題は特に赤外線
固体撮像素子のように大きな背景中の小さな信号
を検出する際には大きな問題となる。また、
CCDは一般に２層の多結晶硅素ゲート電極で構
成され、MOS方式の１層ゲート電極構造と比べ
て工程が複雑となるという欠点があつた。
MOSスイツチを用いたものやCCD（Charge
Coupled Device）を用いたものが主であつたが、
前者のMOSスイツチを用いたものの場合、信号
を読出す時に用いるMOSスイツチに起因したス
パイク雑音が信号に混入し、Ｓ／Ｎを低下させる
とともに、このスパイク雑音は読出す列間で異な
つており、これが固定パターン雑音と呼ばれる雑
音となつて、Ｓ／Ｎをさらに低下させるという欠
点を有し、高いＳ／Ｎが要求される微弱な信号検
出には用いることができないという問題を有して
いた。また、後者のCCDを用いたもの、特に前
者のMOS方式と同様に光検出器を自由に選択で
きるため最近広く用いられているインターライン
方式のCCD方式では検出器列と検出器列の間に
CCDが配置されるため、検出器の有効面積を大
きくするために、CCD部の面積はできるだけ小
さく設計することが望ましい。一方CCDの電荷
転送能力は構造を同一とすれば、CCA1段当りの
蓄積ゲート面積に比例する。従つてCCD部の面
積を小さくすることは取扱える電荷の最大値が制
限されることになる。こうした問題は特に赤外線
固体撮像素子のように大きな背景中の小さな信号
を検出する際には大きな問題となる。また、
CCDは一般に２層の多結晶硅素ゲート電極で構
成され、MOS方式の１層ゲート電極構造と比べ
て工程が複雑となるという欠点があつた。
したがつて、この発明は上記の欠点に鑑みてな
されたものであり、電荷転送素子を基本要素とし
て構成される固体撮像素子において、垂直電荷転
送素子を画素対応とせずに複数個の画素に対応し
た領域を１つの電位井戸として転送することによ
り、雑音が少なく取り扱える電荷量の大きな固体
撮像素子を提供することと、電荷転送素子を１層
の高抵抗層をゲート電極とすることにより、構造
および工程を簡素化させた固体撮像素子を提供す
ることを目的としている。
されたものであり、電荷転送素子を基本要素とし
て構成される固体撮像素子において、垂直電荷転
送素子を画素対応とせずに複数個の画素に対応し
た領域を１つの電位井戸として転送することによ
り、雑音が少なく取り扱える電荷量の大きな固体
撮像素子を提供することと、電荷転送素子を１層
の高抵抗層をゲート電極とすることにより、構造
および工程を簡素化させた固体撮像素子を提供す
ることを目的としている。
以下本発明の一実施例を図にしたがつて説明す
る。
る。
第１図は本発明による固体撮像素子のブロツク
図で簡単のために３×４のアレイで示してある。
図中１は半導体基板上に２次元的に配列された光
検出器、２は同一基板上に形成されたMOSトラ
ンジスタで形成されたトランスフアゲート、３は
上記半導体基板に形成された垂直電荷転送素子、
４は上記半導体基板に形成された水平CCD５と
のインターフエースを形成するインターフエース
部、６は出力プリアンプ、７はこのプリアンプの
出力である。この様に構成された固体撮像素子に
おいて水平CCD５と出力プリアンプ６は従来の
CCD型の固体撮像素子と全く同じでよく、垂直
方向の電荷転送に関する部分、つまり垂直電荷転
送素子３およびインターフエース部４に特徴を有
するものであり、この部分の構造及び動作を第２
図ａ〜ｊ及び第３図を用いて説明する。まず、こ
の部分の構造について第２図ａを用いて説明する
と、第２図ａは第１図Ａ−A′の断面を示したも
のであり、垂直電荷転送素子３は１つの高抵抗
層、例えばAsを少量ドープした多結晶シリコン
からなるゲート電極３１と、このゲート電極３１
に電位を与えるための配線３−１〜３−４とを有
して構成されている。また、インターフエース部
４は２つのゲート電極４−１，４−２から構成さ
れており、インターフエース部４の端は水平
CCD５の１つのゲート電極５−１に接している
ものである。そして、８は半導体基板であり、
各々のゲート下にチヤネルが形成されるものであ
る。このチヤネルは表面チヤネルであつても、埋
め込みチヤネルであつても差しつかえないもので
ある。
図で簡単のために３×４のアレイで示してある。
図中１は半導体基板上に２次元的に配列された光
検出器、２は同一基板上に形成されたMOSトラ
ンジスタで形成されたトランスフアゲート、３は
上記半導体基板に形成された垂直電荷転送素子、
４は上記半導体基板に形成された水平CCD５と
のインターフエースを形成するインターフエース
部、６は出力プリアンプ、７はこのプリアンプの
出力である。この様に構成された固体撮像素子に
おいて水平CCD５と出力プリアンプ６は従来の
CCD型の固体撮像素子と全く同じでよく、垂直
方向の電荷転送に関する部分、つまり垂直電荷転
送素子３およびインターフエース部４に特徴を有
するものであり、この部分の構造及び動作を第２
図ａ〜ｊ及び第３図を用いて説明する。まず、こ
の部分の構造について第２図ａを用いて説明する
と、第２図ａは第１図Ａ−A′の断面を示したも
のであり、垂直電荷転送素子３は１つの高抵抗
層、例えばAsを少量ドープした多結晶シリコン
からなるゲート電極３１と、このゲート電極３１
に電位を与えるための配線３−１〜３−４とを有
して構成されている。また、インターフエース部
４は２つのゲート電極４−１，４−２から構成さ
れており、インターフエース部４の端は水平
CCD５の１つのゲート電極５−１に接している
ものである。そして、８は半導体基板であり、
各々のゲート下にチヤネルが形成されるものであ
る。このチヤネルは表面チヤネルであつても、埋
め込みチヤネルであつても差しつかえないもので
ある。
一方、各ゲート電極３１，４−１，４−２，５
−１には第３図に示したようなクロツク信号φv1
〜φv4，φS，φTがそれぞれ印加されるものであ
る。なお、クロツク信号φv1〜φv4はそれぞれ配
線３−１〜３−４に印加される。また、この実施
例においてはＮチヤネルの場合であり、Ｐチヤネ
ルの場合にはクロツク信号の極性を反転したもの
とすれば良い。
−１には第３図に示したようなクロツク信号φv1
〜φv4，φS，φTがそれぞれ印加されるものであ
る。なお、クロツク信号φv1〜φv4はそれぞれ配
線３−１〜３−４に印加される。また、この実施
例においてはＮチヤネルの場合であり、Ｐチヤネ
ルの場合にはクロツク信号の極性を反転したもの
とすれば良い。
次に、第２図ａに示したものの垂直方向の電荷
転送について、第２図ｂ〜ｊに基づいて説明す
る。第２図ｂ〜ｊはそれぞれのタイミングにおけ
る第２図ａの位置に対応したチヤネルのポテンシ
ヤルの状態を示したものであり、第２図ｂは第３
図においてt1のタイミングに相当する時のポテン
シヤルである。この時クロツク信号φv1〜φv4は
すべて“Ｈ”レベルになつているので、ゲート電
極３１の下には大きな電位井戸（以下ポテンシヤ
ルウエルと称す。）が形成されており、またクロ
ツク信号φSはクロツク信号φv1〜φv4より高い
“Ｈ”レベルになつているので、ゲート電極４−
１下には、より深いポテンシヤルウエルが形成さ
れているとともに、クロツク信号φTは“Ｌ”レ
ベルとなつているので、ゲート電極４−２の下に
は、浅いポテンシヤルウエルが形成されている。
一方、水平CCD５はこの状態の時に電荷転送を
行なつており、図中点線で示したようなポテンシ
ヤル状態の間を往復しているものである。そし
て、この状態において、垂直方向中任意の１つの
トランスフアゲート２をONして、垂直電荷転送
素子３中に検出器１の内容を読み出すと、ゲート
電極３１の所定位置に信号電荷Qsigが存在する
ことになるものである。次に第３図に示すt2のタ
イミング、つまりクロツク信号φv1が“Ｌ”レベ
ルにされると、第２図ｃに示す如く、配線３−１
下のポテンシヤルウエルが浅くなり、配線３−１
から配線３−２の下へかけて傾きを持つたポテン
シヤルウエルが形成される。このため、信号電荷
Qsigは空間的に広がりながら、第２図図示矢印
Ａ方向へ押されることになる。さらに第３図に示
すようにt3，t4，t5のタイミングにクロツク信号
φv2〜φv4が順次“Ｌ”レベルにされ、第２図ｄ
〜ｆに示す如く配線３−２〜３−４の下のポテン
シヤルが順次“Ｌ”レベルにされ、第２図ｄ〜ｆ
に示す如くゲート電極３１下のポテンシヤルが順
次浅くなり、傾斜部が矢印Ａ方向へ移動すること
にしたがつて信号電荷Qsigが矢印Ａ方向に押し
出されてゆき、クロツク信号φv4が“Ｌ”となつ
た時点では信号電荷Qsigはゲート電極４−１の
下のポテンシヤルウエルに蓄えられることになる
ものである。なお、ゲートの抵抗値により、例え
ば配線３−１が“Ｈ”、配線３−２が“Ｌ”の場
合は配線３−１，３−２を流れる電流値が決ま
り、これにより消費電力が決まるので、高抵抗で
あることが望ましいが、極めて大きな高抵抗では
配線３−２を“Ｈ”→“Ｌ”に切り換えたときに
配線３−１，３−２間のポテンシヤル傾斜が良好
に形成されないので、ゲート電極３１の抵抗値は
1MΩ／□〜1GΩ／□にすることが望ましい。こ
の値は例えば多結晶シリコンをCVD法によつて
形成し、砒素を少量ドープすることによつて達成
される。またゲート電極４−１は信号電荷Qsig
を十分蓄えられるだけの大きさが必要であるが、
上記実施例に示す如く、クロツク信号φSが“Ｈ”
時のポテンシヤルが配線３−１〜３−４の下のポ
テンシヤルより深くする必要はなく同じ深さでも
良いものである。この様にして、信号電荷Qsig
がゲート電極４−１に集められ、水平CCD５の
１水平線分の走査が終つた後、第３図に示すt6の
タイミングにゲート電極４−２に接する水平
CCD５のゲート電極５−３のクロツク信号φHを
“Ｈ”レベルとするとともに、ゲート電極４−２
のクロツク信号φTが“Ｈ”レベルにされるため、
それぞれのゲート下のポテンシヤルは第２図ｇに
示す如くなる。なお、この時ゲート電極４−２下
のポテンシヤルがゲート電極４−１及びゲート電
極５−１下のポテンシヤルより高くなるようにし
ているが、必らずしも高くする必要はなく同一レ
ベルであつても良いものである。次に、第３図に
示すt7のタイミングにクロツク信号φSが“Ｌ”レ
ベルとされ、第２図ｈに示す如く、ゲート電極４
−１下のポテンシヤルは浅くなるため、信号電荷
Qsigはゲート電極５−１下のポテンシヤルウエ
ル内に移動させられることになる。その後、第３
図に示すt8のタイミングにてクロツク信号φTが
“Ｌ”レベルとなり、第２図ｉに示す如くゲート
電極４−２下のポテンシヤルは浅くなり、信号電
荷Qsigは水平CCD５により転送されることにな
るものである。つまり、信号（信号電荷Qsig）
を受けとつた水平CCD５は順次出力プリアンプ
６に信号を転送することになる。これは信号が水
平CCD５に転送されると、第３図に示すt9のタイ
ミングで、クロツク信号φv1〜φv4，φSは再び
“Ｈ”レベルとなり、t1のタイミングの時と同じ
条件になり、上記で述べたサイクルを繰り返すこ
とになるものである。
転送について、第２図ｂ〜ｊに基づいて説明す
る。第２図ｂ〜ｊはそれぞれのタイミングにおけ
る第２図ａの位置に対応したチヤネルのポテンシ
ヤルの状態を示したものであり、第２図ｂは第３
図においてt1のタイミングに相当する時のポテン
シヤルである。この時クロツク信号φv1〜φv4は
すべて“Ｈ”レベルになつているので、ゲート電
極３１の下には大きな電位井戸（以下ポテンシヤ
ルウエルと称す。）が形成されており、またクロ
ツク信号φSはクロツク信号φv1〜φv4より高い
“Ｈ”レベルになつているので、ゲート電極４−
１下には、より深いポテンシヤルウエルが形成さ
れているとともに、クロツク信号φTは“Ｌ”レ
ベルとなつているので、ゲート電極４−２の下に
は、浅いポテンシヤルウエルが形成されている。
一方、水平CCD５はこの状態の時に電荷転送を
行なつており、図中点線で示したようなポテンシ
ヤル状態の間を往復しているものである。そし
て、この状態において、垂直方向中任意の１つの
トランスフアゲート２をONして、垂直電荷転送
素子３中に検出器１の内容を読み出すと、ゲート
電極３１の所定位置に信号電荷Qsigが存在する
ことになるものである。次に第３図に示すt2のタ
イミング、つまりクロツク信号φv1が“Ｌ”レベ
ルにされると、第２図ｃに示す如く、配線３−１
下のポテンシヤルウエルが浅くなり、配線３−１
から配線３−２の下へかけて傾きを持つたポテン
シヤルウエルが形成される。このため、信号電荷
Qsigは空間的に広がりながら、第２図図示矢印
Ａ方向へ押されることになる。さらに第３図に示
すようにt3，t4，t5のタイミングにクロツク信号
φv2〜φv4が順次“Ｌ”レベルにされ、第２図ｄ
〜ｆに示す如く配線３−２〜３−４の下のポテン
シヤルが順次“Ｌ”レベルにされ、第２図ｄ〜ｆ
に示す如くゲート電極３１下のポテンシヤルが順
次浅くなり、傾斜部が矢印Ａ方向へ移動すること
にしたがつて信号電荷Qsigが矢印Ａ方向に押し
出されてゆき、クロツク信号φv4が“Ｌ”となつ
た時点では信号電荷Qsigはゲート電極４−１の
下のポテンシヤルウエルに蓄えられることになる
ものである。なお、ゲートの抵抗値により、例え
ば配線３−１が“Ｈ”、配線３−２が“Ｌ”の場
合は配線３−１，３−２を流れる電流値が決ま
り、これにより消費電力が決まるので、高抵抗で
あることが望ましいが、極めて大きな高抵抗では
配線３−２を“Ｈ”→“Ｌ”に切り換えたときに
配線３−１，３−２間のポテンシヤル傾斜が良好
に形成されないので、ゲート電極３１の抵抗値は
1MΩ／□〜1GΩ／□にすることが望ましい。こ
の値は例えば多結晶シリコンをCVD法によつて
形成し、砒素を少量ドープすることによつて達成
される。またゲート電極４−１は信号電荷Qsig
を十分蓄えられるだけの大きさが必要であるが、
上記実施例に示す如く、クロツク信号φSが“Ｈ”
時のポテンシヤルが配線３−１〜３−４の下のポ
テンシヤルより深くする必要はなく同じ深さでも
良いものである。この様にして、信号電荷Qsig
がゲート電極４−１に集められ、水平CCD５の
１水平線分の走査が終つた後、第３図に示すt6の
タイミングにゲート電極４−２に接する水平
CCD５のゲート電極５−３のクロツク信号φHを
“Ｈ”レベルとするとともに、ゲート電極４−２
のクロツク信号φTが“Ｈ”レベルにされるため、
それぞれのゲート下のポテンシヤルは第２図ｇに
示す如くなる。なお、この時ゲート電極４−２下
のポテンシヤルがゲート電極４−１及びゲート電
極５−１下のポテンシヤルより高くなるようにし
ているが、必らずしも高くする必要はなく同一レ
ベルであつても良いものである。次に、第３図に
示すt7のタイミングにクロツク信号φSが“Ｌ”レ
ベルとされ、第２図ｈに示す如く、ゲート電極４
−１下のポテンシヤルは浅くなるため、信号電荷
Qsigはゲート電極５−１下のポテンシヤルウエ
ル内に移動させられることになる。その後、第３
図に示すt8のタイミングにてクロツク信号φTが
“Ｌ”レベルとなり、第２図ｉに示す如くゲート
電極４−２下のポテンシヤルは浅くなり、信号電
荷Qsigは水平CCD５により転送されることにな
るものである。つまり、信号（信号電荷Qsig）
を受けとつた水平CCD５は順次出力プリアンプ
６に信号を転送することになる。これは信号が水
平CCD５に転送されると、第３図に示すt9のタイ
ミングで、クロツク信号φv1〜φv4，φSは再び
“Ｈ”レベルとなり、t1のタイミングの時と同じ
条件になり、上記で述べたサイクルを繰り返すこ
とになるものである。
なお、上記実施例の動作説明では、１つの垂直
電荷転送素子３にある検出器１の内容を読み出し
た場合について説明したが、それぞれの垂直信号
転送素子３が同時に上記で述べたと同様の動作を
行なつているものである。
電荷転送素子３にある検出器１の内容を読み出し
た場合について説明したが、それぞれの垂直信号
転送素子３が同時に上記で述べたと同様の動作を
行なつているものである。
この様にしたことにより、電荷の転送は従来の
CCD方式と同様にポテンシヤルウエル内を通し
て行なわれるので、MOS方式の様なスパイク雑
音は全くなく、しかも取り扱える信号電荷量は垂
直電荷転送素子３の一垂直線分全体のポテンシヤ
ルウエルで決まるため、非常に大きくとることが
でき、しかも、垂直信号線を形成するチヤネルの
幅を小さくしても充分大きくとれるものである。
また、ゲート電極４−１と水平CCD５は検出器
１アレイの外側に形成でき、大きさの制約が少な
くなるため必要な電荷量に従つてインターフエー
ス部４あるいは水平CCD５を大きくすることが
容易となるものである。また、上記実施例におい
ては、垂直電荷転送素子３が１水平期間中に走査
され（通常、最も長いものは１フレーム時間近く
の期間をかけて、垂直電荷転送素子３を転送され
る。）信号電荷Qsigがチヤネル内に存在する時間
が短かくなるため、チヤネルリーク電流やスミヤ
が低減できる効果をも有するものである。
CCD方式と同様にポテンシヤルウエル内を通し
て行なわれるので、MOS方式の様なスパイク雑
音は全くなく、しかも取り扱える信号電荷量は垂
直電荷転送素子３の一垂直線分全体のポテンシヤ
ルウエルで決まるため、非常に大きくとることが
でき、しかも、垂直信号線を形成するチヤネルの
幅を小さくしても充分大きくとれるものである。
また、ゲート電極４−１と水平CCD５は検出器
１アレイの外側に形成でき、大きさの制約が少な
くなるため必要な電荷量に従つてインターフエー
ス部４あるいは水平CCD５を大きくすることが
容易となるものである。また、上記実施例におい
ては、垂直電荷転送素子３が１水平期間中に走査
され（通常、最も長いものは１フレーム時間近く
の期間をかけて、垂直電荷転送素子３を転送され
る。）信号電荷Qsigがチヤネル内に存在する時間
が短かくなるため、チヤネルリーク電流やスミヤ
が低減できる効果をも有するものである。
なお、上記実施例では垂直電荷転送素子３に与
えられるクロツクφv1〜φv4の４つで構成された
ものについて述べたが、クロツク数は複数であれ
ば数に制限はなく、転送効率を考慮してクロツク
数を決定すれば良いものである。また、垂直電荷
転送素子３のチヤネルもＮ型で説明したが、Ｐ型
であつても良い。さらに上記実施例では垂直電荷
転送素子３を構成するゲート電極とトランスフア
ゲート２を構成するゲート電極とを別個のゲート
電極としたが、従来のCCDで用いられているよ
うに３値のクロツク信号を用いて垂直電荷転送素
子３を構成する１つのゲート電極とトランスフア
ゲートとを共通のゲート電極としても良いもので
ある。さらに走査に必要なクロツクのタイミング
もこの例に限らず、ポテンシヤルの障壁が信号の
進行方向に移動するようにすれば良い。
えられるクロツクφv1〜φv4の４つで構成された
ものについて述べたが、クロツク数は複数であれ
ば数に制限はなく、転送効率を考慮してクロツク
数を決定すれば良いものである。また、垂直電荷
転送素子３のチヤネルもＮ型で説明したが、Ｐ型
であつても良い。さらに上記実施例では垂直電荷
転送素子３を構成するゲート電極とトランスフア
ゲート２を構成するゲート電極とを別個のゲート
電極としたが、従来のCCDで用いられているよ
うに３値のクロツク信号を用いて垂直電荷転送素
子３を構成する１つのゲート電極とトランスフア
ゲートとを共通のゲート電極としても良いもので
ある。さらに走査に必要なクロツクのタイミング
もこの例に限らず、ポテンシヤルの障壁が信号の
進行方向に移動するようにすれば良い。
以上のようにこの発明によれば、光検出器から
の出力を読み出し出力する走査機構を有する固体
撮像素子において、垂直電荷転送素子のゲート電
極を高抵抗体に複数個所でクロツク信号を与える
ように構成したことによつて工程、構造を簡略化
できるとともに、雑音が少なく、取り扱える信号
電荷量が大きくなるという極めて優れた効果が得
られる。
の出力を読み出し出力する走査機構を有する固体
撮像素子において、垂直電荷転送素子のゲート電
極を高抵抗体に複数個所でクロツク信号を与える
ように構成したことによつて工程、構造を簡略化
できるとともに、雑音が少なく、取り扱える信号
電荷量が大きくなるという極めて優れた効果が得
られる。
第１図〜３図はこの発明による固体撮像素子の
一実施例を示し、第１図は固体撮像装置のブロツ
ク図、第２図ａは第１図の断面Ａ−A′を示す図、
第２図ｂ〜ｊは第２図ａ部における動作を説明す
るための電位図、第３図はクロツクタイミング図
である。なお、各図中同一符号は同一または相当
部分を示す。 １……光検出部、２……トランスフアゲート、
３……垂直電荷転送素子、３１……ゲート電極、
３−１，３−２，３−３，３−４……配線、４…
…インターフエース部、４−１，４−２……ゲー
ト電極、５……水平CCD、５−１……ゲート電
極、６……プリアンプ、８……半導体基板。
一実施例を示し、第１図は固体撮像装置のブロツ
ク図、第２図ａは第１図の断面Ａ−A′を示す図、
第２図ｂ〜ｊは第２図ａ部における動作を説明す
るための電位図、第３図はクロツクタイミング図
である。なお、各図中同一符号は同一または相当
部分を示す。 １……光検出部、２……トランスフアゲート、
３……垂直電荷転送素子、３１……ゲート電極、
３−１，３−２，３−３，３−４……配線、４…
…インターフエース部、４−１，４−２……ゲー
ト電極、５……水平CCD、５−１……ゲート電
極、６……プリアンプ、８……半導体基板。
Claims (1)
- 【特許請求の範囲】 １ 複数の光検出器、垂直電荷転送素子および水
平電荷転送素子からなる固体撮像素子において、
上記垂直電荷転送素子は半導体基板上に形成され
た絶縁膜と上記絶縁膜上に形成された抵抗導体層
とからMOSゲート電極と、上記MOSゲート電極
に少なくとも２個所で接続されかつ上記MOSゲ
ート電極に電位を与える配線とで構成され、上記
配線の電位を順次変更して垂直電荷転送を行なう
ことを特徴とした固体撮像素子。 ２ 配線の電位を変更する走査回路は光検出器、
垂直電荷転送素子および水平電荷転送素子が形成
される半導体基板と同一半導体基板上に形成され
ていることを特徴とした特許請求の範囲第１項記
載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180409A JPS5968969A (ja) | 1982-10-12 | 1982-10-12 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180409A JPS5968969A (ja) | 1982-10-12 | 1982-10-12 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968969A JPS5968969A (ja) | 1984-04-19 |
| JPH0263314B2 true JPH0263314B2 (ja) | 1990-12-27 |
Family
ID=16082739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57180409A Granted JPS5968969A (ja) | 1982-10-12 | 1982-10-12 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968969A (ja) |
-
1982
- 1982-10-12 JP JP57180409A patent/JPS5968969A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5968969A (ja) | 1984-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| JPS62265759A (ja) | 固体撮像素子 | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| JPH0578946B2 (ja) | ||
| JPS6338866B2 (ja) | ||
| JPH06505596A (ja) | 電荷結合素子（ｃｃｄ）イメージセンサ | |
| JPH05505920A (ja) | イメージセンサ | |
| US4652925A (en) | Solid state imaging device | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| US4577233A (en) | Solid image-pickup device | |
| JP2500428B2 (ja) | イメ―ジセンサおよびその駆動方法 | |
| JPH08181300A (ja) | 撮像デバイス | |
| US4583003A (en) | Solid-state image sensor | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JPS6350868B2 (ja) | ||
| JPH0263314B2 (ja) | ||
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| JPH0130306B2 (ja) | ||
| JPH0150156B2 (ja) | ||
| JPH04134982A (ja) | 固体撮像装置 | |
| JP2699895B2 (ja) | イメージセンサの駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2892912B2 (ja) | 固体撮像装置の検査方法 | |
| JP2689086B2 (ja) | 固体撮像素子 |